CN105720061A - 薄膜晶体管基板、包括其的显示装置及其制造方法 - Google Patents

薄膜晶体管基板、包括其的显示装置及其制造方法 Download PDF

Info

Publication number
CN105720061A
CN105720061A CN201510939962.8A CN201510939962A CN105720061A CN 105720061 A CN105720061 A CN 105720061A CN 201510939962 A CN201510939962 A CN 201510939962A CN 105720061 A CN105720061 A CN 105720061A
Authority
CN
China
Prior art keywords
electrode
auxiliary cushion
thin film
film transistor
cushion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510939962.8A
Other languages
English (en)
Other versions
CN105720061B (zh
Inventor
申铉亿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105720061A publication Critical patent/CN105720061A/zh
Application granted granted Critical
Publication of CN105720061B publication Critical patent/CN105720061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜晶体管(TFT)基板包括绝缘层、所述绝缘层上的电极、和连接所述电极的侧表面至所述绝缘层的上表面的主缓冲层。

Description

薄膜晶体管基板、包括其的显示装置及其制造方法
相关申请的交叉参考
于2014年12月19日在韩国知识产权局提交的且标题为“薄膜晶体管基板、包括其的显示装置、其制造方法和包括其的显示装置的制造方法(ThinFilmTransistorSubstrate,DisplayApparatusIncludingTheSame,MethodOfManufacturingTheSame,andMethodOfManufacturingDisplayApparatusIncludingTheSame)”的韩国专利申请No.10-2014-0184955通过引用整体并入本文。
技术领域
本申请的一个或多个示例性实施方式涉及薄膜晶体管(TFT)基板、包括所述TFT基板的显示装置、制造所述TFT基板的方法和制造显示装置的方法。更特别地，一个或多个示例性实施方式涉及制造的无缺陷或具有减少缺陷的TFT基板、包括所述TFT基板的显示装置、制造所述TFT基板的方法和制造所述显示装置的方法。
背景技术
通常，薄膜晶体管(TFT)基板为包括形成于基板上的TFT的结构，所述TFT包括半导体层、栅电极、源电极和漏电极。显示装置可通过使用此类TFT基板来制造。
发明概述
本申请的一个或多个示例性实施方式包括无制造缺陷或具有减少的制造缺陷的薄膜晶体管(TFT)基板、包括所述TFT基板的显示装置、制造所述TFT基板的方法和通过使用上述方法制造所述显示装置的方法。
根据一个或多个示例性实施方式，薄膜晶体管(TFT)基板包括绝缘层、于所述绝缘层上的电极、和连接所述电极的侧表面和所述绝缘层的上表面的主缓冲层。
主缓冲层可从所述电极的上边缘延伸至所述绝缘层的上表面，所述电极的整个侧表面由主缓冲层覆盖，以及所述电极的上边缘为电极的上表面和侧表面的交叉线。
主缓冲层和第一辅助缓冲层可彼此一体成形。
第一辅助缓冲层可以具有约或以下的厚度。
TFT基板进一步可以包括形成于所述电极的上表面上、具有均匀厚度、且连接至主缓冲层的第二辅助缓冲层。主缓冲层和第二辅助缓冲层可彼此一体成形。第二辅助缓冲层可以具有约或以下的厚度。
第二辅助缓冲层的均匀厚度可小于第一辅助缓冲层的均匀厚度。
主缓冲层具有凹表面。
第一辅助缓冲层可以包括硅氧烷类材料。第一辅助缓冲层可以包括含有15重量％至50重量％的氧化硅的硅氧烷类材料。
TFT电极可以为栅电极。
根据一个或多个示例性实施方式，显示装置包括：上文所述的TFT基板；和布置于所述TFT基板上的显示装置。所述电极可以为栅电极。
根据一个或多个示例性实施方式，制造薄膜晶体管(TFT)基板的方法，所述方法包括：在基板上形成绝缘层；在所述绝缘层上形成电极；以及在所述绝缘层上形成第一辅助缓冲层、所述电极上的第二辅助缓冲层以及连接所述电极的侧表面和所述绝缘层的上表面的主缓冲层。
第一辅助缓冲层、第二辅助缓冲层和主缓冲层可以包括相同材料。第一辅助缓冲层、第二辅助缓冲层和主缓冲层可以包括硅氧烷类材料。硅氧烷类材料可以含有15重量％至50重量％的氧化硅。
可经由狭缝涂布方法或旋转涂布方法形成第一辅助缓冲层、第二辅助缓冲层和主缓冲层。第一辅助缓冲层可以具有第一厚度且第二辅助缓冲层可以具有第二厚度，其中所述第一厚度和第二厚度为均匀的。第一厚度可大于第二厚度。
主缓冲层可连接边缘，在边缘处所述电极的上表面和侧表面彼此接触所述绝缘层的上表面以使所述电极的侧表面被主缓冲层覆盖。主缓冲层可以具有凹表面。
所述方法进一步可以包括从所述电极除去第二辅助缓冲层。可经由干法刻蚀方法除去所述电极上的第二辅助缓冲层。
所述方法进一步可以包括从所述绝缘层除去第一辅助缓冲层和从所述电极除去第二辅助缓冲层。可经由干法刻蚀方法从所述绝缘层除去第一辅助缓冲层和从所述电极除去第二辅助缓冲层。
形成所述电极可以包括在所述绝缘层上形成栅电极。
根据一个或多个示例性实施方式，制造显示装置的方法，所述方法包括：制备经由上文所述的方法制造的薄膜晶体管(TFT)基板；和在所述TFT基板上形成显示装置。形成所述电极可以包括在绝缘层上形成栅电极。
附图说明
通过参考随附附图详细地描述示例性实施方式，特征将对于本领域普通技术人员变得明了，在附图中：
图1-6图解了制造根据示例性实施方式的薄膜晶体管(TFT)基板的方法中各阶段的横截面视图；
图7和8图解了制造根据另一个示例性实施方式的TFT基板的方法中各阶段的示意横截面视图；
图9和10图解了制造根据另一个示例性实施方式的TFT基板的方法中各阶段的示意横截面视图；和
图11图解了制造根据示例性实施方式的显示装置的方法制造的显示装置的部分的横截面视图。
详细描述
现在，在下文将参考附图更充分地描述实例实施方式；然而，它们可以以不同形式实施且不应解释为限于本文所列的实施方式。相反，提供了这些实施方式以使本公开全面且完整，并且将对本领域技术人员充分传达示例性的实现方式。
在附图中，为了清楚说明可放大层和区域的尺寸。也应理解，当层或元件被称为在另一层或基板“上”时，其可直接在另一个层或基板上，或也可存在插入层。此外，也应理解，当层被称为在两层“之间”时，其可以为两层之间的唯一层，或也可存在一个或多个插入层。相同的参考数字通篇是指相同的元件。
如本文所用，术语“和/或”包括所列的相关项的一个或多个的任何和所有组合。表述诸如“中的至少一个”当在元件列表后面时，修饰整个元件列表并且不修饰列表的个别元件。
图1-6图解了制造根据示例性实施方式的薄膜晶体管(TFT)基板的方法中各阶段的示意横截面视图。
首先，如图1中所示，半导体层30形成于基板10上。在此，基板10可以包括，例如，玻璃、塑料或金属。如有必要，缓冲层20(例如，包括氧化硅或氮化硅)可形成于基板10上，然后半导体层30可形成于缓冲层20上，如图1中所示。半导体层30可以为通过使非晶硅结晶获得的非晶硅层或多晶硅层。此外，如有必要，半导体层30可如图1中所示被图案化。
之后，形成覆盖半导体层30的栅极绝缘层40。栅极绝缘层40可由任何类型的材料形成，前提条件是此后形成电极50并且半导体层30可经由栅极绝缘层40彼此电绝缘。例如，栅极绝缘层40可由氧化硅、氮化硅、氧化铝或硅胶形成。
在形成栅极绝缘层40后，所述电极50形成于栅极绝缘层40上。所述电极50可以为，例如，栅电极。栅电极50可以具有单层结构或多层结构。例如，栅电极50可以包括接触栅极绝缘层40的第一钼层、于第一钼层上的铝层和于铝层上的第二钼层。如果为获得高电导率由铝形成栅电极50，则在形成铝层和通过使用湿法刻蚀方法图案化铝层期间可在铝层的表面上出现小丘。因此，第一钼层和第二钼层可布置于铝层的上部分和下部分上。
此外，为了即使当减少栅电极50和连接至栅电极50的电线的宽度时也不增加电阻，栅电极50和连接至栅电极50的电线也必须具有足够的高度，即，厚度。栅电极50可以具有，例如，约1μm的高度。特别地，为了通过使用TFT基板在预定区域内形成高分辨率的显示装置，必须减少所述电极和/或TFT基板的电线的宽度。因此，即使在上述情况下，形成栅电极50以具有足够的高度，以便于不增加栅电极50和/或连接至栅电极50的电线的电阻。
之后，如图2中所示，形成台阶缓冲层60以覆盖栅电极50和栅极绝缘层40。台阶缓冲层60包括第一辅助缓冲层61、第二辅助缓冲层62和主缓冲层63。第一辅助缓冲层61形成于栅极绝缘层40上，并且第二辅助缓冲层62形成于栅电极50的顶表面上。此外，形成主缓冲层63以连接栅电极50的侧表面至栅极绝缘层40的上表面。
第一辅助缓冲层61、第二辅助缓冲层62和主缓冲层63可由相同材料形成且同时形成。例如，液相材料可沉积，例如，定位于栅极绝缘层40上，接着通过使用旋转涂布方法或狭缝涂布方法来铺展和烘干液相材料以覆盖栅电极50和栅极绝缘层40，形成第一辅助缓冲层61、第二辅助缓冲层62和主缓冲层63。特别地，第一辅助缓冲层61、第二辅助缓冲层62和主缓冲层63可由硅氧烷类材料形成。也就是说，使硅氧烷类材料溶解于溶剂中，然后，旋转涂布并烘干溶剂以形成台阶缓冲层60。硅氧烷类材料可以为高分子材料或低分子材料。
如上形成的台阶缓冲层60中包括的硅氧烷类材料可以为包括由下面式1至3表示的重复单元中的至少一个的低聚物或聚合物。
式1至3
在式1至3中，L1至L3可各自独立地为(i)和(ii)中的一种：(i)-O-、C1-C20亚烷基、C2-C20亚烯基和C6-C14亚芳基，和(ii)各自被以下的至少一个取代的C1-C20亚烷基、C2-C20亚烯基和C6-C14亚芳基：氘、-F、-Cl、-Br、-I、羟基、硝基、氨基、脒基、肼基、腙基、羧酸基、磺酸基、磷酸基、C1-C20烷基、C1-C20烷氧基、苯基和萘基。
在式1至3中，a1至a3可各自独立地选自0至10的整数。在式1至3中，R1和R2可各自独立地选自(i)氢、氘、-F、-Cl、-Br、-I、羟基、硝基、氨基、脒基、肼基、腙基、羧酸基、磺酸基、磷酸基、C1-C20烷基、C1-C20烷氧基、C2-C20烯基和C6-C14芳基，和(ii)各自被以下的至少一个取代的C1-C20烷基、C1-C20烷氧基、C2-C20烯基和C6-C14芳基：氘、-F、-Cl、-Br、-I、羟基、硝基、氨基、脒基、肼基、腙基、羧酸基、磺酸基、磷酸基、C1-C20烷基、C1-C20烷氧基、苯基和萘基。此外，*、*'、*”和*”'为与邻近重复单元的结合位点。
例如，在上式1至3中，L1至L3各自独立地选自(i)-O-和C1-C10亚烷基，和(ii)被选自以下的至少一个取代的C1-C10亚烷基：-F、-Cl、-Br、-I、羟基、羧酸基、C1-C20烷基和C1-C20烷氧基。此外，a1至a3可各自独立地选自0至5的整数。此外，R1和R2可各自独立地选自(i)氢、-F、-Cl、-Br、-I、羟基、羧酸基、C1-C10烷基和C1-C10烷氧基，和(ii)被选自以下的至少一个取代的C1-C10烷基和C1-C10烷氧基：-F、-Cl、-Br、-I、羟基、羧酸基、C1-C10烷基和C1-C10烷氧基。此外，*、*'、*”和*”'为与邻近重复单元的结合位点。
根据示例性实施方式，在上式1至3中，a1至a3可各自独立地为0、1或2。例如，如果a1至a3分别为0，则式1中的-(L1)a1-、-(L2)a2-和-(L3)a3-分别为单键。
根据另一个示例性实施方式，硅氧烷类材料可以为包括所有由上式1至3表示的重复单元的低聚物或聚合物。根据另一个示例性实施方式，硅氧烷类材料可具有氢、-OH、或–CH3作为端基。
此外，硅氧烷类材料的分子量具有通过凝胶渗透色谱测量的100至20,000的重均分子量(就聚苯乙烯而言)，但并不限于此。
当形成上述台阶缓冲层60时，用于形成包括含Si化合物的硅氧烷类材料的组合物和溶剂通过旋转涂布方法或狭缝涂布方法施加，然后，可以交联用于形成硅氧烷类材料的组合物中的含Si化合物。在此，含Si化合物可以包括硅烷类化合物和硅氧烷类化合物中的至少一种。
例如，含Si化合物可由式4表示，但并不限于此。
Si(R11)(R12)(R13)(R14)-----------------------------------------------------(4)
在上式4中，R11至R14可各自独立地选自(i)氢、氘、-F、-Cl、-Br、-I、羟基、硝基、氨基、脒基、肼基、腙基、羧酸基、磺酸基、磷酸基、C1-C20烷基、C1-C20烷氧基、C2-C20烯基和C6-C14芳基，(ii)各自被选自以下的至少一个取代的C1-C20烷基、C1-C20烷氧基、C2-C20烯基和C6-C14芳基：氘、-F、-Cl、-Br、-I、羟基、硝基、氨基、脒基、肼基、腙基、羧酸基、磺酸基、磷酸基、C1-C20烷基、C1-C20烷氧基、苯基和萘基，并且选自R11至R14中的至少一种可选自羟基和C1-C20烷氧基。
例如，在上式4中，R11至R14可各自独立地选自(i)氢、-F、-Cl、-Br、-I、羟基、羧酸基、C1-C10烷基、C1-C10烷氧基和C2-C10烯基，和(ii)被选自以下的至少一个取代的C1-C10烷基、C1-C10烷氧基和C2-C10烯基：-F、-Cl、-Br、-I、羟基、羧酸基、C1-C10烷基和C1-C10烷氧基，并且选自R11至R14中的至少一种可选自羟基和C1-C10烷氧基。
溶剂可以为有机溶剂，例如，脂族烃类溶剂，例如，正戊烷、异戊烷、己烷、环己烷或氯仿；芳族烃类溶剂，例如，苯、甲苯或二甲苯；醇类溶剂，例如，甲醇、乙醇、正丙醇、异丙醇、正丁醇、异丁醇、仲丁醇或叔丁醇；酮类溶剂，例如，甲基乙基酮、甲基异丁基酮、环己酮、或乙酰基丙酮；醚类溶剂，例如，四氢呋喃、2-甲基四氢呋喃、乙醚、正丙基醚、异丙基醚、双(2-甲氧基乙基)醚、乙二醇甲醚、或乙二醇乙醚；酯类溶剂，例如，甲基乙酸酯、乙酸乙酯、乙二醇甲基醚乙酸酯、或丙二醇甲基醚乙酸酯；或其组合。
在这种情况下，第一辅助缓冲层61具有均匀厚度，即，均匀第一厚度t1，并且第二辅助缓冲层62可以具有均匀厚度，即，均匀第二厚度t2。在此，因为液相的材料设置于栅极绝缘层40上，然后通过使用旋转涂布方法或狭缝涂布方法铺展至栅电极50的上表面，第一厚度t1大于第二厚度t2。例如，第一厚度t1可以为约或以下，且第二厚度t2可以为约或以下。此外，主缓冲层63连接栅电极50的上表面和侧表面彼此接触与栅极绝缘层40的上表面彼此接触以便覆盖栅电极50的侧表面的部分，并且具有凹表面。
在形成如上所述的台阶缓冲层60后，形成层间绝缘层70，如图3中所示。可通过使用化学气相沉积(CVD)方法形成层间绝缘层70以具有单层结构或多层结构。例如，层间绝缘层70可以具有双层结构，包括，例如，氧化硅层和于所述氧化硅层上的氮化硅层。
当如上所述形成层间绝缘层70时，与在其上待形成层间绝缘层70的底层的表面形状一起形成层间绝缘层70。也就是说，在台阶缓冲层60上共形地形成层间绝缘层70，以使层间绝缘层70映描(trace)台阶缓冲层60的上表面的形状。在此，因为台阶缓冲层60形成于栅电极50上，即，台阶缓冲层60将栅电极50与层间绝缘层70隔开，所以使在栅电极50上和在栅极绝缘层40上的层间绝缘层70的部分之间的高度差异最小化。因此，即使当栅电极50厚时，裂缝也不可在层间绝缘层70中产生。
相比之下，如果层间绝缘层将通过CVD方法共形地形成且直接形成于厚栅电极上，即，在没有台阶缓冲层的情况下，则层间绝缘层将映描厚栅电极和下方的栅极绝缘层。因此，层间绝缘层也将映描在厚栅电极与下方的栅极绝缘层之间所产生的陡峭角。因此，由于厚栅电极所致的高度差异和陡峭角将导致层间绝缘层中对应于在厚栅电极和下方的栅极绝缘层之间的陡峭角的区域中的裂缝，即，其中层间绝缘层在向上延伸以覆盖栅电极之前弯曲。换句话说，因为栅电极厚，将在其上形成层间绝缘层的表面(栅极绝缘层的上表面和栅电极的上表面)上的台阶发生快速变化，因此，裂缝可在层间绝缘层中栅电极的边缘周围出现。
另外，即使尝试形成侧表面具有平缓倾角的厚栅电极，此类制造实践也将是复杂的。例如，如果栅电极具有三层结构(其中第一钼层位于铝层下方且第二钼层位于铝层上)，则为最上层的第二钼层的刻蚀速率将低于铝层，因此，刻蚀栅电极以具有平缓倾角的侧表面将是复杂的。也就是说，即使铝层的部分侧表面的倾角将变得平缓，铝层上的第二钼层也将向铝层的外部分突起。因此，连接第二钼层的边缘(即，栅电极的上表面的边缘)和第一钼层的边缘(即，栅电极的下表面的边缘)的线的倾角相对于栅极绝缘层的上表面可能不平缓。
因此，根据示例性实施方式，台阶缓冲层60形成于栅电极50上。特别地，台阶缓冲层60的主缓冲层63覆盖栅电极50的侧表面。因此，即使栅电极50厚且栅电极50的侧表面与栅极绝缘层40之间的倾角陡峭，主缓冲层63也可减少陡倾角。因此，可以防止层间绝缘层70中的裂缝产生，或即使裂缝出现，也可大幅减少裂缝的大小。
例如，层间绝缘层70可由有机材料形成以使层间绝缘层70的上表面可被平坦化，甚至栅电极50的台阶以及裂缝可能不在层间绝缘层70中出现。在另一实例中，为了防止在后续工艺中在高温过程，例如在约380℃的温度下气体从层间绝缘层70中的有机材料排放，在台阶缓冲层60上的层间绝缘层70可由无机材料例如氧化硅和/或氮化硅形成。因此，可以在高温过程中防止气体产生。
此外，根据实例实施方式使层间绝缘层70形成于台阶缓冲层60上后，可以防止台阶缓冲层60中的剥落现象。也就是说，通过形成硅氧烷类材料的台阶缓冲层60，可防止或大幅减少内部，例如在第一辅助缓冲层61内的部分P的剥落(图4)。另外，由于第一辅助缓冲层61与栅极绝缘层40之间的粘结力是优异的，在其间的界面中不发生剥落。同样，由于第一辅助缓冲层61与层间绝缘层70之间的粘结力是优异的，在其间的界面中不发生剥落。
详细地，根据实例实施方式的台阶缓冲层60由硅氧烷类材料形成，即，含有基于硅氧烷类材料的总重量约15重量％至约50重量％的量的氧化硅的材料。如果硅氧烷类材料含有低于15重量％的量的氧化硅，则由硅氧烷类材料形成的层的机械可压性(stressability)下降，且剥落可在第一辅助缓冲层61中发生。如果硅氧烷类材料含有高于50重量％的量的氧化硅，则裂缝可在形成台阶缓冲层60期间或之后在台阶缓冲层60中出现。
之后，如图5中所示，接触空穴C在栅极绝缘层40、台阶缓冲层60和层间绝缘层70中形成以暴露半导体层30的源区和漏区。在此，必须调节台阶缓冲层60的厚度以使当形成接触空穴C时可完全除去台阶缓冲层60。相比之下，如果形成的台阶缓冲层60太厚，则用于形成台阶缓冲层60的材料将在形成接触空穴C期间从半导体层30完全除去，从而妨碍半导体层30与随后形成的漏电极和源电极之间的适当接触。
详细地，第一厚度t1，即第一辅助缓冲层61的厚度，可等于或小于约如果第一厚度t1，即第一辅助缓冲层61的厚度，大于则用于形成第一辅助缓冲层61的材料可在形成接触空穴C期间不从半导体层30完全除去。在如上所述形成接触空穴C之后，漏电极81和源电极82如图6中所示形成，然后，TFT形成于基板10上。
根据制造本示例性实施方式的TFT基板的方法，通过使用台阶缓冲层60来制造TFT基板。因此，可以防止层间绝缘层70中的裂缝的出现或大幅减少(例如其大小)。因此，在TFT基板的制造工艺期间的缺陷率可大大下降。
图7和8图解了制造根据另一个示例性实施方式的TFT基板的方法的示意横截面视图。根据制造本示例性实施方式的TFT基板的方法，台阶缓冲层60如图2中所示形成，并且可如图7中所示执行除去栅电极50上的第二辅助缓冲层62的工艺。
详细地，参考图7，可通过使用干法刻蚀方法从栅电极50除去第二辅助缓冲层62。在这种情况下，可在不使用仅用于除去栅电极50上的第二辅助缓冲层62的掩模的情况下针对基板10的整个表面执行干法刻蚀。因此，当从栅电极50除去第二辅助缓冲层62时，制造工艺可能不复杂。在上述工艺期间，除去薄的第二辅助缓冲层62，比第二辅助缓冲层62厚的第一辅助缓冲层61和主缓冲层63保留在栅极绝缘层40上。在执行干法刻蚀工艺后，第一辅助缓冲层61的厚度相对于其在图2中的厚度减小。
之后，参考图8，形成接触空穴。然后，形成漏电极81和源电极82以形成TFT基板。
根据制造本示例性实施方式的TFT基板的方法，第一辅助缓冲层61的厚度减小。因此，即使台阶缓冲层60由含有低于15重量％或高于50重量％的量的氧化硅的硅氧烷类材料形成，也可防止在第一辅助缓冲层61中产生剥落。同样，因为第一辅助缓冲层61的厚度减小，所以改善了在形成接触空穴期间在接触空穴内从半导体层30完全除去第一辅助缓冲层61。
图9和10图解了制造根据又一个示例性实施方式的TFT基板的工艺的示意横截面视图。根据本示例性实施方式，台阶缓冲层60如图2中所示形成，并且之后，可以除去栅极绝缘层40上的第一辅助缓冲层61和栅电极50上的第二辅助缓冲层62。也就是说，仅保留覆盖栅极绝缘层40上的栅电极50的侧表面的主缓冲层63。
参考图9，可通过使用干法刻蚀方法除去栅极绝缘层40上的第一辅助缓冲层61和栅电极50上的第二辅助缓冲层62。在这种情况下，可在不使用掩模的情况下针对基板10的整个表面执行干法刻蚀，以便从栅极绝缘层40除去第一辅助缓冲层61和从栅电极50除去第二辅助缓冲层62。因此，当从栅极绝缘层40除去第一辅助缓冲层61和从栅电极50除去第二辅助缓冲层62时可简化制造工艺。在此，因为栅电极50上的第二辅助缓冲层62比栅极绝缘层40上的第一辅助缓冲层61薄，所以与第一辅助缓冲层61一起除去第二辅助缓冲层62。
之后，参考图10，形成接触空穴。接下来，形成漏电极81和源电极82以形成TFT基板。
根据制造本示例性实施方式的TFT基板的方法，除去第一辅助缓冲层61，因此，即使台阶缓冲层60由含有低于15重量％或高于50重量％的量的氧化硅的通用硅氧烷类材料形成，也可防止在第一辅助缓冲层61中产生剥落。同样，因为第一辅助缓冲层61被除去，例如完全除去，在形成接触空穴期间在接触空穴内除去来自半导体层30的材料被大幅改善。
一个或多个示例性实施方式不限于上述的制造TFT基板的方法。例如，通过使用上述的制造TFT基板的方法制备TFT基板之后，通过于TFT基板上形成显示装置而制造显示装置的方法也可应用于一个或多个实施方式。
例如，在参考图9-10通过使用制造TFT基板的方法形成TFT基板后，像素电极110可在覆盖TFT的保护层或平坦化层90上形成以连接至漏电极81，如图11中图示。此外，形成覆盖像素电极110的边缘的像素界定层95，并且使至少包括发光层的中间层120形成于像素电极110上。然后，形成对向电极130以制造包括有机发光显示装置100的显示装置。
除了制造TFT基板的方法或制造显示装置的方法之外，本发明概念的一个或多个示例性实施方式可应用于TFT基板本身。
例如，根据示例性实施方式的TFT基板可以具有如图10中所述的结构。特别地，TFT基板可以包括栅极绝缘层40、布置于栅极绝缘层40上的栅电极50和连接栅电极50的侧表面至栅极绝缘层40的上表面的主缓冲层63。主缓冲层63可连接其中栅电极50的上表面和侧表面彼此接触栅极绝缘层40的上表面以覆盖栅电极50的侧表面的角落。因此，即使形成厚的栅电极50以便减少栅电极50或连接至栅电极50的电线的电阻，也可通过主缓冲层63使由于栅电极50产生的台阶变平滑，因此，可有效地防止裂缝在覆盖栅电极50的层间绝缘层70中产生。主缓冲层63可以包括，例如，硅氧烷类材料。
根据另一个示例性实施方式的TFT基板可以具有于图8所示的结构。更详细地，TFT基板进一步可以包括第一辅助缓冲层61。第一辅助缓冲层61位于栅极绝缘层40上以达到均匀厚度，并且可连接至主缓冲层63。通过栅电极50产生的台阶的平滑效应可进一步由第一辅助缓冲层61改善。第一辅助缓冲层61可与主缓冲层63一体成形，并且可以具有约或以下的厚度。
根据另一个示例性实施方式的TFT基板可具有图6中所示的结构。更详细地，TFT基板进一步可以包括第二辅助缓冲层62。第二辅助缓冲层62布置于栅电极50的上表面上以达到均匀厚度，并且可连接至主缓冲层63。第二辅助缓冲层62可与第一辅助缓冲层61和主缓冲层63一体成形。因此，当第二辅助缓冲层62位于栅电极50上时，可简化形成台阶缓冲层60的工艺，因此，可改善制造收益率和时间。
第二厚度t2，即第二辅助缓冲层62的厚度，可小于第一厚度t1，即第一辅助缓冲层61的厚度。当通过将液相材料定位，例如沉积于栅极绝缘层40上，以及通过旋转涂布或狭缝涂布工艺将材料铺展至栅电极50的上表面来形成第一辅助缓冲层61、第二辅助缓冲层62和主缓冲层63时，第一厚度t1可大于第二厚度t2。例如，第一厚度t1可为约或以下，且第二厚度t2可为约或以下。此外，主缓冲层63连接其中栅电极50的上表面和侧表面彼此接触至栅极绝缘层40的上表面以覆盖栅电极50的侧表面的角落，并且可以具有凹表面。
此外，第一辅助缓冲层61、第二辅助缓冲层62和主缓冲层63可以包括硅氧烷类材料，所述硅氧烷类材料含有基于硅氧烷类材料的总重量约15重量％至约50重量％的量的氧化硅。如果硅氧烷类材料含有低于15重量％的量的氧化硅，则由硅氧烷类材料形成的层的机械可压性下降，并且可在第一辅助缓冲层61中发生剥落。如果硅氧烷类材料含有高于50重量％的量的氧化硅，则可在形成台阶缓冲层60期间或之后于台阶缓冲层60中出现裂缝。
上文描述了根据实例实施方式的TFT基板。然而，一个或多个示例性实施方式并不限于此，并且可应用于包括TFT基板的显示装置。例如，根据示例性实施方式的显示装置可以包括图10的TFT基板和布置于TFT基板上的有机发光显示装置(OLED)100(参见图11)。也就是说，如图11中所示，包括OLED100的有机发光显示装置包括布置于覆盖TFT的保护层或平坦化层90上且连接至漏电极81的像素电极110，至少包括一个发射层且布置于像素电极110上的中间层120，和位于中间层120上的对向电极130。同样，有机发光显示装置进一步可以包括其他元件，例如，覆盖像素电极110的边缘的像素界定层95。
根据本示例性实施方式的显示装置通过使用台阶缓冲层60可防止裂缝在层间绝缘层70中产生或可减少裂缝的大小，从而赋予显示装置以优异的质量。上文描述了用于使栅电极50的台阶变平滑的台阶缓冲层60，但是一个或多个示例性实施方式并不限于此。例如，台阶缓冲层60可用于使由漏电极81、源电极82或其他电线而不是栅电极50导致的台阶变平滑。
通过总结和综述，为了通过使用TFT基板形成在预定区域内具有高分辨率的显示装置，TFT基板中的电极和/或电线的宽度必须减少，因此，所述电极和/或电线的厚度必须增加以便不增加所述电极和/或电线的电阻。然而，当TFT基板中所述电极和/或电线的厚度增加时，可能在制造显示装置期间出现缺陷。
相比之下，根据一个或多个上文示例性实施方式，TFT基板可以包括栅电极与层间绝缘层之间的台阶缓冲层。因此，可防止或大幅减少制造缺陷。
本文已公开了实例实施方式，尽管采用特定术语，但是它们仅以通用性且描述性含义使用并解释，而非出于限制的目的。在某些情况下，如关于提交本申请的本领域普通技术人员将明了，结合特定实施方式描述的特性、特征和/或元件可单独使用或与结合其他实施方式描述的特性、特征和/或元件组合使用，除非另有明确指示。因此，本领域技术人员将理解，可在不偏离如权利要求中阐述的本发明的精神和范围的情况下作出形式和细节的各种变化。

Claims (30)

1.一种薄膜晶体管基板，其包含：
绝缘层；
在所述绝缘层上的电极；和
连接所述电极的侧表面和所述绝缘层的上表面的主缓冲层。
2.如权利要求1所述的薄膜晶体管基板，其中所述主缓冲层从所述电极的上边缘延伸至所述绝缘层的上表面，所述电极的整个侧表面由所述主缓冲层覆盖，且所述电极的上边缘为所述电极的上表面和侧表面的交叉线。
3.如权利要求2所述的薄膜晶体管基板，进一步包含所述绝缘层的上表面上的第一辅助缓冲层，第一辅助缓冲层具有均匀厚度，且连接至所述主缓冲层。
4.如权利要求3所述的薄膜晶体管基板，其中所述主缓冲层和所述第一辅助缓冲层彼此成一体。
5.如权利要求3所述的薄膜晶体管基板，其中所述第一辅助缓冲层具有或以下的厚度。
6.如权利要求3所述的薄膜晶体管基板，进一步包含所述电极的上表面上的第二辅助缓冲层，所述第二辅助缓冲层具有均匀厚度，且连接至所述主缓冲层。
7.如权利要求6所述的薄膜晶体管基板，其中所述主缓冲层和所述第二辅助缓冲层彼此成一体。
8.如权利要求6所述的薄膜晶体管基板，其中所述第二辅助缓冲层具有或以下的厚度。
9.如权利要求6所述的薄膜晶体管基板，其中所述第二辅助缓冲层的均匀厚度小于所述第一辅助缓冲层的均匀厚度。
10.如权利要求3所述的薄膜晶体管基板，其中所述第一辅助缓冲层包括硅氧烷类材料。
11.如权利要求10所述的薄膜晶体管基板，其中所述硅氧烷类材料含有基于所述硅氧烷类材料的总重量15重量％至50重量％的量的氧化硅。
12.如权利要求1所述的薄膜晶体管基板，其中所述主缓冲层具有凹表面。
13.如权利要求1所述的薄膜晶体管基板，其中所述电极为栅电极。
14.一种显示装置，其包含：
如权利要求1-13中任一项所述的薄膜晶体管基板；和
布置于所述薄膜晶体管基板上的显示装置。
15.一种制造薄膜晶体管基板的方法，所述方法包括：
于基板上形成绝缘层；
于所述绝缘层上形成电极；以及
形成连接所述电极的侧表面和所述绝缘层的上表面的主缓冲层。
16.如权利要求15所述的方法，进一步包含于所述绝缘层上形成第一辅助缓冲层，和于所述电极上形成第二辅助缓冲层，以使所述第一辅助缓冲层、所述第二辅助缓冲层和所述主缓冲层包括相同材料。
17.如权利要求16所述的方法，其中所述第一辅助缓冲层、所述第二辅助缓冲层和所述主缓冲层包括硅氧烷类材料。
18.如权利要求17所述的方法，其中所述硅氧烷类材料含有基于所述硅氧烷类材料的总重量15重量％至50重量％的量的氧化硅。
19.如权利要求16所述的方法，其中经由狭缝涂布方法或旋转涂布方法形成所述第一辅助缓冲层、所述第二辅助缓冲层和所述主缓冲层。
20.如权利要求19所述的方法，其中所述第一辅助缓冲层具有第一厚度且所述第二辅助缓冲层具有第二厚度，其中所述第一厚度和第二厚度是均匀的。
21.如权利要求20所述的方法，其中所述第一厚度大于第二厚度。
22.如权利要求19所述的方法，其中所述主缓冲层从所述电极的上边缘延伸至所述绝缘层的上表面，所述电极的整个侧表面由所述主缓冲层覆盖，且所述电极的上边缘为所述电极的上表面和侧表面的交叉线。
23.如权利要求22所述的方法，其中所述主缓冲层具有凹表面。
24.如权利要求19所述的方法，进一步包括从所述电极除去所述第二辅助缓冲层。
25.如权利要求24所述的方法，其中经由干法刻蚀方法从所述电极除去所述第二辅助缓冲层。
26.如权利要求19所述的方法，进一步包括从所述绝缘层除去所述第一辅助缓冲层以及从所述电极除去所述第二辅助缓冲层。
27.如权利要求26所述的方法，其中经由干法刻蚀方法从所述绝缘层除去所述第一辅助缓冲层和从所述电极除去所述第二辅助缓冲层。
28.如权利要求15所述的方法，其中形成所述电极包括于所述绝缘层上形成栅电极。
29.一种制造显示装置的方法，所述方法包括：
制备经由如权利要求15所述的方法制造的薄膜晶体管基板；以及
于所述薄膜晶体管基板上形成显示装置。
30.如权利要求29所述的方法，其中形成所述电极包括于所述绝缘层上形成栅电极。
CN201510939962.8A 2014-12-19 2015-12-16 薄膜晶体管基板、包括其的显示装置及其制造方法 Active CN105720061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140184955A KR102304724B1 (ko) 2014-12-19 2014-12-19 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법
KR10-2014-0184955 2014-12-19

Publications (2)

Publication Number Publication Date
CN105720061A true CN105720061A (zh) 2016-06-29
CN105720061B CN105720061B (zh) 2020-12-11

Family

ID=56130419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510939962.8A Active CN105720061B (zh) 2014-12-19 2015-12-16 薄膜晶体管基板、包括其的显示装置及其制造方法

Country Status (3)

Country Link
US (1) US10032879B2 (zh)
KR (1) KR102304724B1 (zh)
CN (1) CN105720061B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883423A (zh) * 2020-07-08 2020-11-03 上海华虹宏力半导体制造有限公司 Igbt器件的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304724B1 (ko) * 2014-12-19 2021-09-27 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법
KR102505880B1 (ko) * 2017-09-06 2023-03-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치
CN113169231B (zh) * 2018-12-07 2024-04-05 夏普株式会社 显示装置及其制造方法
CN112286394B (zh) * 2020-10-30 2024-02-09 武汉天马微电子有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713792A (zh) * 2004-06-25 2005-12-28 株式会社半导体能源研究所 显示器件
CN1862848A (zh) * 2005-05-13 2006-11-15 株式会社半导体能源研究所 制造显示器的方法
US20070210353A1 (en) * 2006-03-08 2007-09-13 Mitsubishi Electric Corporation Thin film transistor device and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4474831A (en) * 1982-08-27 1984-10-02 Varian Associates, Inc. Method for reflow of phosphosilicate glass
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
KR950002948B1 (ko) * 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
JP4135407B2 (ja) 2002-06-17 2008-08-20 ソニー株式会社 液晶表示装置
KR20050052730A (ko) 2003-12-01 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치용 박막 트랜지스터 및 그 제조 방법
KR101012495B1 (ko) 2004-06-11 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 제조 방법
JP4754876B2 (ja) * 2004-06-25 2011-08-24 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP4860343B2 (ja) * 2005-05-13 2012-01-25 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5326202B2 (ja) * 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
JP2009026955A (ja) * 2007-07-19 2009-02-05 Panasonic Corp 半導体装置及びその製造方法
KR100971207B1 (ko) * 2007-08-30 2010-07-20 주식회사 동부하이텍 마이크로렌즈 및 그 제조 방법
KR100943186B1 (ko) 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
US20100006912A1 (en) 2008-07-14 2010-01-14 Honeywell International Inc. Planar Metal-Insulator-Metal Circuit Element and Method for Planar Integration of Same
KR102304724B1 (ko) * 2014-12-19 2021-09-27 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713792A (zh) * 2004-06-25 2005-12-28 株式会社半导体能源研究所 显示器件
CN1862848A (zh) * 2005-05-13 2006-11-15 株式会社半导体能源研究所 制造显示器的方法
US20070210353A1 (en) * 2006-03-08 2007-09-13 Mitsubishi Electric Corporation Thin film transistor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883423A (zh) * 2020-07-08 2020-11-03 上海华虹宏力半导体制造有限公司 Igbt器件的制作方法

Also Published As

Publication number Publication date
CN105720061B (zh) 2020-12-11
US20160181389A1 (en) 2016-06-23
KR102304724B1 (ko) 2021-09-27
KR20160076004A (ko) 2016-06-30
US10032879B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
CN105720061A (zh) 薄膜晶体管基板、包括其的显示装置及其制造方法
US8617941B2 (en) High-speed graphene transistor and method of fabrication by patternable hard mask materials
WO2007149991A3 (en) Dielectric deposition and etch back processes for bottom up gapfill
CN108598093B (zh) 阵列基板的制造方法、阵列基板和显示面板
CN104051652B (zh) 一种柔性薄膜晶体管
US20170148676A1 (en) Low-K Dielectric Layer and Porogen
TW200529252A (en) Insulating film, method for forming same and composition for forming film
US10804095B2 (en) Composition for forming silica layer, silica layer, and electronic device
KR100875695B1 (ko) 계면 러프니스 완화막, 계면 러프니스 완화막 형성 재료,이들을 이용한 배선층 및 반도체 장치, 및 반도체 장치의제조 방법
CN101419944A (zh) 平板显示器的制备方法
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN104576969B (zh) 一种柔性光电器件的制备方法
CN102354684B (zh) 布线结构的形成方法
JPWO2005124846A1 (ja) 有機シロキサン膜、それを用いた半導体装置、及び、平面表示装置、並びに、原料液
US20100123224A1 (en) High mechanical strength additives for porous ultra low-k material
US8431464B2 (en) Process for producing silicic coating, silicic coating and semiconductor device
US11444244B2 (en) Mask plate and fabrication method thereof
KR20090068774A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
US9275960B2 (en) Integrated circuit formed using spacer-like copper deposition
US20230125615A1 (en) Diffusion prevention spacer
CN107452713A (zh) 形成具有改进黏附性的低电阻率贵金属互连的装置及方法
Lee et al. Single-chamber filament-assisted chemical vapor deposition of polymer and organosilicate films for air gap interconnect formation
US20120142879A1 (en) Composition for film formation, insulating film and semiconductor device
TW200926297A (en) Interlayer insulating film and wiring structure, and methods of manufacturing the same
JPWO2008090828A1 (ja) 有機薄膜トランジスタ、その製造方法及び有機半導体デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant