CN105679712A - Sonos器件的工艺方法 - Google Patents
Sonos器件的工艺方法 Download PDFInfo
- Publication number
- CN105679712A CN105679712A CN201511026575.1A CN201511026575A CN105679712A CN 105679712 A CN105679712 A CN 105679712A CN 201511026575 A CN201511026575 A CN 201511026575A CN 105679712 A CN105679712 A CN 105679712A
- Authority
- CN
- China
- Prior art keywords
- implantation
- polysilicon
- energy
- carried out
- carries out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Abstract
本发明公开了一种SONOS器件的工艺方法,包含步骤:第1步,对硅衬底进行阱注入,且注入剂量及能量大于现有工艺;第2步,对硅表面进行一次硼离子注入;第3步,进行多晶硅淀积;4步,对多晶硅进行刻蚀;第5步,多晶硅侧壁氧化;第6步,轻掺杂漏注入,并进行源、漏区注入。本发明增大了常规阱注入砷的剂量和能量,并在阱注入之后硅表面增加低能量的硼注入,在阱区表面形成弱P型层,使得器件的阈值电压Vt与原来相同,降低漏端电压对表面电势的影响,减小器件VTP电压的偏移。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种SONOS器件的工艺方法。
背景技术
如图1所示,为SONOSFlash存储器的电路结构示意图,其是由多个存储单元形成的矩阵结构。在左图的SONOS阵列中,当图中target器件出于编程状态时,由于target器件的BL(位线)与图中B器件是等电位的,而BL的电势会影响到器件沟道的电势,当B器件的沟道电势增加后,如图2所示,会将原来ONO层中诱捕在氮化物中的电子拉向沟道,因此引起器件VTP电压的偏移。
上述SONOS器件的传统制造流程包含的工艺步骤有:阱注入、多晶硅淀积、多晶硅刻蚀、多晶硅侧壁氧化、轻掺杂漏注入、源漏注入及后续工艺。该工艺没有对器件表面电势进行针对性的优化,因此器件存在上述的VTP电压偏移的问题。
发明内容
本发明所要解决的技术问题是提供一种SONOS器件的工艺方法,解决表面电势导致器件VTP电压偏移的问题。
为解决上述问题,本发明所述的SONOS器件的工艺方法,包含如下的工艺步骤:
第1步,对硅衬底进行阱注入,注入杂质为砷,注入能量为5~200keV,注入剂量为1E11~1E14/cm2;
第2步,对硅表面进行一次硼离子注入;
第3步,进行多晶硅淀积;
第4步,对多晶硅进行刻蚀;
第5步,多晶硅侧壁氧化;
第6步,轻掺杂漏注入,并进行源、漏区注入。
进一步地,所述第2步,硼离子注入的能量为1~20keV,注入剂量为1E11~1E13/cm- 2。
进一步地,所述第2步,硼离子注入在阱的表层形成弱反型层,保证器件的阈值电压。
本发明所述的SONOS器件的工艺方法,增大了常规阱注入砷的剂量和能量,并在阱注入之后硅表面额外增加低能量的硼注入,在阱区表面形成弱P型层,使得器件的阈值电压Vt与原来相同,降低漏端电压对表面电势的影响,减小器件VTP电压的偏移。
附图说明
图1是SONOS器件阵列示意图。
图2是沟道电势增加导致氮氧化物中电子迁移示意图。
图3是本发明工艺阱注入杂质分布与传统工艺对比图。
图4是本发明剖面电势示意图。
图5~6是本发明与传统工艺表面电势对比图。
图7是本发明工艺流程图。
具体实施方式
本发明所述的SONOS器件的工艺方法,包含如下的工艺步骤:
第1步,对硅衬底进行阱注入,注入杂质为砷,注入能量为5~200keV,注入剂量为1E11~1E14/cm2。该注入剂量和注入能量都高于常规的阱注入。
第2步,对硅表面进行一次硼离子注入;硼离子注入的能量为1~20keV,注入剂量为1E11~1E13/cm2。
本发明在常规SONOS器件阱注入时,增加砷注入的剂量与能量,并在表面额外增加一道低能量的B注入,在well表面形成弱P型层,使得器件的阈值电压Vt跟原来相同。图3所示的是本发明与传统工艺阱注入及B注入之后的杂质分布图。
第3步,进行多晶硅淀积。
第4步,对多晶硅进行刻蚀。
第5步,多晶硅侧壁氧化。
第6步,轻掺杂漏注入,并进行源、漏区注入。
通过上述工艺,本发明将SONOS器件的表面电势降低,如图4~图6所示,显示的是本发明工艺与传统工艺下的SONOS器件表面电势图。结合图4所示的剖面结构,图5是从多晶硅端往衬底方向的电势分布,图6是源漏端横向电势分布。测试条件是Vg=Vb=0V,Vd=6V,源极悬空的情况下,可以看到,本发明表面电势远远低于传统工艺制造的器件的表面电势,使得器件的VTP电压更为稳定,降低器件性能的波动。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种SONOS器件的工艺方法,其特征在于,包含如下的工艺步骤:
第1步,对硅衬底进行阱注入,注入杂质为砷,注入能量为5~200keV,注入剂量为1E11~1E14/cm2;
第2步,对硅表面进行一次硼离子注入;
第3步,进行多晶硅淀积;
第4步,对多晶硅进行刻蚀;
第5步,多晶硅侧壁氧化;
第6步,轻掺杂漏注入,并进行源、漏区注入。
2.如权利要求1所述的SONOS器件的工艺方法,其特征在于:所述第2步,硼离子注入的能量为1~20keV,注入剂量为1E11~1E13/cm2。
3.如权利要求1所述的SONOS器件的工艺方法,其特征在于:所述第2步,硼离子注入在阱的表层形成弱反型层,保证器件的阈值电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511026575.1A CN105679712A (zh) | 2015-12-31 | 2015-12-31 | Sonos器件的工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511026575.1A CN105679712A (zh) | 2015-12-31 | 2015-12-31 | Sonos器件的工艺方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105679712A true CN105679712A (zh) | 2016-06-15 |
Family
ID=56298215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511026575.1A Pending CN105679712A (zh) | 2015-12-31 | 2015-12-31 | Sonos器件的工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105679712A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1132941A (zh) * | 1994-12-01 | 1996-10-09 | 美国电报电话公司 | Pmosfet及由此制造的cmos器件 |
CN1404150A (zh) * | 2001-08-31 | 2003-03-19 | 株式会社东芝 | 半导体存储单元和半导体存储装置 |
CN101740576A (zh) * | 2008-11-27 | 2010-06-16 | 上海华虹Nec电子有限公司 | 一种sonos闪存单元及其制造方法 |
CN102487007A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
US20120299080A1 (en) * | 2011-05-24 | 2012-11-29 | International Business Machines Corporation | Structure for cmos etsoi with multiple threshold voltages and active well bias capability |
-
2015
- 2015-12-31 CN CN201511026575.1A patent/CN105679712A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1132941A (zh) * | 1994-12-01 | 1996-10-09 | 美国电报电话公司 | Pmosfet及由此制造的cmos器件 |
CN1404150A (zh) * | 2001-08-31 | 2003-03-19 | 株式会社东芝 | 半导体存储单元和半导体存储装置 |
CN101740576A (zh) * | 2008-11-27 | 2010-06-16 | 上海华虹Nec电子有限公司 | 一种sonos闪存单元及其制造方法 |
CN102487007A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
US20120299080A1 (en) * | 2011-05-24 | 2012-11-29 | International Business Machines Corporation | Structure for cmos etsoi with multiple threshold voltages and active well bias capability |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106062960B (zh) | 半导体装置及半导体装置的制造方法 | |
CN107437563B (zh) | Ldmos晶体管及其形成方法、以及esd器件及其形成方法 | |
CN107768428B (zh) | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 | |
CN104347518A (zh) | 分裂栅非易失性存储器单元 | |
CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
US20150076599A1 (en) | Super junction semiconductor device | |
CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
CN101924131A (zh) | 横向扩散mos器件及其制备方法 | |
CN109935517B (zh) | Sgt器件及其制造方法 | |
CN104241396B (zh) | n沟道SONOS器件及其编译方法 | |
CN100431138C (zh) | 制造快闪存储装置的方法 | |
CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
US20170229540A1 (en) | Non-volatile memory device having reduced drain and read disturbances | |
US10957768B1 (en) | Silicon carbide device with an implantation tail compensation region | |
CN103022125B (zh) | Bcd工艺中的nldmos器件及制造方法 | |
CN104282762A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
CN109119458B (zh) | 隔离结构及工艺方法 | |
CN104821334B (zh) | N型ldmos器件及工艺方法 | |
CN103258813A (zh) | 部分耗尽soi mosfet的测试结构及其形成方法 | |
CN105280715A (zh) | Soi体接触器件结构 | |
CN105679712A (zh) | Sonos器件的工艺方法 | |
CN106206748B (zh) | Sonos器件及其制造方法 | |
US7429512B2 (en) | Method for fabricating flash memory device | |
CN111276476B (zh) | 半导体器件制备方法 | |
CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160615 |