CN105659712A - 利用双直径通孔边缘修整操作形成分段式通孔的方法 - Google Patents

利用双直径通孔边缘修整操作形成分段式通孔的方法 Download PDF

Info

Publication number
CN105659712A
CN105659712A CN201480057426.9A CN201480057426A CN105659712A CN 105659712 A CN105659712 A CN 105659712A CN 201480057426 A CN201480057426 A CN 201480057426A CN 105659712 A CN105659712 A CN 105659712A
Authority
CN
China
Prior art keywords
hole
diameter
electrolytic copper
lug
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480057426.9A
Other languages
English (en)
Inventor
D·W·托马斯
S·S·伊克塔尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sang Meter Na Co
Sanmina Corp
Original Assignee
Sang Meter Na Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sang Meter Na Co filed Critical Sang Meter Na Co
Publication of CN105659712A publication Critical patent/CN105659712A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本公开提供了一种有成本效益并且高效的方法以用最小的信号退化来最大化印刷电路板(PCB)利用率(密度)。此方法包括：通过利用导通结构内的不同直径的钻孔来修整导通肩部(即，钻出的两个直径孔边界的边缘)处的导电材料而控制电镀导通结构内导电材料的形成，借此使分段式导通结构电绝缘。修整掉的部分可以在导通结构中是空的以用于允许电镀通孔(PTH)分段电绝缘。导通结构内的被修整的边缘的一个或者多个区域用于形成多重阶梯状的直径孔以在导通结构中创建一个或者多个空位。因此，导通结构内导电材料的形成可以被限制于传送电信号必需的那些区域。

Description

利用双直径通孔边缘修整操作形成分段式通孔的方法
优先权申明
本专利申请要求2013年8月19日递交的申请号为61/867,528名称为“MethodsofSegmentedThroughHoleFormationUsingDualDiameterThroughHoleEdgeTrimming(利用双直径通孔边缘修整操作形成分段式通孔的方法)”的美国临时申请的优先权，特此通过援引将该专利申请结合于此。
技术领域
多种特征涉及印刷电路板(PCB)的改进，更具体地说，涉及利用双直径通孔边缘修整操作在PCB叠层内形成分段式通孔的方法以防止形成过程中铜镀层剥离。
背景技术
消费者日益需求更快更小型的电子产品。由于新电子应用的出售，PCB的使用极大增长。PCB是通过层压多个导电层与一个或者多个非导电层而形成的。由于PCB的尺寸缩小，其电互连的相对复杂性增大。
通常使用电镀导通结构以允许信号在PCB的层之间传播。电镀导通结构是PCB内的电镀孔，该电镀孔用作用于电信号传送的介质。例如，电信号可以穿过位于PCB的一个层上的迹线传播，穿过电镀导通结构的导电材料，然后传播到位于PCB的不同层上的第二迹线中。
不幸的是，由于现有技术中的限制，电镀导通结构可能比执行电连接的功能所需的长。例如，电镀导通结构可能完全穿过PCB延伸，但是仅连接位于两个最邻近的层上的两个迹线。因此，可能形成一个或者多个短柱。短柱是电镀导通结构内的多余的导电材料，这些多余的导电材料是运送电信号不必要的。
当高速信号借助电镀导通结构传送时，“短柱效应”会使信号失真。短柱效应是电镀导通结构内存在多余的无用导电材料的结果。当部分信号从迹线连接转移开并且转移到电镀导通结构的一个或者多个短柱中时发生短柱效应。这部分信号在一些延迟后从短柱的端部朝迹线连接反射。此延迟的反射会影响信号的完整性，并且增大例如信号的比特误码率。短柱效应的恶化效果会随短柱的长度而增大。可能由于电镀导通结构中的短柱导致以10千兆比特每秒运行的信号的信号衰减多达50％。可以制造具有短的短柱的导通结构，但是需要连续的处理，这大大增加了成本。
图1是现有技术中具有电镀导通结构110与短柱170的PCB100的图示。PCB100包括被非导电介电层120隔离的导电层130。通常，电镀导通结构110包括圆筒(即，导通结构的轴)，该圆筒为圆柱形形状并且电镀有导电材料180。电镀导通结构110允许电信号160从PCB100的第一导电层130上的迹线140传递至第二导电层130上的迹线150。电镀导通结构110的短柱170是电镀导通结构110的多余部分，该短柱会产生短柱效应。
图2是现有技术中具有经称作背钻的机械钻孔处理移除了短柱170(图1中所示)后的电镀导通结构110的PCB100的图示。对电镀导通结构110的多余部分进行背钻以减小或移除短柱170的操作是一种减少短柱效应的方法。背钻是序列层处理的一种可行选择，但是具有局限性。通常，相比电镀导通结构110具有较大直径的钻头对短柱170进行背钻，从而移除电镀导通结构110的一部分不必要的多余导电材料。一旦钻头从电镀导通结构110移除部分短柱170就产生背钻孔200。所述钻头是计算机数字控制(CNC)的钻机中的普通硬质合金钻头。由于背钻使得移除了电镀导通结构110的短柱170的一部分，从而减小了(但是未完全消除)会影响信号完整性的寄生电容、寄生电感以及时延。
在大部分情况下，需要做出设计让步以为钻孔设备的精度方面的偏差留出余地。如果背钻不精确(例如太深)，就可能移除电镀导通结构110的功能部分，从而会毁损PCB100。如果背钻太浅或者偏离中心，就会仍存在短柱效应。结果，必须重新构建并且背钻新的PCB100。因而，减少产量并且增加成本。
背钻处理也局限于能被可靠保持的容差。背钻通常仅可控于+/－5密耳的深度容差。在一些情况下，由于层的强度与一致性方面的限制而需要做出进一步的设计让步以为钻孔的布置、宽度以及方向方面的变更留出余地。
另一局限在于，一些设计需要背钻多个电镀导通结构110，在这些电镀导通结构中短柱170可能位于不同的深度。这需要专门编程钻具文件，此操作花费用以生产的时间与金钱。
而且，背钻电镀导通结构110的操作通常是一系列过程，使得背钻PCB100所需的时间随短柱170的数量增加。如果任何一个短柱170被不当钻孔，那么就会毁损PCB100。因此，背钻大量短柱170的操作增大了损坏PCB100的可能性。
另一局限在于，一些局限还需要从PCB100的两面移除短柱170。这需要PCB100在背钻处理过程中重定向，此操作进一步花费时间，需要另外编程并且背钻处理精度的潜在误差增大。
另一方面，与未背钻的电镀通孔(PTH)结构相比，背钻不会改变PCB中所用的空间。即，背钻技术不是市场需要的增大PCB密度的解决方案。
渐成式压合处理是针对此市场需求的解决方案。该处理允许PCB中产生获得零长度短柱的盲埋孔(BVH)与层间导通孔(IVH)。然而，渐成式压合处理由于其漫长过程及技术难度而成倍地增大了PCB的成本。此外，渐成式压合处理涉及到增大PCB的短期与长期的可靠性退化的风险。
发明内容
下文提出了一个或者多个实施的简化概要以便提供一些实施的基本理解。此概要不是所有构想的实施的广泛概述，并且既不意图确定所有实施的关键或者主要因素，也不意图描绘任何或者所有实施的范围。其唯一目的是以简化形式提出一个或者多个实施的一些理念以作为稍后提出的更详细的描述的前述。
根据一个特征，提供一种用于利用双直径通孔边缘修整操作在印刷电路板中形成分段式通孔的方法。该方法包括：在所述印刷电路板中钻出第一孔，所述第一孔具有第一直径；在所述第一孔内钻出第二孔，所述第二孔具有第二直径，该第二直径大于所述第一直径并且在所述第二孔的端部与所述第一孔之间的点处形成凸耳；将非电解铜施加至所述第一孔和所述第二孔的内表面；将电解铜施加至所述第一孔和所述第二孔的内表面；并且修整当施加铜镀层时形成在所述凸耳上的材料。
根据一个方面，被修整掉的材料是所述非电解铜的一部分，并且所述被修整掉的材料包括所述第一孔的至少部分竖直壁。
根据另一方面，利用激光烧蚀修整所述非电解铜的所述一部分；并且其中，所述激光烧蚀是开铜窗(conformalmask)法或者套孔切削(trepanning)法。
根据另一方面，利用机械钻修整所述非电解铜的所述一部分。
根据另一方面，所述被修整掉的材料是用于所述非电解铜的催化剂。可以利用激光烧蚀修整所述催化剂；并且其中，所述激光烧蚀是开铜窗法或者套孔切削法。另选的是，可以利用机械钻修整用于所述非电解铜的所述催化剂。
根据另一方面，所述被修整掉的材料是所述电解铜，并且被利用激光烧蚀、套孔切削法或者机械钻修整。所述激光烧蚀可以利用激光钻，该激光钻的直径大于所述第一孔的最小直径并且小于所述激光钻的孔径的表面钻孔直径。
根据另一方面，所述第一孔直径与所述第二孔直径的差大于25微米。
根据另一特征，提供一种用于利用双直径通孔边缘修整操作在印刷电路板中形成分段式通孔的方法。该方法包括：在所述印刷电路板中钻出具有第一直径的第一孔；在所述第一孔的相对两端内钻出一对竖直对准的孔，从而形成第一凸耳与第二凸耳，所述一对竖直对准的孔具有第二直径，所述第二直径大于所述第一直径；将非电解铜施加至所述第一孔以及所述一对竖直对准的孔的内表面；修整当施加铜镀层时形成在所述第一凸耳与所述第二凸耳上的材料；并且将电解铜施加至所述第一孔以及所述一对竖直对准的孔的内表面。
根据一个方面，被修整掉的材料是所述非电解铜；并且所述被修整掉的材料可以包括位于所述一对竖直对准的孔之间的至少部分竖直壁。
可以利用激光烧蚀或者机械钻修整所述非电解铜的所述一部分。
根据另一方面，所述被修整掉的材料可以是用于所述非电解铜的催化剂。可以利用激光烧蚀或者机械钻修整所述催化剂。
根据另一方面，所述激光烧蚀是开铜窗法或者套孔切削法。
根据另一方面，所述被修整掉的材料是所述电解铜，并且其中利用激光烧蚀或者机械钻修整所述电解铜的所述一部分。
根据另一方面，所述激光烧蚀利用激光钻，该激光钻的直径大于所述第一孔的最小直径并且小于所述激光钻的孔径的表面钻孔直径。
根据另一方面，所述激光烧蚀是套孔切削法。
根据另一方面，当施加所述非电解铜与所述电解铜时形成所述铜镀层。
附图说明
图1是现有技术中具有电镀导通结构与短柱的PCB的图示。
图2是现有技术中具有经背钻移除了短柱后的电镀导通结构的PCB的图示。
图3(包括图3A至图3D)是用于形成两段式不连续通孔(或导通孔)的不同制造阶段的图示。
图4(包括图4A至图4D)示出了图3中不连续通孔的形成阶段的剖面图。
图5A示出了形成在印刷电路板中的两段式通孔的图像。
图5B示出了图5A的通孔的剖面图，该剖面图示出了利用激光烧蚀从通孔中的凸耳移除的镀层。
图6A示出了形成在印刷电路板中的三段式通孔的图像。
图6B示出了图6A的通孔的剖面图，该剖面图示出了利用激光烧蚀从通孔中的上凸耳移除的镀层。
图7A示出了形成在印刷电路板中的三段式通孔的图像。
图7B示出了图7A的通孔的剖面图，该剖面图示出了利用激光烧蚀从通孔中的上凸耳与下凸耳移除的镀层。
图8A示出了形成在印刷电路板中的三段式通孔的图像。
图8B示出了图8A的通孔的剖面图，该剖面图示出了利用激光烧蚀从上凸耳与下凸耳移除的镀层。
图9A示出了三段式通孔，在该三段式通孔中中间部分电连接至第二通孔。
图9B是连接至图9A中的第二通孔的三段式通孔的剖面图。
图10A示出了利用机械钻在印刷电路板中形成的两段式通孔的图像。
图10B示出了图10A的通孔的剖面图，该剖面图示出了利用机械钻从凸耳移除的镀层。
图11A示出了形成在印刷电路板中的三段式孔的图像。
图11B示出了图11A的孔的剖面图，该剖面图示出了利用机械钻从上凸耳移除的镀层。
图12A示出了在印刷电路板中形成的三段式通孔的图像。
图12B示出了利用机械钻修整多余镀层的图12A的通孔的剖面图。
图13A示出了在印刷电路板中形成的三段式通孔的图像。
图13B示出了图13A的通孔的剖面图，该剖面图示出了利用机械钻从上凸耳与下凸耳移除的镀层。
图14A示出了图13A中的三段式通孔，在该三段式通孔中中间部分电连接至第二通孔。
图14B是连接至图14A中的第二通孔的三段式通孔的剖面图。
图15示出了用于形成具有一个或多个通孔的印刷电路板(PCB)的方法。
图16(包括图16A至图16D)示出了根据一个实施例的用于在PCB中形成两段式通孔的三步钻孔过程。
图17(包括图17A至图17D)示出了图16中的通孔的形成阶段的剖面图。
图18(包括图18A至图18D)示出了根据一个实施例的用于在PCB中形成三段式通孔的四步钻孔过程。
图19(包括图19A至图19D)示出了图18中的通孔的形成阶段的剖面图。
图20(包括图20A至图20D)示出了根据一个实施例的用于在PCB中形成三段式通孔的五步钻孔过程。
图21(包括图21A至图21D)示出了图20中的通孔的形成阶段的剖面图。
图22示出了三段式孔的另一实施例，该三段式孔可由图20的五步钻孔过程形成。
图24示出了用于利用双直径通孔边缘修整操作在印刷电路板中制作分段式通孔的方法。
图25(包括图25A至图25F)示出了根据一个实施例的用于在印刷电路板中形成具有(N+1)/2段的通孔的N步钻孔过程。
图26(包括图26A至图26F)示出了图25中的通孔的形成阶段的剖面图。
具体实施方式
在下面的详细描述中，陈述了大量具体细节以便全面理解本实施方式。然而，本领域中的普通技术人员会理解，在没有这些具体细节的情况下可以实施这些实施方式。例如，为了不使这些实施方式含混在不必要的细节中，可以以框图示出操作或者根本不示出操作。在其他实例中，为了不含混这些实施方式可以不详细示出公知的操作、结构以及技术。
概述
本公开提供了一种有成本效益并且高效的系统以用最少的信号退化最大化印刷电路板(PCB)利用率(密度)。此系统通过控制PCB的电镀导通结构内的导电材料的形成而使分段式导通结构电绝缘，借此避免了昂贵的渐进式层压处理。在一方面中，本公开在导通结构内使用不同直径的钻具以修整位于导通肩部(即，钻出的两个直径孔边界的边缘)处的导电材料。被修整掉的部分可以在导通结构中是空的以用于允许电镀通孔(PTH)分段的电绝缘。导通结构内的被修整的边缘的一个或者多个区域用于形成多重阶梯状的直径孔以在导通结构中创建一个或者多个空位。因此，导通结构内导电材料的形成可被限制于传送电信号必需的那些区域。根据某些实施方式，将导通结构分隔成电绝缘分段的操作能显著增加PCB设计的路由功能或者布线密度。这是因为每个分割导通的电绝缘分段都能用于电连接位于与特定分段相关联的层上的信号。
多层PCB可以是晶片基底、母板、底板、背板、中心面板、挠性或者刚挠电路。本公开不限于用在PCB中。导通结构可以是用于从一个导电层传送电信号至另一导电层的PTH。电镀导通结构还可以是用于在PCB上使电子器件电连接至其他电子器件的器件安装孔。
这些使PCB的分段式导通结构电绝缘的方法会比传统的渐进式层压处理更快速并且更高效。利用渐进式层压处理形成两段式不连续通孔或者导通结构的操作会需要三个层压循环。另一方面，在一方面中本公开的过程利用单个层压循环以及两步钻孔过程。要形成三段式导通孔，利用传统的渐进式层压处理会需要四个层压循环，而本公开的过程使用单个层压伴随三步钻孔过程。
有利的是，对于每个导通孔而言，可以不同程度地分隔每个导通孔并控制短柱。换而言之，可以在不同层处以及不同位置处分隔每个导通孔。为了能在单个面板上获得多级分隔导通孔，可以借助导通孔在所选的层处控制具有不同直径的两个钻孔(两步钻孔过程)的边缘位置。例如，第一步钻孔步骤可能是用于所有导通孔的PTH形成。第二步钻孔步骤可以基于PCB设计(以空位位置作为目标)利用受控深度的钻孔操作。接着，导通孔可以电镀有诸如铜镀层之类的导电材料。可以利用激光或者机械钻处理修整PTH中的肩部。因此，一个层压循环能实现导通结构形成的两个电分段。在另一实施例中，可在非电解铜电镀过程中的催化剂沉积之后发生PTH肩部处的导电材料的修整操作。另选的是，可在非电解铜沉积过程后发生导电材料的修整操作。对于激光钻而言，此另选过程可以提供优势，因为该过程需要较低的激光发射能量移除多余的导电材料并且该过程降低了激光处理损害导通孔的风险。相比之下，如先前论述的，通常在一个导通结构上以顺序过程循环以及最终的安装过程进行顺序层压处理。因此，使PTH中的多直径钻孔与修整过程相结合以缩短限制短柱形成的整个PCB形成过程的方法可以允许比顺序层压过程更快速地生产PCB。
利用机械贯通方法的两段式通孔的典型形成
参照图3A至图3D，示出了用于形成两段式不连续通孔(或者导通孔)300(图3D)的不同制造阶段。通孔300具有上导电部302、下导电部304以及中间不导电的电绝缘部312。尽管未示出，但是通孔(或者导通)形成在多层PCB叠层中，该多层PCB叠层可以包括一个或者多个芯以及/或者子复合结构，这些芯以及/或者子复合结构层压在一起形成PCB叠层。每个芯以及/或者子复合结构可以包括一个或者多个介电层以及/或者一个或者多个导电层，这些介电层以及/或者导电层形成刚性结构、刚-挠结构以及/或者挠性结构。
如下文所述，可以利用四(4)步钻孔过程形成两(2)段式通孔。在第一步中，分别从PCB(未示出)的上表面与下表面钻出一对竖直对准的孔302与304，这对孔分别具有上直径d1与下直径d2(参见图4A)。上孔302与下孔304可以由板(未示出)的内部306隔开。内部306可以定位成位于PCB的期望有不连续通孔中的不连续部分的层。
接着，然后穿过内部306钻出具有直径d3(参见图4B)的中间孔308。如图4A与图4B中所示，直径d1与直径d2可能大于直径d3。然后，孔302、304以及308的内表面可以电镀有例如种子导电材料以及另外的导电材料涂层(参见图3C)。
参照图3D，电镀孔302、304以及308后，可以用直径d4(参见图4D)的钻头钻出电镀通孔(或者导通孔)300，直径d4可能大于直径d3并且小于直径d1和d2以便移除通孔的中间孔308的壁上的镀层，但是如所示的那样分别使上通孔部分302与下通孔部分304上的镀层完好无损。
图4A至图4D中示出了图3A至图3D的不连续通孔300的形成阶段的剖面图。如图4A中所示，用于形成孔的下导电部分304的第二钻孔可能有意外的偏移(参见图4B)，从而导致下导电部分304从上导电部分302偏移。由于此偏移，当具有直径d3的钻头钻孔时可能因钻孔公差减小而限制钻孔过程。
接着，孔302、304以及308的内表面电镀310有例如种子导电材料以及另外的导电材料涂层。图4C示出了电镀过的通孔300的内表面的剖面图。电镀后，用具有直径d4的钻头钻该通孔，直径d4可能大于直径d3并且小于直径d1和d2。通过用具有直径d4的钻头钻孔，可以移除通孔的中间孔308的壁上的镀层，同时如所示的那样分别使上导通孔部分302与下导通孔部分304上的镀层完好无损(参见图4D)。然而，由于由第四次钻孔产生的机械应力，通孔300的凸耳或者肩部上的铜有可能挪离。图4E示出了机械应力使铜挪离通孔的凸耳或者肩部的实施例。为了便于理解，图4E的凸耳402与镀层(铜挪离)404被示出为相对于图4A至图4D中的水平线成角度。凸耳或者肩部形成在孔内，位于孔内的直径发生变化的位置处。铜挪离在凸耳或者肩部靠近PCB上的迹线区时可能是有问题的，并且有开口的可能。而且，影响短期与长期的可靠性。
典型通孔(或者导通结构)－激光烧蚀
在印刷电路板中钻孔的一种方法是利用适当功率与波长的激光。此过程被概括地称作激光烧蚀。例如，紫外激光(例如三倍频钇铝石榴石(YAG)激光)与二氧化碳(CO2)激光适于烧蚀穿过树脂基的电路板基板的孔。当利用CO2激光限定所需样式的孔时板表面上的金属层可用作掩模(开铜窗法)。可以根据采用的方法选择激光钻的直径。当激光机孔径大于形成孔所用的机械钻直径时，激光可射击整个孔区域。在激光钻孔过程中可能有多次激光射击。当所选的激光钻孔过程是套孔切削(trepanning)法时，所选的激光钻直径可能足够大以修整孔中的凸耳/肩部区。CO2激光可以使用开铜窗法，UV-YAG激光可以使用套孔切削法。
图5A示出了形成在印刷电路板(未示出)中的两段式通孔500的图像。图5B示出了图5A的通孔的剖面图，该剖面图示出了利用激光烧蚀从通孔中的凸耳移除的镀层。尽管未示出，但是通孔可以形成在多层PCB叠层中，该多层PCB叠层可以包括一个或者多个芯以及/或者子复合结构，这些芯以及/或者子复合结构层压在一起形成PCB叠层。每个芯以及/或者子复合结构可以包括一个或者多个介电层以及/或者一个或者多个导电层，这些介电层以及/或者导电层形成刚性结构、刚-挠结构以及/或者挠性结构。
通过利用直径d1的钻头钻出第一孔(或者孔部)502，然后利用比直径d1小的直径d2的钻头钻出第二孔(或者孔部)504而形成通孔500。参见图5B，当钻出第二孔(或者孔部)504时，凸耳或者肩部506形成在通孔500内，位于孔的具有不同直径的位置或者过渡处。一旦这两个孔被钻出，就将诸如铜之类的镀层508施加至两段式通孔500的内表面。多余镀层累积在通孔内的凸耳506上，利用激光烧蚀从凸耳506修整多余镀层，从而形成孔中的两段式导通结构。根据一个实施例，当修整凸耳时，可能也会修整掉位于第二孔的竖直壁上的部分铜镀层。例如，修整掉的位于第二孔的竖直壁上的部分铜镀层可能是壁长度的四分之一或者小于壁长度的四分之一。根据另一实施例，修整掉的位于第二孔的竖直壁上的部分铜镀层可能等于壁长度的一半或者小于壁长度的一半。
钻孔过程的顺序与方向对于结果的成功的不起主要作用。第二孔(或者孔部)504可以是第一钻孔，并且可以后制造第一孔(或者孔部)502。而且，当在制造第一孔(或者孔部)502后制造第二孔(或者孔部)504时，从第一孔(或者孔部)502侧进行钻孔。
图6A示出了形成在印刷电路板(未示出)中的三段式孔600的图像。图6B示出了图6A的孔的剖面图，该剖面图示出了利用激光烧蚀从上凸耳移除的镀层。
尽管未示出，但是通孔可以形成在多层PCB叠层中，该多层PCB叠层可以包括一个或者多个芯以及/或者子复合结构，这些芯以及/或者子复合结构层压在一起形成PCB叠层。每个芯以及/或者子复合结构可以包括一个或者多个介电层以及/或者一个或者多个导电层，这些介电层以及/或者导电层形成刚性结构、刚-挠结构以及/或者挠性结构。
为了形成三段式孔600，从PCB(未示出)的上表面与下表面钻出一对竖直对准的孔602与604，这对孔分别是具有相对较大的直径d2和d3(参见图6B)的上孔与下孔。钻孔直径d2和d3可以相同。上孔602与下孔604由板(未示出)的内部606隔开。利用具有直径d1(d1小于d2和d3)的钻头钻出内孔，第一凸耳608与第二凸耳610形成在通孔600内。诸如铜之类的镀层612施加至三段式孔600的内表面。多余镀层累积在通孔内的第一凸耳608与第二凸耳610上。虽然和两段式导通结构的实施例一样如所示的利用激光烧蚀从第一凸耳608修整镀层，但是也可修整位于第二凸耳610上的镀层，从而形成孔中的三段式导通结构。
根据一个方面，当修整凸耳时，可能会修整掉位于这一对竖直对准的孔602和604之间的至少部分壁上的部分铜镀层。例如，修整掉的位于这一对竖直对准的孔602和604之间的壁上的部分铜镀层可能是壁长度的四分之一或者小于竖直壁长度的四分之一。根据另一实施例，修整掉的位于这一对竖直对准的孔602和604之间的壁上的部分铜镀层可能等于壁长度一半或者小于壁长度的一半。
为了制造三段式导通孔可能使用多种过程。例如，在第一过程中，可在制造内部606之前制造上孔602和下孔604。可以从上孔602侧或者下孔604侧钻内部606。在第二过程中，内部606被制造成具有直径d1的通孔，然后钻上孔602和下孔604。
图7A示出了形成在印刷电路板(未示出)中的三段式通孔700的图像。图7B示出了图7A的通孔的剖面图，该剖面图示出了利用激光烧蚀从上凸耳与下凸耳移除的镀层。如所示，三段式通孔700由上导电部702、下导电部704以及中间的不导电的电绝缘部706组成。尽管未示出，但是通孔可形成在多层PCB叠层中，该多层PCB叠层可以包括一个或者多个芯以及/或者子复合结构，这些芯以及/或者子复合结构层压在一起形成PCB叠层。每个芯以及/或者子复合结构可以包括一个或者多个介电层以及/或者一个或者多个导电层，这些介电层以及/或者导电层形成刚性结构、半刚性结构、半挠性结构以及/或者挠性结构。
三段式通孔700由一对竖直对准的孔702与704形成，这一对孔分别是具有相对较大的直径d2和d3(参见图7B)的上孔与下孔，这一对孔被从PCB(未示出)的上表面与下表面钻出。上孔702与下孔704由中间孔706隔开，利用相对较小直径d1(参见图7B)的钻头钻出该中间孔。利用机械钻，中间孔706、第一凸耳708以及第二凸耳710形成在孔700内。
接着，将诸如非电解铜镀层之类的种子导电材料施加至孔700。借助激光修整位于第一凸耳708以及/或者第二凸耳710上的沉积催化剂或者非电解铜镀层。然后将电解电镀施加至孔700，从而在孔702和704的内表面形成有电解铜712，然而，中间孔706的内表面上的非电解电镀催化剂或者铜没有遍布电镀从而与表面电绝缘。然后，非电解铜被酸性电解铜镀层溶液溶解。因此，仅上孔702和下孔704电镀有铜。
图8A示出了三段式孔800，在该三段式孔中，中间部分806通过导电迹线830电连接至第二通孔820。图8B是连接至图8A的第二通孔820的三段式孔800的剖面图。即使凸耳/肩部808和/或者810在非电解电镀阶段被修整，导电迹线830也允许三段式孔800电连接至形成图8A中的结构的第二通孔820。
典型通孔(或者导通结构)－机械钻
在印刷电路板中形成分段式导通结构的另一方法利用机械钻从凸耳/肩部区修整掉多余的种子镀层或者种子导电材料。
图9A示出了利用机械钻形成在印刷电路板(未示出)中的两段式通孔900。图9B示出了图9A的通孔的剖面图，该剖面图示出了利用机械钻从凸耳906移除的镀层。如通过通孔900的剖面图所示的，利用三(3)个不同尺寸的机械钻形成孔900。
通过利用具有直径d1的钻头钻出第一孔902，然后利用具有比直径d1大的直径d2的钻头钻出第二孔904而形成通孔900。凸耳或者肩部906形成在通孔900内，位于孔内的直径发生变化的位置处。一旦这两个孔902、904被钻出，就将诸如铜之类的镀层908施加至两段式孔900的内表面。多余镀层累积在凸耳906上，利用机械钻从凸耳906修整掉多余的镀层。由于机械钻必须具有大于d1但小于d2的直径，需要直径d3的第三钻头从凸耳修整多余的镀层。
根据一个实施例，当修整凸耳时，可能也会修整掉位于第一孔902的竖直壁上的部分铜镀层。例如，修整掉的位于第一孔902的竖直壁上的部分铜镀层可能是壁长度的四分之一或者小于壁长度的四分之一。根据另一实施例，修整掉的位于第一孔902的壁上的部分铜镀层可能等于壁长度的一半或者小于壁长度的一半。
图10A示出了形成在PCB(未示出)中的三段式孔1000。图10B示出了图10A的孔的剖面图，该剖面图示出了利用机械钻从上凸耳移除的镀层。为了形成三段式孔1000，从PCB(未示出)的上表面与下表面钻出一对竖直对准的孔1002与1004，这一对孔分别是具有相对较大的直径d2和d3(参见图10B)的上孔与下孔。钻孔直径d2和d3可以相同。上孔1002与下孔1004由板(未示出)的内部1006隔开。利用具有直径d1(d1小于d2和d3)的钻头钻出内孔，并且第一凸耳1008与第二凸耳1010形成在孔1000内。接着，将诸如非电解铜镀层之类的种子导电材料施加至三段式孔1000的内表面。在非电解金属化过程中多余的镀层累积在第一凸耳1008与第二凸耳1010上，利用具有直径d4的机械钻从凸耳1008修整掉多余的镀层。由于机械钻必须具有大于d1但小于d2的直径，需要具有直径d4的第三钻头以从凸耳修整掉多余的镀层。
根据一个方面，当修整凸耳时，可能会修整掉位于这一对竖直对准的孔1002和1004之间的至少部分壁上的部分铜镀层。例如，修整掉的位于这一对竖直对准的孔1002和1004之间的壁上的部分铜镀层可能是壁长度的四分之一或者小于竖直壁长度的四分之一。根据另一实施例，修整掉的位于这一对竖直对准的孔1002和1004之间的壁上的部分铜镀层可能等于壁长度的一半或者小于壁长度的一半。
图11A示出了形成在PCB(未示出)中的三段式孔1100。图11B示出了图11A的孔的剖面图。如由孔1100的剖面图所示，利用五(5)个不同尺寸的机械钻以形成孔1100。直径d2和d3、d4和d5可以为相同尺寸。
正如所示，三段式通孔1100由上导电部1102、下导电部1104以及中间的不导电的电绝缘部1106组成。尽管未示出，但是通孔可以形成在多层PCB叠层中，该多层PCB叠层可以包括一个或者多个芯以及/或者子复合结构，这些芯以及/或者子复合结构层压在一起形成PCB叠层。每个芯以及/或者子复合结构可以包括一个或者多个介电层以及/或者一个或者多个导电层，这些介电层以及/或者导电层形成刚性结构、半刚性结构、半挠性结构以及/或者挠性结构。
三段式孔1100是利用机械钻钻出一对竖直对准的孔1102和1104而形成的，这一对孔分别是上孔与下孔。从PCB(未示出)的上表面与下表面钻出上孔1102与下孔1104，上孔1102与下孔1104分别具有相对较大的直径d2和d3(d2等于d3)(参见图11B)。上孔1102与下孔1104被利用小于d2和d3的直径d1(参见图11B)的钻头钻出的中间孔1106隔开。
利用机械钻，中间孔1106、第一凸耳1108以及第二凸耳1110形成在孔1100内。诸如铜之类的镀层1112被施加至上孔1102与下孔1104的内表面。接着，诸如非电解铜镀层之类的种子导电材料施加至上孔1102与下孔1104的内表面。多余的镀层种子在非电解金属化过程中累积在第一凸耳1108与第二凸耳1110上，利用具有直径d4和d5的机械钻从凸耳1108、1110修整多余的镀层种子。由于机械钻必须具有大于d1但小于d2和d3的直径，需要分别具有直径d4和d5的第四和第五钻头从凸耳修整多余的镀层种子，使得中间部分1106与PCB的表面电绝缘。由于从凸耳修整掉多余的镀层种子，凸耳不会被导电材料遍布电镀。
根据一个方面，当修整凸耳时，可能会修整掉位于这一对竖直对准的孔1102和1104之间的至少部分壁。例如，中间孔1106的壁的被修整掉的部分可能等于壁长度的一半，或者小于壁长度的一半。根据另一实施例，中间孔1106的壁的被修整掉的部分可能等于壁长度的四分之一，或者小于壁长度的四分之一。
图12A示出了形成在PCB(未示出)中的三段式孔1200。图12B示出了图12A的孔的剖面图。如由通孔1200的剖面图所示的，利用五(5)个不同尺寸的机械钻形成通孔1200。
如所示，三段式通孔1200可以由上导电部1202、下导电部1204以及中间部1206组成。尽管未示出，但是通孔形成在多层PCB叠层中，该多层PCB叠层可以包括一个或者多个芯以及/或者子复合结构，这些芯以及/或者子复合结构层压在一起形成PCB叠层。每个芯以及/或者子复合结构可以包括一个或者多个介电层以及/或者一个或者多个导电层，这些介电层以及/或者导电层形成刚性结构、半刚性结构、半挠性结构以及/或者挠性结构。
三段式通孔1200是利用机械钻钻出一对竖直对准的孔1202和1204而形成的，这一对孔分别是上孔与下孔。上孔1102与下孔1104可以具有相对较大的直径d2和d3(参见图12B)，并且可以从PCB(未示出)的上表面与下表面钻出。钻孔直径d2和d3可以尺寸相同。上孔1102与下孔1104被利用相对较小的直径d1(参见图12B)的钻头钻出的中间孔1206隔开。
利用机械钻，中间孔1206、第一凸耳1208以及第二凸耳1210形成在孔1200内。诸如铜之类的镀层1212施加至上孔1102与下孔1104以及中间孔1206的内表面。多余的镀层累积在第一凸耳1208与第二凸耳1210上，利用具有直径d4和d5(d4等于d5)的机械钻从凸耳1208、1210修整多余的镀层。由于机械钻必须具有大于d1但小于d2和d3的直径，需要分别具有直径d4和d5的第四和第五钻头以从凸耳修整多余的镀层。钻孔直径d4和d5可以相同。
根据一个方面，当修整凸耳时，可能会修整掉位于这对竖直对准的孔1202和1204之间的至少部分壁上的部分铜镀层。例如，修整掉的位于这一对竖直对准的孔1202和1204之间的壁上的部分铜镀层可能是壁长度的四分之一或者小于竖直壁长度的四分之一。根据另一实施例，修整掉的位于这一对竖直对准的孔1202和1204之间的壁上的部分铜镀层可能等于壁长度的一半或者小于壁长度的一半。
图13A示出了图13A的三段式通孔1200，在该通孔中，中间部分电连接至第二通孔1300。图13B是连接至图13A中的第二通孔1300的三段式通孔1200的剖面图。
双直径通孔边缘修整
图14示出了用于形成具有一个或者多个通孔(例如如上参照图3、4、5、6、8、9、10、12以及/或者13所述的通孔)的印刷电路板(PCB)的方法。在此方法中，可以在电解铜形成在通孔的内表面中后修整掉多余的电镀材料。如本领域中公知的，制造印刷电路板的操作可以包括这样的过程：形成第一芯或者子复合结构1402，然后，可以将该第一芯或者子复合结构层压至一个或者多个介电层以及/或者其他芯或子复合结构1404。如上所述，可以通过钻孔1406贯通芯或者子复合结构1404、所述一个或者多个介电层以及其他芯或者子复合结构形成一个或者多个通孔。通孔的内表面可以电镀有诸如铜之类的导电材料，从而形成电镀通孔(PTH)1408。
为了使通孔的内表面电镀有铜，可以将非电解铜施加至通孔的内表面1410。施加非电解铜的操作可以包括：将PCB放置在种子或者催化镀液中1410，从而使种子沉积在通孔的内表面上；并且激活催化剂1414，从而使铜沉积在通孔的内表面上1416。
在施加非电解铜1410后，然后可以将PCB放置在电解铜镀液中1418，铜将镀在有种子或者导电性的位置。在施加电解铜1418后，可以从通孔中的凸耳/肩部修整掉多余的铜1420，过程结束1422。修整凸耳/肩部的操作可以包括修整从凸耳/肩部延续的铜壁。
图15示出了用于利用双直径通孔边缘修整操作在印刷电路板中制作分段式通孔的方法。在该方法中，可以在印刷电路板中钻出具有第一直径的第一孔1502。接着，可以在第一孔内钻出具有第二直径的第二孔，在第二孔的端部与第一孔之间的点处形成凸耳1504。根据一个实施例，第二直径可以大出第一直径25微米以上。然后可以将非电解铜施加至第一孔与第二孔的内表面1506。接着，可以将电解铜施加至第一孔与第二孔的内表面1508。然后可以修整施加铜镀层时形成在凸耳上的材料1510。修整凸耳的操作包括修整从凸耳延续的铜镀层。例如，可以利用激光烧蚀或者利用机械钻修整电镀的铜。一旦修整了凸耳，孔就制备成了电绝缘的分段式电镀通孔。
通孔(或者导通结构)的形成－在电解电镀之前钻孔
图16(包括图16A至图16D)示出了根据一个实施例的用于在PCB中形成两段式通孔的三步钻孔过程。图17(包括图17A至图17D)示出了图16中的通孔的形成阶段的剖面图。
在此实施例中，可以贯通PCB(未示出)中的层钻出具有直径d1的第一竖直孔1602(图16A、图17A)。接着，可以穿过第一竖直孔1602钻出具有第二直径d2的第二竖直孔1604(参见图16B、图17B)。根据一方面，直径d2可以大于直径d1。然后，孔的内表面可以电镀1606(参见图16C、图17C)有诸如非电解铜镀层之类的种子导电材料。然后可以修整非电解电镀过程中累积在通孔的凸耳或者肩部1608上的多余的电镀种子。可以在电解铜电镀之前利用激光烧蚀或者机械钻修整多余的电镀种子。因此，被修整的凸耳或者肩部区在电解电镀过程中不积累铜，并且成为空的电绝缘的顶部与底部区。于是，可以通过机械钻孔两次然后激光烧蚀一次以修整凸耳1608或者通过机械钻孔三次而形成图16D与图17D中所示的两段式通孔。第一竖直孔1602与第二竖直孔1604的形成顺序是可互换的。形成的第一孔可以是借助深度受控的钻具的第二竖直孔1604，而形成的第二孔可以是借助钻具形成的第一竖直孔1602。PCB的钻出第一竖直孔1602的那一侧可以是与钻出第二竖直孔1604的那一侧相同的一侧，或者可以是相反侧。
根据一个实施例，当修整凸耳时，可能也修整掉位于第一竖直孔1602上的部分铜镀层。例如，修整掉的位于第一竖直孔1602上的部分铜镀层可能是第一竖直孔1602的长度的四分之一或者小于第一竖直孔1602的长度的四分之一。根据另一实施例，修整掉的位于第一竖直孔1602上的部分铜镀层可能等于第一竖直孔1602的长度的一半或者小于第一竖直孔1602的长度的一半。
图18(包括图18A至图18D)示出了根据一个实施例的用于在PCB中形成三段式通孔的四步钻孔过程。图19(包括图19A至图19D)示出了图18中的通孔的形成阶段的剖面图。在此实施例中，可以贯通PCB(未示出)中的层钻出具有直径d1的第一竖直孔1802(图18A、图19A)。接着，从PCB(未示出)的上表面与下表面钻出一对竖直对准的孔1804与1806(图18B、图19B)，这一对孔分别是具有相对较大的直径d2与d3的上孔与下孔。然后，孔的内表面可以电镀1808(参见图19C、图19D)有诸如非电解铜镀层之类的种子导电材料。可以在电解铜电镀之前利用激光钻(即，激光烧蚀)或者机械钻修整非电解电镀过程中累积在通孔的凸耳或者肩部1810上的多余的电镀种子(图18D、图19D)。因此，被修整的凸耳或者肩部区在电解电镀过程中不积累铜，并且成为空的电绝缘的顶部与底部区。于是，可以通过机械钻孔三次然后激光烧蚀一次以修整凸耳1810或者通过机械钻孔四次而形成图18中所示的两段式通孔。第一竖直孔1802以及一对竖直对准的孔1804、1806的上述形成顺序以及钻孔方向仅作为实施例。例如，竖直对准的孔1804可以是第一个形成的孔，竖直对准的孔1806可以是第二个形成的孔，这样，可以通过从PCB的竖直对准的孔1806所在的那一侧钻孔而形成第一竖直孔1802。根据另一实施例，竖直对准的孔1804可以是第一个形成的孔，第一竖直孔1802可以是第二个形成的孔(通过从PCB的竖直对准的孔1804所在的那一侧的同一侧钻孔)，然后可以形成竖直对准的孔1806。
根据一个方面，当修整凸耳时，可能也会修整掉位于这一对竖直对准的孔1804与1806之间的至少部分壁上的部分铜镀层。例如，修整掉的位于这一对竖直对准的孔1804与1806之间的壁上的部分铜镀层可能是壁长度的四分之一或者小于竖直壁的长度的四分之一。根据另一实施例，修整掉的位于这一对竖直对准的孔1804与1806之间的壁上的部分铜镀层可能等于壁长度的一半或者小于壁长度的一半。
图20(包括图20A至图20D)示出了根据一个实施例的用于在PCB中形成三段式通孔的五步钻孔过程。图21(包括图21A至图21D)示出了图20中的通孔的形成阶段的剖面图。
在此实施例中，可以贯通PCB(未示出)中的层钻出具有直径d1的第一竖直孔2002(图20A、图21A)。接着，可以从PCB(未示出)的上表面与下表面钻出(图20B、图20B)一对竖直对准的孔2004与2006，这一对孔分别是具有相对较大的直径d2与d3的上孔与下孔。然后，孔的内表面可以电镀2008(参见图20C、图21C)有诸如非电解铜镀层之类的种子导电材料。诸如催化剂或者非电解铜之类的多余的电镀种子可能在非电解电镀的过程中形成在通孔的凸耳或者肩部2010与2012上。可以在电解铜电镀之前利用激光烧蚀或者机械钻修整多余的铜电镀种子(图20D、图21D)。因此，被修整的凸耳或者肩部区在电解电镀过程中不积累铜，并且成为空的电绝缘的顶部与底部区。于是，可以通过机械钻孔三次然后激光烧蚀两次以修整凸耳2010、2012或者通过机械钻孔五次而形成图20中所示的三段式通孔。
第一竖直孔2002以及一对竖直对准的孔2004、2006的上述形成顺序以及钻孔方向仅作为实施例。例如，竖直对准的孔2004可以是第一个形成的孔，竖直对准的孔2006可以是第二个形成的孔，这样可以通过从PCB的竖直对准的孔2006所在的那一侧钻孔形成第一竖直孔2002。根据另一实施例，竖直对准的孔2004可以是第一个形成的孔，第一竖直孔2002可以是第二个形成的孔(通过从PCB的竖直对准的孔2004所在的那一侧的同一侧钻孔)，然后可以形成竖直对准的孔2006。
根据一个方面，当修整凸耳时，可能也会修整掉位于这一对竖直对准的孔2004与2006之间的至少部分壁上的部分铜镀层。例如，修整掉的位于这一对竖直对准的孔2004与2006之间的壁上的部分铜镀层可能是壁长度的四分之一或者小于竖直壁的长度的四分之一。根据另一实施例，修整掉的位于这一对竖直对准的孔2004与2006之间的壁上的部分铜镀层可能等于壁长度的一半或者小于壁长度的一半。
图22示出了三段式孔的另一实施例，该三段式孔可由图20的五步钻孔过程形成。尽管在下文所述的实施例中所有孔的钻孔操作发生在PCB的同一侧，但是这仅是作为实施例并且可以从PCB的两侧钻孔。穿过PCB(未示出)中的层钻出具有直径d1的第一竖直孔2202。接着，穿过第一竖直孔2202钻出具有直径d2的第二竖直孔2204，然后穿过第一竖直孔2202和第二竖直孔2204钻出具有直径d3的第三竖直孔2206。直径d2可以大于直径d1，并且直径d3可以大于直径d2。然后，孔的内表面可以电镀有诸如非电解铜镀层之类的种子导电材料。如上所述，可以利用激光钻(即，激光烧蚀)或者机械钻修整非电解电镀过程中累积在通孔的凸耳或者肩部2208与2210上的多余的电镀种子。
图23示出了用于形成具有一个或者多个通孔(例如以上参照图3、4、5、6、7、8、9、10、11、12以及/或者13所述的通孔)的印刷电路板(PCB)的方法。在此方法中，可以在施加催化剂或者施加非电解铜后修整多余的电镀材料。
如本领域中公知的，制造印刷电路板的操作可以包括这样的过程：形成第一芯或者子复合结构2302，然后，该第一芯或者子复合结构可以层压至一个或者多个介电层以及/或者其他芯或子复合结构2304。可以通过钻孔操作2306贯通第一芯或者子复合结构、所述一个或者多个介电层以及其他芯或者子复合结构形成通孔。通孔的内表面可以电镀有诸如铜之类的导电材料，从而形成电镀通孔(PTH)2308。
为了电镀通孔的内表面，将非电解铜施加至通孔的内表面2310。施加非电解铜的操作包括：将PCB放置在种子或者催化镀液中2312，从而使种子沉积在通孔的内表面上；并且激活催化剂2314，从而使铜沉积在通孔的内表面上2316。
在一个实施方式中，如上所述，可以在施加催化剂后但在激活该催化剂之前，从凸耳修整多余的铜2313。在另一实施方式中，如上所述，可以在施加非电解铜的过程完成后从凸耳修整多余的铜2319。
接着，在施加非电解铜2310后，于是可以将PCB放置在电解铜电镀液中2320，铜将电镀在有种子或者导电性的位置。施加电解铜2320后，此过程结束2322。
图24示出了用于利用双直径通孔边缘修整操作在印刷电路板中制作分段式通孔的方法。在该方法中，在印刷电路板中钻出具有第一直径的第一孔2402。接着，在第一孔的相对两端内钻出一对竖直对准的孔，从而形成第一凸耳与第二凸耳，这一对竖直对准的孔具有第二直径，该第二直径大于第一直径2404。根据一个实施例，第二直径可以大出第一直径25微米。然后将非电解铜施加至第一孔与第二孔的内表面2406。接着，修整施加铜镀层时形成在第一凸耳与第二凸耳上的材料2408。可以利用激光烧蚀或者利用机械钻修整非电解铜。一旦修整了凸耳，就可以将电解铜施加至第一孔与第二孔的内表面2410。
施加非电解铜的操作可以包括：通过将印刷电路板放置在种子或者催化镀液中而将催化剂施加至通孔的内表面，从而使种子沉积在通孔的内表面上；并且激活催化剂，从而使铜沉积在通孔的内表面上。根据一个实施方式，在添加催化剂后但在激活催化剂之前，从凸耳修整非电解铜。根据另一实施方式，在催化剂被激活并且铜沉积后，从凸耳修整非电解铜。
通过从凸耳修整非电解铜，避免了制造过程中铜镀层剥离。即，避免了铜由于机械应力而挪离的可能。
通用通孔(或者导通结构)的形成－N步钻孔过程
图25(包括图25A至图25F)示出了根据一个实施例的用于在印刷电路板中形成具有(N+1)/2段式的通孔的N步钻孔过程。图26(包括图26A至图26F)示出了图25中的通孔的形成阶段的剖面图。
在本实施例中，N是整数，并且等于7。N是整数。用于形成通孔的步骤由(1a)至(1f)标识，而每个步骤的剖面图由(2a)至(2f)标识。
在此实施例中，贯通PCB(未示出)中的层钻出具有直径d1的第一竖直孔2502。接着，穿过第一竖直孔2502钻出具有第二直径d2的第二竖直孔2504。直径d2可以大于直径d1。穿过第一竖直孔2502与第二竖直孔2504钻出具有第三直径d3的第三竖直孔2506。接着，可以从钻出第一孔、第二孔与第三孔的相反面钻出第四竖直孔2508，该第四竖直孔与第三孔2506竖直对准并且具有直径d4。然后，可以电镀2510孔的内表面。可以利用激光钻(即，激光烧蚀)或者机械钻修整形成在通孔的每个凸耳或者肩部2512、2514以及2516上的多余的铜。可以在电解铜电镀之前利用激光钻(即，激光烧蚀)或者机械钻修整非电解电镀过程中形成在通孔的每个凸耳或者肩部2512、2514以及2516上的多余的铜电镀种子。
因此，通过机械钻孔(N+1)/2次加上(N+1)/2-1次利用激光烧蚀或者通过机械钻孔N次而形成图25中所示的(N+1)/2段式通孔。
根据一个方面，当修整凸耳时，可能会修整掉位于第一竖直孔2502与第二竖直孔2504的至少部分壁上的部分铜镀层。例如，修整掉的位于第一竖直孔2502与第二竖直孔2504上的部分铜镀层可能是第一竖直孔2502与第二竖直孔2504的每一者的长度的四分之一或者小于第一竖直孔2502与第二竖直孔2504的每一者的竖直壁的长度的四分之一。根据另一实施例，修整掉的位于第一竖直孔2502与第二竖直孔2504上的部分铜镀层可能均等于第一竖直孔2502与第二竖直孔2504的长度的一半或者小于第一竖直孔2502的长度的一半。
在前述的说明中，参照多个具体细节描述了本发明的实施方式，这些具体细节可能因实施而不同。因此，应以示例性而非限制性观念看待这些说明与附图。本发明理应如所附权利要求一样广泛，包括所有本发明的同等物。
本领域中的技术人员会进一步理解：联系本文公开的实施方式描述的多个示例性的逻辑框图、模块、电路以及算法步骤可以实施成电子硬件、计算机软件或者两者的组合。为了清楚阐明硬件与软件的此可互换性，上文大体根据其功能描述了多个示例性部件、框图、模块、电路以及步骤。这些功能是否实施成硬件或者软件取决于特定应用以及施加在整个系统上的设计约束。
尽管描述了并且在附图中示出了一定的示例性实施方式，但是要理解：这些实施方式仅是宽泛发明的示例而不限制该宽泛发明；并且本发明不限于所示与所述的特定架构以及布置，因为本领域中的普通技术人员会想到多种其他变型例。

Claims (20)

1.一种用于利用双直径通孔边缘修整操作在印刷电路板中形成分段式通孔的方法，该方法包括：
在所述印刷电路板中钻出第一孔，所述第一孔具有第一直径；
在所述第一孔内钻出第二孔，所述第二孔具有第二直径，该第二直径大于所述第一直径，并且在所述第二孔的端部与所述第一孔之间的一点处形成凸耳；
将非电解铜施加至所述第一孔和所述第二孔的内表面；
将电解铜施加至所述第一孔和所述第二孔的所述内表面；并且
修整在施加铜镀层时形成在所述凸耳上的材料。
2.根据权利要求1所述的方法，其中，被修整掉的材料是所述非电解铜的一部分；并且其中，所述被修整掉的材料包括所述第一孔的至少部分竖直壁。
3.根据权利要求2所述的方法，其中，利用激光烧蚀修整所述非电解铜的所述一部分；并且其中，所述激光烧蚀是开铜窗法或者套孔切削法。
4.根据权利要求2所述的方法，其中，利用机械钻修整所述非电解铜的所述一部分。
5.根据权利要求1所述的方法，其中，被修整掉的材料是用于所述非电解铜的催化剂。
6.根据权利要求5所述的方法，其中，利用激光烧蚀修整所述催化剂；并且其中，所述激光烧蚀是开铜窗法或者套孔切削法。
7.根据权利要求5所述的方法，其中，利用机械钻修整用于所述非电解铜的所述催化剂。
8.根据权利要求1所述的方法，其中，被修整掉的材料是所述电解铜，并且所述被修整掉的材料被利用激光烧蚀、套孔切削法或者机械钻修整。
9.根据权利要求8所述的方法，其中，所述激光烧蚀利用激光钻，该激光钻的直径大于所述第一孔的最小直径并且小于所述激光钻的孔径的表面钻孔直径。
10.根据权利要求1所述的方法，其中，所述第一孔直径与所述第二孔直径的差大于25微米。
11.一种用于利用双直径通孔边缘修整操作在印刷电路板中形成分段式通孔的方法，该方法包括：
在所述印刷电路板中钻出具有第一直径的第一孔；
在所述第一孔的相对两端内钻出一对竖直对准的孔，从而形成第一凸耳与第二凸耳，所述一对竖直对准的孔具有第二直径，所述第二直径大于所述第一直径；
将非电解铜施加至所述第一孔以及所述一对竖直对准的孔的内表面；
修整在施加铜镀层时形成在所述第一凸耳与所述第二凸耳上的材料；并且
将电解铜施加至所述第一孔以及所述一对竖直对准的孔的所述内表面。
12.根据权利要求11所述的方法，其中，被修整掉的材料是所述非电解铜；并且其中，所述被修整掉的材料包括位于所述一对竖直对准的孔之间的至少部分竖直壁。
13.根据权利要求12所述的方法，其中，利用激光烧蚀或者机械钻修整所述非电解铜的所述一部分。
14.根据权利要求11所述的方法，其中，被修整掉的材料是用于所述非电解铜的催化剂；并且其中，利用激光烧蚀或者机械钻修整所述催化剂。
15.根据权利要求14所述的方法，其中，所述激光烧蚀是开铜窗法或者套孔切削法。
16.根据权利要求11所述的方法，其中，被修整掉的材料是所述电解铜。
17.根据权利要求16所述的方法，其中，利用激光烧蚀或者机械钻修整所述电解铜的所述一部分。
18.根据权利要求17所述的方法，其中，所述激光烧蚀利用激光钻，该激光钻的直径大于所述第一孔的最小直径并且小于所述激光钻的孔径的表面钻孔直径。
19.根据权利要求17所述的方法，其中，所述激光烧蚀是套孔切削法。
20.根据权利要求11所述的方法，其中，当施加所述非电解铜与所述电解铜时形成所述铜镀层。
CN201480057426.9A 2013-08-19 2014-08-19 利用双直径通孔边缘修整操作形成分段式通孔的方法 Pending CN105659712A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361867528P 2013-08-19 2013-08-19
US61/867,528 2013-08-19
PCT/US2014/051759 WO2015026871A1 (en) 2013-08-19 2014-08-19 Methods of segmented through hole formation using dual diameter through hole edge trimming

Publications (1)

Publication Number Publication Date
CN105659712A true CN105659712A (zh) 2016-06-08

Family

ID=52465744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480057426.9A Pending CN105659712A (zh) 2013-08-19 2014-08-19 利用双直径通孔边缘修整操作形成分段式通孔的方法

Country Status (5)

Country Link
US (1) US9661758B2 (zh)
JP (1) JP2016528742A (zh)
KR (1) KR20160045846A (zh)
CN (1) CN105659712A (zh)
WO (1) WO2015026871A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107960019A (zh) * 2017-11-21 2018-04-24 生益电子股份有限公司 一种实现零残桩的pcb制作方法及pcb
CN110461096A (zh) * 2019-08-23 2019-11-15 深圳市星河电路股份有限公司 一种分段导通阶梯孔的加工方法
CN113260173A (zh) * 2021-06-07 2021-08-13 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160045846A (ko) * 2013-08-19 2016-04-27 산미나 코포레이션 이중 직경 도통 홀 에지 트리밍을 이용한 분할 도통 홀 형성 방법
US10098241B2 (en) * 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
US10212828B1 (en) * 2017-11-27 2019-02-19 International Business Machines Corporation Via stub elimination by disrupting plating
US10667393B2 (en) * 2018-01-04 2020-05-26 Dell Products, L.P. Stepped vias for next generation speeds
DE102018213518A1 (de) * 2018-08-10 2020-02-13 Bayerische Motoren Werke Aktiengesellschaft Leitungsanordnung, Bauteilanordnung und Arbeitsvorrichtung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261893A (ja) * 1988-04-13 1989-10-18 Hitachi Ltd 多層プリント配線板およびその製造方法
US5038252A (en) * 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
JPH05347480A (ja) * 1992-06-15 1993-12-27 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
CN1155230A (zh) * 1995-08-23 1997-07-23 美克株式会社 电镀法
JP2008028333A (ja) * 2006-07-25 2008-02-07 Mitsubishi Electric Corp プリント配線板及びその製造方法
CN100463772C (zh) * 2003-09-19 2009-02-25 通道系统集团公司 闭合反钻系统
CN102291934A (zh) * 2011-08-05 2011-12-21 华为技术有限公司 电镀通孔、印刷电路板以及制造电镀通孔的方法
CN102523699A (zh) * 2011-12-15 2012-06-27 深圳崇达多层线路板有限公司 一种pcb背钻孔的树脂塞孔装置及方法
CN102946695A (zh) * 2012-10-31 2013-02-27 华为技术有限公司 一种通孔结构、印刷电路基板及通孔结构的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868999A (ja) * 1981-10-21 1983-04-25 富士通株式会社 多層プリント配線板の製造方法
US6204453B1 (en) 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
JP2002111213A (ja) 2000-09-26 2002-04-12 Nippon Mektron Ltd 任意層間接続用バイア・ホールを有する多層プリント基板およびその製造方法
JP2002346998A (ja) 2001-05-22 2002-12-04 Internatl Business Mach Corp <Ibm> 段付き金属体形成方法
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
US7291790B2 (en) * 2005-05-02 2007-11-06 Cisco Technology, Inc. Apertures for signal shaping using ground and signal PTH back-drilling
JP5198748B2 (ja) 2006-08-31 2013-05-15 本田技研工業株式会社 回路基板およびその製造方法
US20100001378A1 (en) * 2008-07-01 2010-01-07 Teledyne Scientific & Imaging, Llc Through-substrate vias and method of fabricating same
KR20160045846A (ko) * 2013-08-19 2016-04-27 산미나 코포레이션 이중 직경 도통 홀 에지 트리밍을 이용한 분할 도통 홀 형성 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261893A (ja) * 1988-04-13 1989-10-18 Hitachi Ltd 多層プリント配線板およびその製造方法
US5038252A (en) * 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
JPH05347480A (ja) * 1992-06-15 1993-12-27 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
CN1155230A (zh) * 1995-08-23 1997-07-23 美克株式会社 电镀法
CN100463772C (zh) * 2003-09-19 2009-02-25 通道系统集团公司 闭合反钻系统
JP2008028333A (ja) * 2006-07-25 2008-02-07 Mitsubishi Electric Corp プリント配線板及びその製造方法
CN102291934A (zh) * 2011-08-05 2011-12-21 华为技术有限公司 电镀通孔、印刷电路板以及制造电镀通孔的方法
CN102523699A (zh) * 2011-12-15 2012-06-27 深圳崇达多层线路板有限公司 一种pcb背钻孔的树脂塞孔装置及方法
CN102946695A (zh) * 2012-10-31 2013-02-27 华为技术有限公司 一种通孔结构、印刷电路基板及通孔结构的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107960019A (zh) * 2017-11-21 2018-04-24 生益电子股份有限公司 一种实现零残桩的pcb制作方法及pcb
CN110461096A (zh) * 2019-08-23 2019-11-15 深圳市星河电路股份有限公司 一种分段导通阶梯孔的加工方法
CN113260173A (zh) * 2021-06-07 2021-08-13 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法
CN113260173B (zh) * 2021-06-07 2021-12-03 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法

Also Published As

Publication number Publication date
US20150047188A1 (en) 2015-02-19
JP2016528742A (ja) 2016-09-15
US9661758B2 (en) 2017-05-23
WO2015026871A1 (en) 2015-02-26
KR20160045846A (ko) 2016-04-27

Similar Documents

Publication Publication Date Title
CN105659712A (zh) 利用双直径通孔边缘修整操作形成分段式通孔的方法
US10201098B2 (en) Selective partitioning of via structures in printed circuit boards
CN101060757B (zh) 用于形成无残余印刷电路板的工艺及其形成的印刷电路板
JP6723156B2 (ja) 高いアスペクト比を有するめっきスルーホールの形成方法およびプリント回路基板中の高精度なスタブ除去方法
CN100587921C (zh) 利用电镀保护层同时并选择性分割通孔结构
US7427562B2 (en) Method for fabricating closed vias in a printed circuit board
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
US6570102B2 (en) Structure for high speed printed wiring boards with multiple differential impedance-controlled layer
CN105263274A (zh) 一种高密度互连板的制作方法
JP2006041463A (ja) 導電性コラムの製造方法及び導電性コラムを有する回路板
CN102291934A (zh) 电镀通孔、印刷电路板以及制造电镀通孔的方法
US7557304B2 (en) Printed circuit board having closed vias
CN108925042A (zh) 一种以盲孔代替背钻孔的印制电路板及其制作方法
CN104955284A (zh) 一种电路板背钻方法和具有背钻孔的电路板
US20150008029A1 (en) Circuit board and method of manufacturing the same
CN104902677B (zh) 外层超厚铜电路板及其钻孔方法
CN109803494B (zh) 电路板及其制造方法
US6845557B2 (en) Method for producing an electronic package possessing controlled impedance characteristics
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
US9924600B2 (en) Process for manufacturing a printed circuit board
CN104754868A (zh) 电路板及其层间互连结构的实现方法和电路板的加工方法
KR100945080B1 (ko) 인쇄회로기판 제조방법
JP2020141036A (ja) 印刷配線板及び印刷配線板の製造方法
JP2003332745A (ja) 多層プリント配線板とその製造方法
JPH05251868A (ja) ブラインド・バイア・ホールを有する多層プリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608