CN105633274A - 纵型霍尔元件 - Google Patents
纵型霍尔元件 Download PDFInfo
- Publication number
- CN105633274A CN105633274A CN201510818916.2A CN201510818916A CN105633274A CN 105633274 A CN105633274 A CN 105633274A CN 201510818916 A CN201510818916 A CN 201510818916A CN 105633274 A CN105633274 A CN 105633274A
- Authority
- CN
- China
- Prior art keywords
- electric current
- current supply
- supply side
- voltage output
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/077—Vertical Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/072—Constructional adaptation of the sensor to specific applications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/072—Constructional adaptation of the sensor to specific applications
- G01R33/075—Hall devices configured for spinning current measurements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供纵型霍尔元件,其为不会增大芯片面积的高灵敏度的纵型霍尔元件。在纵型霍尔元件中,在电压输出端与第1电流供给端之间设置有内部被绝缘膜填充的沟槽。由此,能够抑制朝电压输出端的电流流入,从而增加垂直的电流分量的比例,其结果是能够提高灵敏度。
Description
技术领域
本发明涉及半导体霍尔元件。特别是涉及这样的纵型霍尔元件:包含与衬底的表面垂直的分量的电流被供给到该半导体衬底内的磁感受部,并且通过针对该电流产生的霍尔电压,检测与半导体衬底的表面水平的磁场分量。
背景技术
参照图4说明霍尔元件的磁检测原理。
针对图4所示的长度L、宽度W、厚度d的长方体的半导体霍尔元件(霍尔板),当使电流在L方向上流过,并对与该流过的电流垂直的方向、即d方向上施加磁场时,作为电流流动的电子或空穴即载流子由于洛伦兹力而向与施加磁场和载流子的行进方向双方垂直的方向弯曲。由此,载流子在W方向的一端蓄积并增加,在另一端发生载流子的减少。因此,在与上述电流和磁场双方垂直的W方向的一端积存电荷,在该方向上产生电场。将由该电场产生的电压称为霍尔电压。
并且,当将用于使电流I流过磁感受部的电源的施加电压设为Vin,将施加给霍尔元件的磁通密度设为B,将竖立于霍尔元件的表面的法线与施加磁场所成的角设为θ时,产生的霍尔电压VH表示为:
VH=(RHIB/d)cosθ、RH=1/(qn)
或者
VH=μ(W/L)VinBcosθ
这里,RH是霍尔系数,q是载流子的电荷,n是载流子浓度,μ是载流子的漂移迁移率。并且,霍尔电压与所施加的磁通密度之比被称为灵敏度。从上式可知,为了提高每单位霍尔电流的灵敏度(所谓的积灵敏度(積感度)),减小霍尔板的d或者减小载流子浓度是有效的。并且,若提高每单位Vin的灵敏度,则增大W/L或提高迁移率是有效的。
这里,当观察这样的长方体的霍尔元件的电位分布时,如非专利文献1所示,由于霍尔效应而使电荷贮存在磁感受部的W方向端,使得等电位面从与电流供给端平行的方向弯曲。可知,由于弯曲的程度随着远离电流供给端而增大,因而当在磁感受部的L方向中央获取电压输出时,可得到最大霍尔电压。
作为一般的霍尔元件,公知有例如在非专利文献2记载的霍尔元件、所谓的横型霍尔元件。该横型霍尔元件用于检测与衬底表面垂直的磁场分量。
图5示出代表性的横型霍尔元件。图5的(a)是元件俯视图,图5的(b)是图5的(a)的线L1-L1之间的剖视图。构成为,例如在P型的衬底103上形成作为磁感受部的N型的外延层104或阱等,并在衬底表面的四角配置由高浓度杂质区域构成的电极105。电流在配置于对角线上的1对电极105之间流过。此时,在磁感受部中流动着与衬底表面水平的方向的电流。利用该电流产生与跟衬底表面垂直的方向的磁场对应的霍尔电压,通过检测配置在与上述对角线垂直的对角线上的另1对电极间产生的霍尔电压,可以求出所施加的磁场的强度。
并且,近年,除了横型霍尔元件以外,还有检测与衬底表面水平的方向的磁场的纵型霍尔元件。在纵型霍尔元件的情况下,如非专利文献2所述,通过使包含与衬底表面垂直的方向的分量的电流流过磁感受部,可以检测与衬底表面水平的磁场。在纵型霍尔元件和横型霍尔元件的动作原理中,仅相对于衬底表面的电流和磁场的方向分别不同,霍尔电压产生的原理是相同的。
图6示出代表性的纵型霍尔元件的例子。图6的(a)是元件俯视图,图6的(b)是该俯视图中沿着线L1-L1的剖视图。图6的(c)是该俯视图中沿着线L2-L2的剖视图。在第一导电型的衬底103上形成有与衬底不同的第二导电型的外延层104。在外延层的底部形成有埋入层106,该埋入层106是与上述外延层相同的第二导电型的浓的杂质区域。11-13、14-15分别是由浓的杂质区域形成的电流供给端、电压输出端。当在电流供给端12与电流供给端11、13之间施加电压时,电流经由上述埋入层在电流供给端12与电流供给端11、13之间流动,因而在电流供给端12与埋入层之间得到相对于衬底表面垂直地流动的电流。如图6的(a)所示,由于电压输出端14、15相对于电流供给端12对称配置,因而当针对上述电流施加了包含与衬底表面水平的分量的磁场时,由于前述的霍尔效果,会在电压输出端14与电压输出端15之间产生与该磁场对应的霍尔电压。因此,通过检测在电压输出端14、15之间产生的电压,可以求出所施加的磁场的与衬底表面水平的方向的分量。
这里,在图4那样的长方体中电流密度在元件内恒定流动的霍尔板毕竟是理想的,在实际的横型或纵型霍尔元件中这样是不成立的。在图6的纵型霍尔元件的情况下,在中央的电流供给端12的正下方,与衬底表面垂直的方向的电流密度集中,随着远离中央的电极,该电流密度急剧减小。考虑到,在该减小的程度大的区域、即中央的电流供给端12附近,由洛伦兹力引起的载流子的流入流出差也增大,电荷容易贮存。也就是说,可以预见到通过在这样的区域内检测电压,会使得灵敏度上升。
现有技术文献
专利文献
专利文献1:日本特开2008-22022号公报
非专利文献
非专利文献1:R.S.Popovic、「HALLEFFECTDEVICES2ndEdition」、2003
非专利文献2:前中一介、外3名、「集積化三次元磁気センサ(集成化三维磁传感器)」、电气工程学会杂志C、平成元年、第109卷、第7号、pp483-490
然而,在利用与衬底表面垂直的方向的电流来检测与衬底表面水平的方向的磁场的纵型霍尔元件中,朝用于检测霍尔电压的电压输出端的电流流入,在获得与衬底表面垂直的电流方面是损失,会招致灵敏度下降。因此,极力抑制朝电压输出端的电流流入是重要的,目前实施了使电压输出端远离电流供给端等应对策略,但该方法会造成芯片面积增大。并且,为了提高每Vin的灵敏度而增大W/L,这也会造成芯片面积增大。
发明内容
本发明是鉴于上述课题而完成的,本发明的目的是提供一种在不增大芯片面积的情况下提高灵敏度的纵型霍尔元件。
为了解决上述课题,在本发明中使用了以下手段。
1.在一个方式中,采用一种纵型霍尔元件,其特征在于,具有:半导体衬底;
N型的半导体层,其设置在所述半导体衬底上;N型的埋入层,其设置在所述半导体层的底部;第1电流供给端,其设置在所述埋入层的上方;一组第2电流供给端,它们以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;一组电压输出端,它们以与连结所述一组第2电流供给端的直线垂直的方式,以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;以及沟槽,其分别设置于所述第1电流供给端与所述一组电压输出端中的一方之间、以及所述第1电流供给端与所述一组电压输出端中的另一方之间的所述半导体层,所述沟槽的内部被绝缘膜填充。
2.并且,在另一个方式中,采用一种纵型霍尔元件,其特征在于,具有:半导体衬底;N型的半导体层,其设置在所述半导体衬底上;N型的埋入层,其设置在所述半导体层的底部;第1电流供给端,其设置在所述埋入层的上方;一组第2电流供给端,它们以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;一组电压输出端,它们以与连结所述一组第2电流供给端的直线垂直的方式,以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;以及场绝缘膜,其分别设置于所述第1电流供给端与所述一组电压输出端中的一方之间、以及所述第1电流供给端与所述一组电压输出端中的另一方之间的所述半导体层。
3.并且,在又一个方式中,采用一种纵型霍尔元件,其特征在于,具有:半导体衬底;N型的半导体层,其设置在所述半导体衬底上;N型的埋入层,其设置在所述半导体层的底部;第1电流供给端,其设置在所述埋入层的上方;一组第2电流供给端,它们以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;一组电压输出端,它们以与连结所述一组第2电流供给端的直线垂直的方式,以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;以及P型的扩散层,其分别设置于所述第1电流供给端与所述一组电压输出端中的一方之间、以及所述第1电流供给端与所述一组电压输出端中的另一方之间的所述半导体层。
发明效果
通过采用上述手段,在本发明的纵型霍尔元件中,在霍尔元件磁感受部中能够相对增加与衬底表面垂直地流动的电流分量,灵敏度提高。
附图说明
图1是示出本发明的第1实施方式的纵型霍尔元件的示意图,其中,(a)是俯视图,(b)是沿着(a)的L1-L1线的剖视图,(c)是沿着(a)的L2-L2线的剖视图。
图2是示出本发明的第2实施方式的纵型霍尔元件的示意图,其中,(a)是俯视图,(b)是沿着(a)的L1-L1线的剖视图,(c)是沿着(a)的L2-L2线的剖视图。
图3是示出本发明的第3实施方式的纵型霍尔元件的示意图,其中,(a)是俯视图,(b)是沿着(a)的L1-L1线的剖视图,(c)是沿着(a)的L2-L2线的剖视图。
图4是示出霍尔元件的概略构造的图。
图5是示出以往的横型霍尔元件的示意图,(a)是示意性示出概略构造的俯视图,(b)是沿着(a)的L1-L1线的剖视图。
图6是示出以往的纵型霍尔元件的示意图,其中,(a)是俯视图,(b)是沿着(a)的L1-L1线的剖视图,(c)是沿着(a)的L2-L2线的剖视图。
图7是本发明的第1实施方式的纵型霍尔元件的工序顺序剖视图。
图8是示出本发明的第4实施方式的纵型霍尔元件的示意图,其中,(a)是俯视图,(b)是沿着(a)的L1-L1线的剖视图,(c)是沿着(a)的L2-L2线的剖视图。
图9是示出本发明的第5实施方式的纵型霍尔元件的示意图,其中,(a)是俯视图,(b)是沿着(a)的L1-L1线的剖视图,(c)是沿着(a)的L2-L2线的剖视图。
图10是示出本发明的第6实施方式的纵型霍尔元件的示意图,其中,(a)是俯视图,(b)是沿着(a)的L1-L1线的剖视图,(c)是沿着(a)的L2-L2线的剖视图。
标号说明
11:第2电流供给端;12:第1电流供给端;13:第2电流供给端;14:电压输出端;15:电压输出端;100:霍尔元件;101:电源;102:电压计;103:衬底;104:半导体层(外延层);106:高浓度杂质区域(埋入层);107:高浓度杂质区域(扩散分离壁);108:沟槽;109:基于LOCOS法的场绝缘膜;110:高浓度杂质区域。
具体实施方式
以下,使用附图来说明用于实施发明的方式。
【实施例1】
图1是示出本发明的第1实施方式的纵型霍尔元件的示意图。图1的(a)是俯视图,图1的(b)是沿着图1的(a)的L1-L1线的剖视图,图1的(c)是沿着图1的(a)的L2-L2线的剖视图。
在P型的半导体衬底103上设置作为磁感受部的N型的半导体层即外延层104。在与P型半导体衬底103相接的底面部设置有比外延层的杂质浓度高的N型的杂质层(埋入层)106。提供霍尔电流的电流供给端11-13和检测霍尔电压的电压输出端14、15都是浓的N型的杂质层,从外延层104的表面向内部配置,埋入层106被设置成遍及电流供给端11-13。即,电流供给端11-13从埋入层106的上方的外延层104的表面向内部配置。并且,在俯视构造中,一组第2电流供给端11、13以第1电流供给端12为中心,对称配置在第1电流供给端的两侧。同样,一组电压输出端14、15以与连结一组第2电流供给端的直线垂直的方式,以第1电流供给端12为中心对称配置在第1电流供给端的两侧。因此,如图1的(a)所示,电压输出端14、15和电流供给端11-13呈十字型配置。
通过向十字中央的电流供给端12施加电压,使得电流从第1电流供给端12经由埋入层106流到第2电流供给端11、13。因此,此时,从第1电流供给端12向埋入层106流动具有与外延层表面垂直的分量的电流。当在这样的电流流动的状态下在与外延层表面水平的方向、即沿着L1-L1线的方向上施加磁场时,上述电流检测到上述磁场,在与上述电流和上述磁场双方垂直的方向、即L2-L2方向上产生霍尔电压。所产生的霍尔电压利用电压输出端14、15进行检测。
而且,在第1电流供给端12与电压输出端14、15之间配置有沟槽108,沟槽内部被绝缘膜填充。朝电压输出端的电流流入会使贡献于输出的电流分量、即这里为与衬底表面垂直的电流分量的贡献减少,从而造成灵敏度下降。然而,通过在电流供给端与电压输出端之间形成被绝缘膜填充的沟槽108,可以防止这样的朝电压输出端的电流流入。打比方来说,沟槽实现了堤坝的作用。若总电流相同,则与衬底表面垂直的电流分量增加,因而灵敏度增加。并且,由于上述原因,不需要以往那样使电压输出端远离电流供给端,通过形成沟槽108就可以接近电流供给端而不会使灵敏度相对降低。这还实现了芯片面积的缩小和成本降低。
并且,在第1电流供给端12的正下方,与衬底表面垂直的电流最大,随着远离该供给端,该电流分量急剧减少。该减少的程度大的区域存在于第1电流供给端12的附近,在该区域中由洛伦兹力引起的载流子的流入流出差也大,因而容易蓄积电荷。因此,通过使电压输出端接近电流供给端12,在容易蓄积电荷的区域检测电压,可以得到更高的霍尔电压,可以使灵敏度上升。而且,如图1的(c)所示,使电压输出端14、15距衬底表面的深度比第1电流供给端12的扩散深度深。通过调整该深度,能够在霍尔电压高的区域内检测磁场。并且,为了能够发挥该效果,需要使沟槽108的深度与电压输出端14、15的深度相同或者比其深。
另外,在图1中利用外延层作为成为磁感受部的N型的半导体层,然而也可以取代外延层而形成阱层来使用。
图7示出第1实施方式的纵型霍尔元件的工序顺序剖视图。首先,在P型的半导体衬底103上掺杂P(磷)、As(砷)或者Sb(锑),形成N型浓度5×1017/cm3~5×1019/cm3的埋入层106(图7的(a))。然后,如图7的(b)所示,在形成埋入层106之后,以达到浓度1×1014/cm3~5×1017/cm3的方式掺杂P来形成作为磁感受部的外延层104。埋入层106的厚度是2μm~10μm,外延层的厚度是2μm~15μm。然后,如图7的(c)所示,在形成外延层之后,通过干蚀刻等形成沟槽。沟槽在蚀刻后通过CVD(化学气相沉积)等埋入氧化膜等绝缘膜。之后,通常通过CMP(化学机械研磨)进行平坦化。之后,以高的浓度进行掺杂并通过热处理进行扩散来形成成为电流供给端11-13、和电压输出端14、15的杂质层(As、P等)(图7的(d))。针对电压输出端14、15,可以进一步通过以不同的能量掺杂P等来调节深度,得到最佳的灵敏度。
【实施例2】
图2是示出本发明的第2实施方式的纵型霍尔元件的示意图。图2的(a)是俯视图,图2的(b)是沿着图2的(a)的L1-L1线的剖视图,图2的(c)是沿着图2的(a)的L2-L2线的剖视图。
与实施例1的不同点是在电压输出端与电流供给端之间形成的沟槽的形状。其他结构与实施例1相同。在图2的(a)中,在俯视构造中,沟槽108呈包围电压输出端14、15的周围的形状。由此,可以更可靠地抑制朝电压输出端的电流流入,能够实现灵敏度提高。在图2的(a)中,沟槽呈完全包围电压输出端的周围的形状,但也可以是包围电压输出端的一部分的形态。即,也可以将沟槽108形成为U字型或半圆弧型,以部分地包围电压输出端14、15的方式配置在电压输出端14、15与电流供给端12之间。
与实施例1一样,如图2的(c)所示,使电压输出端14、15距衬底表面的深度比第1电流供给端12的扩散深度深。通过调整该深度,能够在霍尔电压高的区域内检测磁场。并且,为了能够发挥该效果,需要使沟槽108的深度与电压输出端14、15的深度相同或者比其深。
并且,在本实施例中,与实施例1相同,也可以取代外延层而形成阱层来使用。
【实施例3】
图3是示出本发明的第3实施方式的纵型霍尔元件的示意图。图3的(a)是俯视图,图3的(b)是沿着图3的(a)的L1-L1线的剖视图,图3的(c)是沿着图3的(a)的L2-L2线的剖视图。
本实施例与实施例1的不同点是,具有由P型的浓的杂质区域构成的扩散分离壁107,该扩散分离壁107被配置成将3个电流供给端11-13分别分离开。其他结构与实施例1相同。P型扩散分离壁107被配置成分别包围电流供给端11和电流供给端13的周围,而且包围电流供给端12、电压输出端14和15以及沟槽108的周围。其结果是,成为具有三个窗的扩散区域,该窗是P型杂质未扩散的区域。P型扩散分离壁107在深度方向上被配置成其前端到达埋入层106的程度的深度。由于P型扩散分离壁107的存在而将电流供给端之间电气隔开,从而可以更可靠地得到与衬底表面垂直的电流分量,能够提高灵敏度。在电流供给端11与电流供给端12之间、以及电流供给端12与电流供给端13之间流动的电流的大部分在衬底的深度方向上流动之后经由埋入层106流动,从而能够有助于霍尔电压的产生。
并且,在该情况下,即使采用去除了埋入层的结构,也能够得到上述电流分量,可以预见到由埋入层的对准偏错造成的偏差(offset)降低。
而且,针对沟槽的形状,在本实施例中也与图2所示的实施例2一样,能够采用包围电压输出端的形状的沟槽,也是有效的。
并且,这里,与实施例1相同,也可以取代外延层而形成阱层。
【实施例4】
图8是示出本发明的第4实施方式的纵型霍尔元件的示意图。图8的(a)是俯视图,图8的(b)是沿着图8的(a)的L1-L1线的剖视图,图8的(c)是沿着图8的(a)的L2-L2线的剖视图。
如图8的(c)特征性所示,本实施例与实施例1的不同点是,实施例1中的电流供给端12与电压输出端14、15之间的沟槽108置换为基于一般在元件分离中使用的LOCOS法形成的厚的场绝缘膜,其他结构与实施例1相同。
【实施例5】
图9是示出本发明的第5实施方式的纵型霍尔元件的示意图。图9的(a)是俯视图,图9的(b)是沿着图9的(a)的L1-L1线的剖视图,图9的(c)是沿着图9的(a)的L2-L2线的剖视图。
本实施例与实施例1的不同点是,在电流供给端12与电压输出端14、15之间的沟槽置换为P型扩散分离壁107,其他结构与实施例1相同。优选的是,在电流供给端12与电压输出端14、15之间的扩散分离壁的深度与电压输出端14、15相同或者比其深。
【实施例6】
图10是示出本发明的第6实施方式的纵型霍尔元件的示意图。图10的(a)是俯视图,图10的(b)是沿着图10的(a)的L1-L1线的剖视图,图10的(c)是沿着图10的(a)的L2-L2线的剖视图。
本实施例与实施例1的不同点是,第一电流供给端12距衬底表面的扩散深度与电压输出端14、15的扩散深度相同或者比其深。其他结构与实施例1相同。通过调整形成电流供给端12的扩散层的深度,能够得到最佳的灵敏度。
Claims (18)
1.一种纵型霍尔元件,其特征在于,具有:
半导体衬底;
N型的半导体层,其设置在所述半导体衬底上;
N型的埋入层,其设置在所述半导体层的底部;
第1电流供给端,其设置在所述埋入层的上方;
一组第2电流供给端,它们以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;
一组电压输出端,它们以与连结所述一组第2电流供给端的直线垂直的方式,以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;以及
沟槽,其分别设置于所述第1电流供给端与所述一组电压输出端中的一方之间、以及所述第1电流供给端与所述一组电压输出端中的另一方之间的所述半导体层,所述沟槽的内部被绝缘膜填充。
2.根据权利要求1所述的纵型霍尔元件,其特征在于,
所述沟槽包围所述一组电压输出端中的各电压输出端的至少一部分。
3.根据权利要求1所述的纵型霍尔元件,其特征在于,
所述沟槽完全包围所述一组电压输出端中的各电压输出端的周围。
4.根据权利要求1至3中任一项所述的纵型霍尔元件,其特征在于,
所述沟槽的深度与所述一组电压输出端的扩散深度相同或者比其深。
5.根据权利要求1至4中任一项所述的纵型霍尔元件,其特征在于,
所述一组电压输出端的深度比所述第1电流供给端的扩散深度深。
6.根据权利要求1至4中任一项所述的纵型霍尔元件,其特征在于,
所述一组电压输出端的深度与所述第1电流供给端的扩散深度相同或者比其浅。
7.一种纵型霍尔元件,其特征在于,具有:
半导体衬底;
N型的半导体层,其设置在所述半导体衬底上;
N型的埋入层,其设置在所述半导体层的底部;
第1电流供给端,其设置在所述埋入层的上方;
一组第2电流供给端,它们以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;
一组电压输出端,它们以与连结所述一组第2电流供给端的直线垂直的方式,以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;以及
场绝缘膜,其分别设置于所述第1电流供给端与所述一组电压输出端中的一方之间、以及所述第1电流供给端与所述一组电压输出端中的另一方之间的所述半导体层。
8.根据权利要求7所述的纵型霍尔元件,其特征在于,
所述场绝缘膜包围所述一组电压输出端中的各电压输出端的至少一部分。
9.根据权利要求7所述的纵型霍尔元件,其特征在于,
所述场绝缘膜完全包围所述一组电压输出端中的各电压输出端的周围。
10.根据权利要求7至9中任一项所述的纵型霍尔元件,其特征在于,
所述场绝缘膜的深度与所述一组电压输出端的扩散深度相同或者比其深。
11.根据权利要求7至10中任一项所述的纵型霍尔元件,其特征在于,
所述一组电压输出端的深度比所述第1电流供给端的扩散深度深。
12.根据权利要求7至10中任一项所述的纵型霍尔元件,其特征在于,
所述一组电压输出端的深度与所述第1电流供给端的扩散深度相同或者比其浅。
13.一种纵型霍尔元件,其特征在于,具有:
半导体衬底;
N型的半导体层,其设置在所述半导体衬底上;
N型的埋入层,其设置在所述半导体层的底部;
第1电流供给端,其设置在所述埋入层的上方;
一组第2电流供给端,它们以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;
一组电压输出端,它们以与连结所述一组第2电流供给端的直线垂直的方式,以所述第1电流供给端为中心,对称配置在所述第1电流供给端的两侧,并从所述半导体层的表面向内部设置;以及
P型的扩散层,其分别设置于所述第1电流供给端与所述一组电压输出端中的一方之间、以及所述第1电流供给端与所述一组电压输出端中的另一方之间的所述半导体层。
14.根据权利要求13所述的纵型霍尔元件,其特征在于,
所述P型的扩散层包围所述一组电压输出端中的各电压输出端的至少一部分。
15.根据权利要求13所述的纵型霍尔元件,其特征在于,
所述P型的扩散层完全包围所述一组电压输出端中的各电压输出端的周围。
16.根据权利要求13至15中任一项所述的纵型霍尔元件,其特征在于,
所述P型的扩散层的深度比所述一组电压输出端的扩散深度深。
17.根据权利要求13至16中任一项所述的纵型霍尔元件,其特征在于,
所述一组电压输出端的深度比所述第1电流供给端的扩散深度深。
18.根据权利要求13至16中任一项所述的纵型霍尔元件,其特征在于,
所述一组电压输出端的深度与所述第1电流供给端的扩散深度相同或者比其浅。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-239333 | 2014-11-26 | ||
JP2014239333 | 2014-11-26 | ||
JP2015191873A JP6695116B2 (ja) | 2014-11-26 | 2015-09-29 | 縦型ホール素子 |
JP2015-191873 | 2015-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105633274A true CN105633274A (zh) | 2016-06-01 |
CN105633274B CN105633274B (zh) | 2020-05-12 |
Family
ID=56009976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510818916.2A Expired - Fee Related CN105633274B (zh) | 2014-11-26 | 2015-11-23 | 纵型霍尔元件 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9599682B2 (zh) |
CN (1) | CN105633274B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108258111A (zh) * | 2016-12-28 | 2018-07-06 | 艾普凌科有限公司 | 半导体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6962693B2 (ja) * | 2017-03-01 | 2021-11-05 | エイブリック株式会社 | 半導体装置 |
JP6824070B2 (ja) * | 2017-03-02 | 2021-02-03 | エイブリック株式会社 | 半導体装置 |
JP7133968B2 (ja) * | 2018-04-24 | 2022-09-09 | エイブリック株式会社 | 半導体装置 |
JP7266386B2 (ja) * | 2018-11-09 | 2023-04-28 | エイブリック株式会社 | 半導体装置 |
GB201913936D0 (en) * | 2019-09-27 | 2019-11-13 | Univ Coventry | A magnetic field sensor |
DE102020120803B3 (de) * | 2020-08-06 | 2022-01-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Hall-Sensor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86103454A (zh) * | 1985-05-22 | 1986-11-19 | 兰迪斯·吉尔楚格股份公司 | 具有能在集成电路中集成的霍耳元件的装置 |
JP2006013231A (ja) * | 2004-06-28 | 2006-01-12 | Denso Corp | 縦型ホール素子およびその製造方法 |
JP2006024647A (ja) * | 2004-07-06 | 2006-01-26 | Denso Corp | 縦型ホール素子およびその製造方法 |
BE1017875A5 (fr) * | 2006-01-13 | 2009-10-06 | Denso Corp | Capteur magnetique et procede pour detecter un champ magnetique. |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251763A (ja) * | 1988-03-31 | 1989-10-06 | Res Dev Corp Of Japan | 縦型ホール素子と集積化磁気センサ |
JP2005333103A (ja) * | 2004-03-30 | 2005-12-02 | Denso Corp | 縦型ホール素子およびその製造方法 |
JP4039436B2 (ja) * | 2004-08-06 | 2008-01-30 | 株式会社デンソー | 回転角検出装置 |
JP4353055B2 (ja) * | 2004-10-06 | 2009-10-28 | 株式会社デンソー | 縦型ホール素子 |
JP4784186B2 (ja) * | 2005-07-19 | 2011-10-05 | 株式会社デンソー | 縦型ホール素子およびその磁気検出感度調整方法 |
JP2008008883A (ja) * | 2006-06-02 | 2008-01-17 | Denso Corp | 磁気センサ及びセンサ |
JP4940965B2 (ja) * | 2007-01-29 | 2012-05-30 | 株式会社デンソー | 回転センサ及び回転センサ装置 |
-
2015
- 2015-11-17 US US14/943,493 patent/US9599682B2/en active Active
- 2015-11-23 CN CN201510818916.2A patent/CN105633274B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86103454A (zh) * | 1985-05-22 | 1986-11-19 | 兰迪斯·吉尔楚格股份公司 | 具有能在集成电路中集成的霍耳元件的装置 |
JP2006013231A (ja) * | 2004-06-28 | 2006-01-12 | Denso Corp | 縦型ホール素子およびその製造方法 |
JP2006024647A (ja) * | 2004-07-06 | 2006-01-26 | Denso Corp | 縦型ホール素子およびその製造方法 |
BE1017875A5 (fr) * | 2006-01-13 | 2009-10-06 | Denso Corp | Capteur magnetique et procede pour detecter un champ magnetique. |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108258111A (zh) * | 2016-12-28 | 2018-07-06 | 艾普凌科有限公司 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US9599682B2 (en) | 2017-03-21 |
US20160146906A1 (en) | 2016-05-26 |
CN105633274B (zh) | 2020-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105633274A (zh) | 纵型霍尔元件 | |
EP2962336B1 (en) | A vertical hall effect element with structures to improve sensitivity | |
TWI521755B (zh) | 具有改良靈敏度的垂直式霍耳效應元件及其製造方法 | |
KR102019514B1 (ko) | 반도체 기반의 홀 센서 | |
CN104969348B (zh) | 碳化硅半导体装置 | |
JP5966060B2 (ja) | 垂直型ホールセンサー及びその製造方法 | |
US9222991B2 (en) | Vertical hall device comprising a slot in the hall effect region | |
JP6078390B2 (ja) | 半導体装置 | |
KR102116147B1 (ko) | 매립형 마그네틱 센서 | |
TWI668886B (zh) | 垂直型霍爾元件 | |
JP2006210731A (ja) | ホール素子およびその製造方法 | |
CN103730501B (zh) | 介电终止的超结fet | |
US9543504B2 (en) | Vertical hall sensors with reduced offset error | |
JP2015230920A5 (zh) | ||
JP2016021568A (ja) | 縦型ホール素子 | |
JP2017055102A (ja) | トレンチゲート型半導体装置及びその製造方法 | |
JP2011085557A (ja) | 半導体センサ及び製造方法 | |
JP6824070B2 (ja) | 半導体装置 | |
US20230413687A1 (en) | Hall effect device with trench about a micron or greater in depth | |
JP2008016863A (ja) | 縦型ホール素子 | |
US10608168B2 (en) | Isolated hall effect element with improved electro-magnetic isolation | |
JP2016152271A (ja) | 縦型ホール素子の製造方法 | |
JP2022111675A (ja) | ホール素子 | |
CN104143556B (zh) | 用于改善接地性能的cmos图像传感器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Chiba County, Japan Applicant after: ABLIC Inc. Address before: Chiba County, Japan Applicant before: DynaFine Semiconductor Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200512 Termination date: 20211123 |
|
CF01 | Termination of patent right due to non-payment of annual fee |