CN105633006A - 互连结构及其制作方法 - Google Patents
互连结构及其制作方法 Download PDFInfo
- Publication number
- CN105633006A CN105633006A CN201410604130.6A CN201410604130A CN105633006A CN 105633006 A CN105633006 A CN 105633006A CN 201410604130 A CN201410604130 A CN 201410604130A CN 105633006 A CN105633006 A CN 105633006A
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- dielectric layer
- plasma
- cement composite
- composite treated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供一种互连结构及其制作方法,互连结构的制作方法包括提供衬底;在所述衬底上形成层间介质层;对所述层间介质层的表面进行第一等离子体处理;在第一等离子体处理的步骤之后,刻蚀所述层间介质层以在所述层间介质层中形成通孔;在通孔中填充金属以形成导电插塞。互连结构包括:衬底;形成于所述衬底上的层间介质层,所述层间介质层的表面具有一含碳量高于所述层间介质层含碳量的富碳材料层;形成于所述层间介质层以及富碳材料层中的插塞本发明的有益效果在于:尽量保证形成的通孔的侧壁不产生缺口,进而提高了互连结构的质量。
Description
技术领域
本发明涉及半导体制造领域,具体涉及一种互连结构及其制作方法。
背景技术
随着半导体集成电路技术的不断发展,半导体器件尺寸和互连结构尺寸不断减小,金属连线/插塞之间的间距也正相应的缩小,但是这容易导致金属连线/插塞之间发生串扰以及电阻电容延迟(RCdelay)。现有技术采用降低层间介质层的介电常数来降低串扰以及电阻电容延迟。
为了能使层间介质层的介电常数尽量低,现有技术中常采用疏松多孔的低k或者超低k材料形成所述层间介质层。但是这种疏松多孔结构的层间介质层容易受到损伤,在层间介质层中形成通孔时,作为通孔部分侧壁的层间介质层会因受到损伤而导致形成的通孔侧壁不平整,这会影响后续在通孔中形成插塞或者互连线难以填充所述通孔,甚至还会导致金属连线/插塞之间发生短路。
因此,如何提高形成的互连结构的质量,成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种互连结构及其制作方法,以提高形成的互连结构的质量。
为解决上述问题,本发明提供一种互连结构的制作方法,包括:
提供衬底;
在所述衬底上形成层间介质层;
对所述层间介质层的表面进行第一等离子体处理;
在第一等离子体处理的步骤之后,刻蚀所述层间介质层以在所述层间介质层中形成通孔;
在通孔中填充金属以形成导电插塞。
可选的,形成具有多孔结构的层间介质层。
可选的,形成层间介质层的步骤包括:
将致孔材料与致孔剂一同沉积于所述衬底上,以形成一材料层;
采用紫外光照射所述材料层,使致孔剂形成液体或者气体排出所述材料层,进而形成所述具有多孔结构的层间介质层;
在紫外光照射之后,所述层间介质层的表面还形成有二氧化硅层;
所述第一等离子体处理的步骤包括:采用等离子去除所述二氧化硅层。
可选的,第一等离子体处理的步骤包括:
采用氢离子进行所述第一等离子体处理。
可选的,第一等离子体处理的步骤包括:采用所述氢气进行所述第一等离子体处理,使第一等离子体处理设备的功率在50~5000瓦的范围内,氢气的流量在100~3000标况毫升每分的范围内,等离子体处理的压强在0.001~10托的范围内。
可选的,在第一等离子体处理的步骤之后,形成通孔的步骤之前,所述制作方法还包括:
采用含碳气体对所述层间介质层表面进行第二等离子体处理,使所述层间介质层表面的碳含量增加,进而形成一含碳量高于所述层间介质层含碳量的富碳材料层。
可选的,采用的含碳气体包括甲烷。
可选的,进行第二等离子体处理的步骤中,还采用氮气作为甲烷的载气,甲烷与氮气的比率在0.1:100~100:0.1的范围内。
可选的,对所述层间介质层表面进行第二等离子体处理的步骤包括:使第二等离子体处理设备的功率在50~5000瓦的范围内,甲烷和氮气的流量在100~3000标况毫升每分的范围内,第二等离子体处理的压强在0.001~10托的范围内。
可选的,形成含碳氧化硅材料的层间介质层;
采用含碳气体对层间介质层表面进行第二等离子体处理的步骤包括:在所述含碳氧化硅材料的层间介质层表面形成掺碳的氮化硅层。
可选的,形成通孔的步骤包括:
采用氢氟酸溶液刻蚀所述层间介质层,以形成所述通孔。
此外,本发明还提供一种互连结构,包括:
衬底;
形成于所述衬底上的层间介质层,所述层间介质层的表面具有一含碳量高于所述层间介质层含碳量的富碳材料层;
形成于所述层间介质层以及富碳材料层中的插塞。
可选的,所述层间介质层的材料为含碳氧化硅;
所述富碳材料层的材料为掺碳的氮化硅。
与现有技术相比,本发明的技术方案具有以下优点:
现有技术在形成层间介质层时可能会在形成的层间介质层表面形成一层较硬的二氧化硅层(SiO2likelayer),在刻蚀带有所述二氧化硅层的层间介质层以形成通孔时,二氧化硅层容易受到刻蚀剂影响而被去除一部分,进而导致通孔的侧壁不平整;相比之下本发明对所述层间介质层的表面进行第一等离子体处理,这样有利于去除或者部分去除可能存在于所述层间介质层表面的二氧化硅层,这样在刻蚀所述层间介质层时,在所述层间介质层中形成的通孔的侧壁处也基本不会有二氧化硅,这样可以减少二氧化硅受到刻蚀层间介质层时的刻蚀剂的影响,从而尽量保证形成的通孔的侧壁不产生缺口,进而增加了后续在通孔内形成金属连线/插塞的质量,进而提高了互连结构的质量。
进一步,在第一等离子体处理的步骤之后,形成通孔的步骤之前,采用含碳气体对所述层间介质层表面进行第二等离子体处理,使所述层间介质层表面的碳含量增加,这样有利于增加经过第一等离子体处理后的层间介质层表面的电学稳定性,因为经过第一等离子体处理后的层间介质层表面可能产生一些悬挂键;并且,第二等离子体处理可以增加层间介质层表面的碳含量进而形成一含碳量高于所述层间介质层含碳量的富碳材料层,这样有利于增加层间介质层表面的致密程度,这样在刻蚀层间介质层形成通孔的过程中,这一部分不容易受到后续刻蚀形成通孔的影响而形成缺口。
附图说明
图1至图3是现有技术形成互连结构的示意图;
图4至图10是本发明互连结构的制作方法一实施例中各个步骤的结构示意图。
具体实施方式
现有技术互连结构的制造方法中,在刻蚀层间介质层以形成通孔时,所述层间介质层容易受到损伤,从而使通孔的侧壁形貌不好。
参考图1以及图2,为现有技术形成互连结构的示意图,首先参考图1,现有技术在形成层间介质层2之后,在层间介质层2表面还会形成一层坚硬的二氧化硅层(SiO2likelayer)3,其原因在于,在现有技术中一般采用以下方式形成层间介质层:
将层间介质层材料与致孔剂一同沉积,然后对致孔剂施加能量,使至少一部分致孔剂发生反应转变为气体或者液体排出,剩余的层间介质层2便形成疏松多孔的结构。但由于致孔剂多为有机物,在致孔剂吸收能量后的反应过程中,这些有机物容易发生复杂的络合反应,进而可能在层间介质层表面形成所述坚硬的有机残留层,具体来说,所述有机残留层一般为一层二氧化硅层3。
结合参考图3,在形成所述层间介质层2之后,一般还在所述层间介质层2上形成其他材料层,如图2所示,在所述层间介质层2上形成掩模4,以对所述层间介质层2进行刻蚀形成通孔5。
在后续刻蚀层间介质层2形成通孔5时,这层二氧化硅层3与刻蚀剂接触的部分会受到刻蚀剂影响,因为通孔5侧壁的一部分为所述二氧化硅层3,然而刻蚀形成通孔5的刻蚀剂容易连带刻蚀这层二氧化硅层3,例如,现有技术中一般采用含氟的刻蚀剂(例如氢氟酸溶液)刻蚀层间介质层2以形成所述通孔5,所述含氟的刻蚀剂容易与所述二氧化硅层3发生以下反应:
SiO2+HF→SiF4+H2O
二氧化硅材料很容易与含氟刻蚀剂反应,也就是说二氧化硅被含氟刻蚀剂刻蚀的速率非常快,进而导致形成的通孔5中,二氧化硅的刻蚀速率高于周围的层间介质层材料的刻蚀速率,进而导致形成的通孔5的侧壁二氧化硅层2的位置处形成缺口(undercut),所述缺口可以参考图2中虚线框1,以及图3中虚线框6中所示);所述缺口会导致通孔5的侧壁不平整,这会影响后续在通孔5中形成插塞或者难以良好的填充所述通孔5,甚至还可能导致插塞或互连线之间发生短路。
此外,在二氧化硅层3产生缺口时,刻蚀剂还会通过上述缺口进入二氧化硅层3与掩模4之间,进而对掩模4造成影响,掩模4也会被刻蚀剂去除一部分,导致所述缺口进一步增大。
为此,本发明提供一种互连结构的制作方法,包括以下步骤:
提供衬底;在所述衬底上形成层间介质层;对所述层间介质层的表面进行第一等离子体处理;在第一等离子体处理的步骤之后,刻蚀所述层间介质层以在所述层间介质层中形成通孔。
通过上述步骤,可以去除或者部分去除可能存在于所述层间介质层表面的二氧化硅层,这样在刻蚀所述层间介质层时,在所述层间介质层中形成的通孔的侧壁处也基本不会有二氧化硅,这样可以减少受到刻蚀层间介质层形成通孔的刻蚀剂的影响,进而尽量保证形成的通孔的侧壁不产生缺口,进而增加了后续在通孔内形成导电插塞的质量,进而提高了互连结构的质量。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图10是本发明互连结构的制作方法一实施例中各个步骤的结构示意图。
首先参考图4,提供衬底100(衬底100仅在图4中示出)。所述衬底100已经通过前段工艺形成了源漏区、栅极等部件,在这些源漏区、栅极等部件上可能还形成有一层介质层。
在本实施例中,在所述介质层表面还形成有一层掺氮的碳化硅(nitrogen-dopedsiliconcarbide,NDC)材料的扩散阻挡层101。
但是这仅仅是本发明的一个实施例,形成衬底100为本领域常用技术手段,本发明对此不作赘述,也不作任何限定。
结合参考图5,在所述衬底100上(在本实施例中具体为在扩散阻挡层101上)形成层间介质层110,在后续的步骤中将在所述层间介质层110中形成通孔。所述通孔用于形成互连结构的插塞。
在本实施例中,为了减少形成的导电插塞或者互连线之间的寄生电容,可以形成具有疏松多孔结构的层间介质层110,这种结构的层间介质层110一般为低k或者超低k材料,有利于降低互连结构的介电常数,进而降低所述寄生电容并减少互连结构中的RC延迟。
在本实施例中,可以形成具有疏松多孔结构的SiOCH(含碳氧化硅)材料的层间介质层110。
具体来说,本实施例可以采用以下方式形成所述疏松多孔结构的层间介质层110:
将致孔材料与致孔剂一同沉积于所述衬底100上,以形成一材料层50;
采用紫外光(UV)照射所述材料层50,使致孔剂与致孔材料反应以形成液体或者气体排出所述材料层50,进而使原本占据所述材料层50一定空间的致孔剂基本排出所述材料层50,剩余的反应物便形成所述层间介质层110。
由于形成的层间介质层110为SiOCH材料,在本实施例中,可以采用砷作为致孔材料,并采用包含碳、氧以及氢元素的致孔剂。当材料层50受到紫外光照射时,致孔材料与致孔剂发生络合反应形成水以及SiOCH,水从多孔的SiOCH中排出,进而在致孔剂原位置处形成多孔结构。
由于所述致孔剂一般为有机物,在受到紫外光照射与致孔材料反应时,会在所述层间介质层110的表面形成一层坚硬的二氧化硅层(SiO2likelayer)60。
参考图6,对所述层间介质层110的表面(在本实施例中,也就是对层间介质层110表面的二氧化硅层60)进行第一等离子体处理。第一等离子体处理可以尽量去除所述二氧化硅层60,这样在后续步骤中在层间介质层110中形成通孔时,刻蚀剂不会刻蚀到二氧化硅材料,这样形成的通孔侧壁比较平整,相对于现有技术,不会因刻蚀通孔时刻蚀到二氧化硅材料而导致通孔的侧壁产生缺口。
在本实施例中,可以采用氢离子(参考图6中的箭头22)对所述层间介质层110的表面进行第一等离子体处理,以尽量去除所述二氧化硅层60。氢离子不容易与SiOCH材料的层间介质层110发生反应,进而能够尽量地减少刻蚀剂去除二氧化硅层60过程中对所述层间介质层110的影响。
具体的,在本实施例中,可以使第一等离子体处理设备的功率在50~5000瓦的范围内,氢气的流量在100~3000标况毫升每分的范围内,第一等离子体处理的压强在0.001~10托的范围内。在此参数范围内有利于较为彻底的去除所述二氧化硅层60,并减少对所述二氧化硅层60下方的层间介质层110的影响。
但是上述参数仅为本实施例的一个示例,在具体操作时,上述参数应当根据实际情况进行相应的调整,因此本发明对此不作限定。
继续参考图6,在经过上述的第一等离子体处理步骤之后,二氧化硅层60被去除,同时可能会在所述层间介质层110的表面形成一层含有氢离子的材料层111,材料层111是由层间介质层110的表层经掺杂氢离子得到。但是这并不会影响本发明的实施。
参考图7,在本实施例中,在经过第一等离子体处理步骤之后,在层间介质层110中形成通孔的步骤之前,还包括以下步骤:
采用含碳气体对所述层间介质层110的表面,也就是对所述材料层111进行第二等离子体处理,使所述材料层111的碳含量增加,进而形成一含碳量高于所述层间介质层110的富碳材料层112。需要说明的是,本发明的“富碳材料层”特指碳含量高于所述层间介质层碳含量的材料层。
由于所述材料层111是由层间介质层110的表层经掺杂氢离子得到,材料层111中可能因氢离子轰击的缘故产生一些悬挂键,本步骤采用含碳气体对材料层111进行第二等离子体处理,一方面可以使原本存在于所述材料层111中的悬挂键钝化,进而避免材料层111中的悬挂键与一些杂质结合而影响器件的电学性能。
另一方面,含碳气体对材料层111进行第二等离子体处理可以形成所述的富碳材料层112,这有利于增加所述层间介质层110表面的硬度和耐腐蚀程度。这样在后续的在所述层间介质层110中形成通孔的步骤中,层间介质层110的表层,也就是说,在所述富碳材料层112的位置更加不容易形成缺口,进一步保证了形成的通孔的形貌。
具体来说,在本实施例中可以采用包括甲烷的含碳气体进行第二等离子体处理,并且由于本实施例中的层间介质层110的材料为SiOCH,进而可以形成掺碳的氮化硅(SiCN)材料的富碳材料层112。
SiCN相对于SiOCH具有更好的耐腐蚀能力,在后续的刻蚀层间介质层110以形成通孔的步骤中,不容易导致通孔的侧壁产生缺口。
具体的,在本实施例中,在采用包括甲烷的含碳气体进行第二等离子体处理的过程中,还可以以氮气作为甲烷的载气。
在本实施例中,甲烷与氮气的比率在0.1:100~100:0.1的范围内。但是同样的,上述比值范围仅为本实施例的一个示例,本发明对此不作任何行定。
对所述层间介质层110表面进行第二等离子体处理的步骤包括:使第二等离子体处理设备的功率在50~5000瓦的范围内,甲烷和氮气的流量在100~3000标况毫升每分的范围内,第二等离子体处理的压强在0.001~10托的范围内。在此参数范围内有利于去除上述的可能存在于材料层111中的悬挂键,同时有利于较好地形成所述富碳材料层112。
需要说明的是,以上参数仅为本实施例的一个示例,在具体操作时,上述参数应当根据实际情况进行相应的调整,因此本发明对此不作限定。
参考图8,在采用包括甲烷的含碳气体进行第二等离子体处理的步骤之后,在本实施例中,还可以在所述富碳材料层112上继续制作互连结构的其他层。例如黑钻石(blackdiamond)硬掩模210、四乙基原硅酸盐(TEOS)硬掩模220、氮化钛硬掩模230以及氧化物层240等。
但这只是本发明的一个示例,本发明对此不作限定。
参考图9,在这之后,刻蚀所述层间介质层110以在所述层间介质层110中形成通孔30。在后续步骤中将在所述通孔30中填充金属以形成层间互连结构的导电插塞。
由于本实施例中层间介质层110上还形成有富碳材料层112、blackdiamond硬掩模210、四乙基原硅酸盐(TEOS)硬掩模220、氮化钛硬掩模230以及氧化物层240,这些材料层也需要经过刻蚀以形成所述通孔。
在本实施例中,可以采用氢氟酸溶液作为刻蚀剂,以刻蚀形成所述通孔30。
如前文所述,由于之前的第一等离子体处理步骤已经将二氧化硅层60去除或者基本去除,在刻蚀形成通孔的过程中基本不会存在二氧化硅,因而尽量地避免了因刻蚀到二氧化硅而导致通孔30的侧壁上产生缺口的现象。
此外,由于刻蚀形成的通孔30的侧壁基本不会产生缺口,也不会发生前文所述的刻蚀剂通过缺口流入层间介质层110与blackdiamond硬掩模210之间,进而导致缺口进一步增大的问题,进一步保证了形成的通孔侧壁较为平整,进而保证了后续在通孔中形成的导电插塞的性能。
参考图10,在形成所述通孔30之后,在所述通孔30内填充金属以形成导电插塞300。此处为现有技术,本发明对此不作限定。
此外,参考图10,本发明还提供一种互连结构,包括:
衬底(图中未示出);
形成于所述衬底上的层间介质层110,所述层间介质层110的表面具有一含碳量高于所述层间介质层的富碳材料层112;
所述富碳材料层112有利于增加所述层间介质层110表面的硬度和耐腐蚀程度。这样在所述富碳材料层112的位置不容易形成缺口,保证了形成的导电插塞300的形貌。
在本实施例中,所述层间介质层110的材料为含碳氧化硅(SiOCH),所述富碳材料层112的材料为掺碳的氮化硅(SiCN)。
所述层间介质层110以及富碳材料层112中形成有导电插塞300。
此外需要说明的是,本发明的互连结构可以但不限于采用上述的制作方法得到。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种互连结构的制作方法,其特征在于,包括:
提供衬底;
在所述衬底上形成层间介质层;
对所述层间介质层的表面进行第一等离子体处理;
在第一等离子体处理的步骤之后,刻蚀所述层间介质层以在所述层间介质层中形成通孔;
在通孔中填充金属以形成导电插塞。
2.如权利要求1所述的制作方法,其特征在于,形成具有多孔结构的层间介质层。
3.如权利要求2所述的制作方法,其特征在于,形成层间介质层的步骤包括:
将致孔材料与致孔剂一同沉积于所述衬底上,以形成一材料层;
采用紫外光照射所述材料层,使致孔剂形成液体或者气体排出所述材料层,进而形成所述具有多孔结构的层间介质层;
在紫外光照射之后,所述层间介质层的表面还形成有二氧化硅层;
所述第一等离子体处理的步骤包括:采用等离子去除所述二氧化硅层。
4.如权利要求1所述的制作方法,其特征在于,第一等离子体处理的步骤包括:
采用氢离子进行所述第一等离子体处理。
5.如权利要求1所述的制作方法,其特征在于,第一等离子体处理的步骤包括:采用所述氢气进行所述第一等离子体处理,使第一等离子体处理设备的功率在50~5000瓦的范围内,氢气的流量在100~3000标况毫升每分的范围内,等离子体处理的压强在0.001~10托的范围内。
6.如权利要求1所述的制作方法,其特征在于,在第一等离子体处理的步骤之后,形成通孔的步骤之前,所述制作方法还包括:
采用含碳气体对所述层间介质层表面进行第二等离子体处理,使所述层间介质层表面的碳含量增加,进而形成一含碳量高于所述层间介质层含碳量的富碳材料层。
7.如权利要求6所述的制作方法,其特征在于,采用的含碳气体包括甲烷。
8.如权利要求7所述的制作方法,其特征在于,进行第二等离子体处理的步骤中,还采用氮气作为甲烷的载气,甲烷与氮气的比率在0.1:100~100:0.1的范围内。
9.如权利要求8所述的制作方法,其特征在于,对所述层间介质层表面进行第二等离子体处理的步骤包括:使第二等离子体处理设备的功率在50~5000瓦的范围内,甲烷和氮气的流量在100~3000标况毫升每分的范围内,第二等离子体处理的压强在0.001~10托的范围内。
10.如权利要求6所述的制作方法,其特征在于,形成含碳氧化硅材料的层间介质层;
采用含碳气体对层间介质层表面进行第二等离子体处理的步骤包括:在所
述含碳氧化硅材料的层间介质层表面形成掺碳的氮化硅层。
11.如权利要求1所述的制作方法,其特征在于,形成通孔的步骤包括:
采用氢氟酸溶液刻蚀所述层间介质层,以形成所述通孔。
12.一种互连结构,其特征在于,包括:
衬底;
形成于所述衬底上的层间介质层,所述层间介质层的表面具有一含碳量高于所述层间介质层含碳量的富碳材料层;
形成于所述层间介质层以及富碳材料层中的插塞。
13.如权利要求12所述的互连结构,其特征在于,所述层间介质层的材料为含碳氧化硅;
所述富碳材料层的材料为掺碳的氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410604130.6A CN105633006B (zh) | 2014-10-30 | 2014-10-30 | 互连结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410604130.6A CN105633006B (zh) | 2014-10-30 | 2014-10-30 | 互连结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105633006A true CN105633006A (zh) | 2016-06-01 |
CN105633006B CN105633006B (zh) | 2019-01-22 |
Family
ID=56047794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410604130.6A Active CN105633006B (zh) | 2014-10-30 | 2014-10-30 | 互连结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105633006B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1532896A (zh) * | 2003-03-25 | 2004-09-29 | �뵼���ȶ˿Ƽ���ʽ���� | 半导体器件的制造方法 |
US20090179300A1 (en) * | 2008-01-14 | 2009-07-16 | Toshiba America Electronic Components, Inc. | Trench Sidewall Protection by a Carbon-Rich Layer in a Semiconductor Device |
CN103871961A (zh) * | 2012-12-17 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
-
2014
- 2014-10-30 CN CN201410604130.6A patent/CN105633006B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1532896A (zh) * | 2003-03-25 | 2004-09-29 | �뵼���ȶ˿Ƽ���ʽ���� | 半导体器件的制造方法 |
US20090179300A1 (en) * | 2008-01-14 | 2009-07-16 | Toshiba America Electronic Components, Inc. | Trench Sidewall Protection by a Carbon-Rich Layer in a Semiconductor Device |
CN103871961A (zh) * | 2012-12-17 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105633006B (zh) | 2019-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5273482B2 (ja) | 半導体処理のための方法 | |
CN101606234B (zh) | 蚀刻方法及存储介质 | |
JP2010503207A5 (zh) | ||
US20150325479A1 (en) | Method for forming self-aligned contacts/vias with high corner selectivity | |
KR20200054962A (ko) | 에칭 층을 에칭하기 위한 방법 | |
CN104282619A (zh) | 硅通孔的形成方法 | |
CN104183536B (zh) | 一种制作半导体器件的方法 | |
TW200524051A (en) | Minimizing the loss of barrier materials during photoresist stripping | |
TW201515101A (zh) | 具有對低k膜之減少的損傷之有機遮罩的剝離方法 | |
CN104134630B (zh) | 一种减少超低介质常数薄膜侧壁损伤的方法 | |
CN102543843A (zh) | 互连结构的制造方法 | |
CN105633006A (zh) | 互连结构及其制作方法 | |
US10096549B2 (en) | Semiconductor devices having interconnection structure | |
CN102569180B (zh) | 功率mos接触孔的制造方法 | |
KR102657842B1 (ko) | 반도체 장치의 제조 방법 및 에칭 가스 | |
CN103165514A (zh) | 半导体结构及其形成方法 | |
CN102148190A (zh) | 制作半导体互连结构的方法 | |
CN104134612B (zh) | 一种修复超低介质常数薄膜侧壁损伤的方法 | |
CN104505344A (zh) | 形成多孔超低介电材料的方法 | |
CN105206598B (zh) | 半导体器件及其形成方法 | |
CN108231659B (zh) | 互连结构及其制造方法 | |
CN1781865A (zh) | 增强氟硅玻璃层稳定性的方法 | |
JP2005217292A (ja) | 半導体装置の製造方法 | |
CN104051322A (zh) | 一种制作半导体器件的方法 | |
CN105633010A (zh) | 互连结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |