CN105632551A - 存储阵列、存储对象逻辑关系的存储芯片及方法 - Google Patents

存储阵列、存储对象逻辑关系的存储芯片及方法 Download PDF

Info

Publication number
CN105632551A
CN105632551A CN201510960374.2A CN201510960374A CN105632551A CN 105632551 A CN105632551 A CN 105632551A CN 201510960374 A CN201510960374 A CN 201510960374A CN 105632551 A CN105632551 A CN 105632551A
Authority
CN
China
Prior art keywords
lead
out wire
storage
relation
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510960374.2A
Other languages
English (en)
Other versions
CN105632551B (zh
Inventor
宋三年
陈小刚
宋志棠
李喜
陈后鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201510960374.2A priority Critical patent/CN105632551B/zh
Priority to PCT/CN2015/098732 priority patent/WO2017101143A1/zh
Priority to US15/739,883 priority patent/US10482955B2/en
Publication of CN105632551A publication Critical patent/CN105632551A/zh
Application granted granted Critical
Publication of CN105632551B publication Critical patent/CN105632551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储阵列、存储对象逻辑关系的存储芯片及方法，存储阵列包括：第一引出线和第二引出线，不同编号的第一引出线和第二引出线之间分别连接一存储单元，相同编号的第一引出线和第二引出线之间分别连接一可控开关。存储芯片包括：接口模块；产生控制信号的控制模块；产生写电流、擦电流或读电流的驱动模块；选通第一、第二引出线的第一、第二译码器；以及存储逻辑关系值的存储阵列。存储方法包括：写入和读出操作。本发明通过全新的存储阵列实现对象间的逻辑关系的存储；同时在读出时，通过可控开关在相同编号的引出线间传递，将结果转换为条件，以此综合间接关系因素，可用于仿脑智能应用场景，提高存储阵列中的信息量。

Description

存储阵列、存储对象逻辑关系的存储芯片及方法
技术领域
本发明涉及半导体存储集成电路领域，特别是涉及一种存储阵列、存储对象逻辑关系的存储芯片及方法。
背景技术
经过数十年的发展，计算机存储体系已经形成了完善的层级结构，SRAM、DRAM、FLASH、EEPROM以及磁介质存储等技术根据性能的不同，在层级结构中占据了各自的地位，以保证计算核心能够在高速运行时有足够的数据使用。尽管各种存储介质的性能和存储原理千差万别，但其功能是一致的，那就是将数据存储到指定地址，并保证需要时可以原样读取出来使用。
随着存储需求的剧烈增长，CPU的处理能力也是随着摩尔定律稳步增强，数据中心的建设规模也是越来越大，从而导致能源使用逐渐成为数据中心最大的支出，另一方面，数据规模的扩大使得从数据中获取有用的信息变得越来越困难。在这一状况下，众多公司和研究人员把注意力集中到大脑的神经网络上。
人的大脑通过视觉、听觉、触觉等等多种途径每天处理大量的信息，在推理、识别、联想、预测等等方面的能力是计算机系统难以匹敌的，但据估算一个成年人的大脑功耗仅仅只有20W左右，而信息在大脑中的传递速度也仅能达到毫秒量级。如何从人类大脑的工作方式中获得启发，改善计算机体系的运行方式，以达到高效率低功耗运行的目的。
神经网络计算已经形成了一个非常成熟完善的理论体系，模仿大脑神经网络的并行处理机制，组成多输入多输出系统，通过大量数据的训练使得该系统有越来越准确的预测能力。这一系统起初是在计算机软件中实现，为了提高计算效率，更多的硬件系统利用处理器、FPGA(FieldProgrammableGateArray，现场可编程门阵列)等技术实现算法的硬件加速。更进一步的，IBM公司已在多年前启动了人工智能的Watson电脑系统项目，引领了智能处理芯片领域的研发。
在仿脑或仿神经元网络方向上，存储技术的研究进展相比计算技术要慢得多，人脑记忆的原理与计算机的存储方式相去甚远。其中最根本的区别在于，人脑以对象及对象间的逻辑关系作为主要记忆的内容，而对图像、声音、文字等原始信息数据的记忆能力是很弱的，也因此人脑的思考方式与计算机的计算方式有着巨大的差别。以相变存储技术为代表的新存储技术出现后，特别是新存储技术基于电阻存储，作为非易失存储技术，同时又支持高速的随机访问，敏锐的研究者已经开始试图利用这些新技术制造出更为接近人脑记忆的存储芯片，以期望实现在仿脑或人工智能领域的应用。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储阵列、存储对象逻辑关系的存储芯片及方法，用于解决现有技术中存储需求增长的问题。
为实现上述目的及其他相关目的，本发明提供一种存储阵列，所述存储阵列至少包括：
具有相同数量且分别位于行方向和列方向的第一引出线和第二引出线，第一引出线及第二引出线分别编号，不同编号的第一引出线和第二引出线之间分别连接一存储单元，相同编号的第一引出线和第二引出线之间分别连接一可控开关；其中，
所述存储单元包括串联的变阻型二端器件和选通二极管，所述选通二极管由第一引出线向第二引出线正向导通、由第二引出线向第一引出线反向截止；
所述可控开关在双向截止和由第二引出线向第一引出线单向导通的两种状态间切换。
优选地，所述变阻型二端器件在电脉冲信号作用下至少能在2种阻值状态间转变。
优选地，所述变阻型二端器件在电脉冲信号作用下，根据激励电信号的强度、波形不同，阻值可以在最高阻值和最低阻值之间变化，其中，所述最高阻值至少比所述最低阻值高一个数量级。
为实现上述目的及其他相关目的，本发明还提供一种存储对象逻辑关系的存储芯片，所述存储对象逻辑关系的存储芯片至少包括：
接口模块、控制模块、驱动模块、第一译码器、第二译码器、以及上述存储阵列；
所述接口模块用于数据的输入和输出；
所述控制模块与所述接口模块、所述驱动模块及所述第一译码器相连，获取输入的指令并产生相应的控制信号；
所述驱动模块与所述控制模块及所述第二译码器相连，根据所述控制模块输出的控制信号产生写电流、擦电流或读电流；
所述第一译码器与所述控制模块及所述存储阵列的第一引出线相连，受所述控制模块的控制选通相应的第一引出线；
所述第二译码器与所述驱动模块及所述存储阵列的第二引出线相连，受所述控制模块的控制选通相应的第二引出线；
所述存储阵列分别连接所述控制模块、所述第一译码器以及所述第二译码器，受所述控制模块的控制关断所有可控开关，并向选通的第一引出线和第二引出线之间的存储单元写入逻辑关系值；或受所述控制模块的控制开启所有可控开关，并从选通的第一引出线和第二引出线之间读出逻辑关系值。
优选地，选通的第一引出线代表作为条件的第一对象，选通的第二引出线代表作为结果的第二对象，所述逻辑关系值为第一对象成立时直接导致第二对象成立的概率值，相同编号的第一引出线和第二引出线对应同一对象。
为实现上述目的及其他相关目的，本发明还提供一种存储对象逻辑关系的存储方法，所述存储对象逻辑关系的存储方法采用上述存储阵列，至少包括以下步骤：
写入操作：
输入需要写入的信息，包括第一对象，第二对象，以及第一对象和第二对象的逻辑关系值；
将存储阵列中的可控开关全部关断；
选通第一对象对应的第一引出线，选通第二对象对应的第二引出线；
产生与第一对象和第二对象的逻辑关系值相对应的写电流，并将所述写电流施加到被选通的第一引出线和第二引出线之间的存储单元上；
读出操作：
输入需要读出关系的对象组，所述对象组包括第一对象和第二对象；
将存储阵列中的可控开关全部连通；
选通第一对象对应的第一引出线，选通第二对象对应的第二引出线；
产生读电压或电流，并将所述读电压或电流施加到被选通的第一引出线和第二引出线上，读取被选通的第一引出线和第二引出线之间的电阻值；
将读出的电阻值转化为相应的逻辑关系值后输出。
优选地，所述第一对象为条件，所述第二对象为结果，所述逻辑关系值为第一对象成立时直接导致第二对象成立的概率值。
优选地，在写入操作中，写入的逻辑关系值将原逻辑关系值覆盖；或在原逻辑关系值的基础上叠加，以此增强第一对象与第二对象之间的逻辑关系。
优选地，在读出操作中，若第一对象与第二对象存在直接关系，则直接读出第一对象与第二对象的逻辑关系值对应的电阻值；若第一对象通过第三对象与第二对象存在间接关系，则读出第一对象与第三对象的逻辑关系值对应的电阻值和第三对象与第二对象的逻辑关系值对应的电阻值的和；若第一对象与第二对象既存在直接关系又通过第三对象存在间接关系，则读出第一对象与第三对象的逻辑关系值对应的电阻值和第三对象与第二对象的逻辑关系值对应的电阻值串联后与第一对象与第二对象的逻辑关系值对应的电阻值并联所得的电阻值。
优选地，在写入操作中，选通第二对象对应的第二引出线的方法包括：将第二对象对应的第二引出线接地，将其他第二引出线悬空或对其他第二引出线施加高电平以使未选中的存储单元中的选通二极管反向截止。
优选地，在读出操作中，选通第二对象对应的第二引出线的方法包括：将第二对象对应的第二引出线接地，将其他第二引出线悬空。
如上所述，本发明的存储阵列、存储对象逻辑关系的存储芯片及方法，具有以下有益效果：
本发明的存储阵列、存储对象逻辑关系的存储芯片及方法采用一种基于电可操作的阻变型存储阵列，该存储阵列具有相同数量且相互垂直的两组引出线，相互垂直且不同编号的两根引出线之间连接一个存储单元，每个存储单元由一个电可操作的变阻型二端器件和一个选通二极管构成，相互垂直且相同编号的两根引出线之间仅用一个可控开关器件连接。写入时，将所有的开关器件断开，使相同编号的引出线之间高阻，并对指定编号的两根引出线之间的单元施加电脉冲改变单元阻值；读出时，可将所有的开关器件连通，使相同编号的引出线之间低阻，在指定编号的两根引出线之间施加电信号读出电阻值。由于读出时，电流可通过开关器件在相同编号的引出线间传递，因此，若认为编号代表对象，而阻值表达两个对象间的关系的话，该芯片在读出时可以同时综合间接关系因素的贡献，可用于仿脑智能应用场景。
附图说明
图1显示为本发明的存储阵列的示意图。
图2显示为本发明的存储单元的示意图。
图3显示为本发明的存储对象逻辑关系的存储芯片的示意图。
图4显示为本发明的存储对象逻辑关系的存储方法的写入操作的流程示意图。
图5显示为本发明的存储对象逻辑关系的存储芯片的读出操作的流程示意图。
元件标号说明
1存储阵列
11存储单元
111上电极
112可变电阻材料层
113下电极
114P极
115N极
116高掺杂埋层
117第一通孔
118第二通孔
2接口模块
3控制模块
4驱动模块
5第一译码器
6第二译码器
7时钟模块
8电源模块
S11～S14步骤
S21～S25步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种存储阵列1，所述存储阵列1包括：
具有相同数量且分别位于行方向和列方向的第一引出线和第二引出线，第一引出线及第二引出线分别编号。在本实施例中，所述第一引出线位于行方向，所述第二引出线位于列方向，所述第一引出线和所述第二引出线的方向可互换，不以本实施例为限。在本实施例中，将所述第一引出线从上到下依次命名为L0～Ln，将第二引出线从左到右依次命名为C0～Cn，其中下标0～n为编号。不同编号的第一引出线和第二引出线之间分别连接一存储单元11，相同编号的第一引出线和第二引出线之间分别连接一可控开关M。
具体地，如图1所示，所述存储单元11包括串联的变阻型二端器件R和选通二极管D，所述选通二极管D由第一引出线向第二引出线正向导通、由第二引出线向第一引出线反向截止。在本实施例中，所述变阻型二端器件R的一端连接第二引出线，另一端连接所述选通二极管D的负极，所述选通二极管D的正极连接第一引出线。如图2所示，更具体地，所述变阻型二端器件R包括可变电阻材料层112，位于所述可变电阻材料层112上下表面的上电极111和下电极113，以及外侧的二氧化硅介质材料层(图中未显示)；所述变阻型二端器件R的一端通过第二通孔118连接第二引出线，另一端连接所述选通二极管D；所述上电极111和所述下电极113的材料为W或TiN等电阻率较低的材料，所述可变电阻材料层112的材质为Ge、Sb、Te的一种或合金，优选地，所述可变电阻材料层112为Ge、Sb、Te组分比例为2:2:6的合金。所述选通二极管D包括P极114和N极115，其P极114与所述变阻型二端器件R的下电极113连接，N极115与高掺杂埋层116相连，通过第一通孔117与第一引出线连接。所述变阻型二端器件R在电脉冲信号作用下至少能在2种阻值状态间转变，例如高阻状态和低阻状态；或者所述变阻型二端器件R在电脉冲信号作用下，根据激励电信号的强度、波形不同，阻值可以在最高阻值和最低阻值之间变化，其中，所述最高阻值至少比所述最低阻值高一个数量级。
具体地，如图1所示，所述可控开关M在双向截止和由第二引出线向第一引出线单向导通的两种状态间切换，各可控开关M的控制端连接同一开关控制信号Ctl，在写入操作时各可控开关M全部关闭，在读出操作时各可控开关M全部打开。
如图3所示，本发明还提供一种存储对象逻辑关系的存储芯片，所述存储对象逻辑关系的存储芯片至少包括：接口模块2、控制模块3、驱动模块4、第一译码器5、第二译码器6、以及所述存储阵列1。
如图3所示，所述接口模块2用于数据的输入和输出。
具体地，所述接口模块2作为所述存储对象逻辑关系的存储芯片与外部设备交换信息的通道，现有技术中的任何接口模块均适用于本发明的存储对象逻辑关系的存储芯片。从所述接口模块2输入的数据包括第一对象a，第二对象b，以及第一对象a与第二对象b的逻辑关系值p。在本实施例中，所述第一对象a作为条件，所述第二对象b作为结果，所述逻辑关系值p为第一对象a成立时直接导致第二对象b成立的概率值。
如图3所示，所述控制模块3与所述接口模块2、所述驱动模块4及所述第一译码器5相连，获取输入的指令并产生相应的控制信号。
具体地，所述控制模块3与所述接口模块2、所述驱动模块4及所述第一译码器5双向连接，接受指令后输出各种控制信号以进行写、读或擦除操作。
如图3所示，所述驱动模块4与所述控制模块3及所述第二译码器6相连，根据所述控制模块3输出的控制信号产生写电流、擦电流或读电流。
具体地，写电流的幅值和脉宽可由所述控制模块3根据写入的逻辑关系值强度产生。
如图3所示，所述第一译码器5与所述控制模块3及所述存储阵列1的第一引出线相连，受所述控制模块3的控制选通第一对象a所对应的第一引出线。
如图3所示，所述第二译码器6与所述驱动模块3及所述存储阵列1的第二引出线相连，受所述控制模块3的控制选通第二对象b所对应的第二引出线。
如图3所示，所述存储阵列1分别连接所述控制模块3、所述第一译码器5以及所述第二译码器6。在写入操作时，所述存储阵列1受所述控制模块3输出的开关控制信号Ctl的控制关断所有可控开关，并向选通的第一引出线和第二引出线之间的存储单元写入第一对象a与第二对象b的逻辑关系值p。在读出操作时，所述存储阵列1受所述控制模块3输出的开关控制信号Ctl的控制开启所有可控开关，并从选通的第一引出线和第二引出线之间读出第一对象a与第二对象b的逻辑关系值p。
如图3所示，所述存储对象逻辑关系的存储芯片还包括时钟模块7和电源模块8，分别用于提供工作时钟和电源电压。
如图3～图5所示，本发明还提供一种存储对象逻辑关系的存储方法，所述存储对象逻辑关系的存储方法采用所述存储阵列，至少包括以下步骤：
写入操作，如图4所示，具体包括以下步骤：
步骤S11：输入需要写入的信息，包括第一对象a，第二对象b，以及第一对象a和第二对象b的逻辑关系值p。
具体地，给出需要写入的信息{a,b,p}，在本实施例中，第一对象a以编号表示，第一对象a代表条件；第二对象b以编号表示，第二对象b代表结果；第一对象a和第二对象b的逻辑关系值p代表第一对象a成立时直接导致第二对象b成立的概率值；其中p的取值范围可设定为[0,1]，0表示第一对象a与第二对象b不存在任何关系，第一对象a的成立完全不会导致第二对象b成立，1表示第一对象a的成立必然导致第二对象b成立，数值越大成立的概率越高，在实际使用中，对于p的数值范围的定义可根据实际需求设定，不以本实施例为限。在本实施例中，采用所述存储对象逻辑关系的存储芯片实现对象逻辑关系的存储，因此通过所述接口模块2将需要写入的信息传输到所述控制模块3。
步骤S12：将存储阵列中的可控开关全部关断。
具体地，所述控制模块3接收到信息后输出一开关控制信号Ctl，将所述存储阵列1中的所有可控开关M全部关断，相同编号的第一引出线和第二引出线之间呈高阻状态。
步骤S13：选通第一对象a对应的第一引出线，选通第二对象b对应的第二引出线。
具体地，所述控制模块3根据第一对象a及第二对象b的编号控制所述第一译码器5及所述第二译码器6选通相应的第一引出线和第二引出线。选通第二对象b对应的第二引出线的方法具体包括：将第二对象b对应的第二引出线接地，将其他第二引出线悬空或对其他第二引出线施加高电平以使未选中的存储单元11中的选通二极管D反向截止。
步骤S14：产生与第一对象a和第二对象b的逻辑关系值p相对应的写电流，并将所述写电流施加到被选通的第一引出线和第二引出线之间的存储单元上。
具体地，所述控制模块3控制所述驱动模块4产生与第一对象a和第二对象b的逻辑关系值p相对应的电流，并通过被选通的第一引出线输入到被选通的第一引出线和第二引出线之间的存储单元11上，由于电流的变化，所述变阻型二端器件R上的阻值发生变化。具体地，所述变阻型二端器件R的阻值至少能在2种阻值状态间转变；或根据激励电信号的强度、波形不同，阻值可以在最高阻值和最低阻值之间变化，其中，所述最高阻值至少比所述最低阻值高一个数量级。
至此，第一对象a和第二对象b对应的逻辑关系值p已被写入所述存储阵列1。在写入操作中，写入的逻辑关系值将原逻辑关系值覆盖；或在原逻辑关系值的基础上叠加。在本实施例中，采用的叠加的方式以增强第一对象a与第二对象b之间的逻辑关系。
读出操作，如图5所示，具体包括以下步骤：
步骤S21：输入需要读出关系的对象组，所述对象组包括第一对象a和第二对象b。
具体地，给出需要读出关系的对象组{a,b}，在本实施例中，第一对象a以编号表示，第一对象a代表条件；第二对象b以编号表示，第二对象b代表结果。在本实施例中，采用所述存储对象逻辑关系的存储芯片实现对象逻辑关系的存储，因此通过所述接口模块2将需要读出关系的对象组的信息传输到所述控制模块3。
步骤S22：将存储阵列中的可控开关全部连通。
具体地，所述控制模块3接收到信息后输出一开关控制信号Ctl，将所述存储阵列11中的所有可控开关M全部连通，相同编号的第一引出线和第二引出线之间呈低阻状态。
步骤S23：选通第一对象a对应的第一引出线，选通第二对象b对应的第二引出线。
具体地，所述控制模块3根据第一对象a及第二对象b的编号控制所述第一译码器5及所述第二译码器6选通相应的第一引出线和第二引出线。选通第二对象对应的第二引出线的方法具体包括：将第二对象b对应的第二引出线接地，将其他第二引出线悬空。
步骤S24：产生读电压或电流，并将所述读电压或电流施加到被选通的第一引出线和第二引出线上，读取被选通的第一引出线和第二引出线之间的电阻值。
具体地，所述控制模块3控制所述驱动模块4产生读电压或电流，并施加在被选通的第一引出线和第二引出线上，其中第一引出线上施加高电位，第二引出线上施加低电位，读取流经第一引出线和第二引出线的电流，以此获取电阻值。
更具体地，若第一对象a与第二对象b存在直接关系，如图1所示，在本实施例中，第一对象a的编号为1，第二对象b的编号为n，则电流从被选通的第一引出线L1输入，流经被选通的第一引出线L1与第二引出线Cn之间的存储单元后，从被选通的第二引出线Cn输出，直接读出被选通的第一引出线L1与第二引出线Cn之间的存储单元中的电阻值r，电阻值r越小，第一对象a成立时第二对象b成立的概率p越高。
更具体地，若第一对象通过第三对象与第二对象存在间接关系，如图1所示，在本实施例中，第一对象a的编号为1，第二对象b的编号为n，第三对象c的编号为0，第一对象a成立时直接导致第三对象c成立的概率为p1，第三对象c成立时直接导致第二对象b成立的概率为p2，则电流从被选通的第一引出线L1输入，由于第一对象a与第二对象b无直接关系，则存储第一对象a与第二对象b的逻辑关系值的存储单元呈高阻状态，没有电流流过，而第一对象a与第三对象c存在直接关系，因此电流流过存储第一对象a与第三对象c的逻辑关系值的存储单元，由于各可控开关开启，因此电流又从第三对象c对应的第二引出线C0流至第三对象c对应的第一引出线L0，将第三对象c从结果转化为条件，之后由于第三对象c与第二对象b存在直接关系，因此电流又流经存储第三对象c与第二对象b的逻辑关系值的存储单元，最后从被选通的第二引出线Cn输出，最终得到的电阻值为第一对象a与第三对象c的逻辑关系值对应的电阻值r1和第三对象c与第二对象b的逻辑关系值对应的电阻值r2的和。即使第一对象a与第二对象c不存在直接关系，也可通过间接关系推理获知两者的逻辑关系，其中r1+r2必大于单一阻值r1和r2，即第一对象a成立则第二对象b成立的概率低于第一对象a成立则第三对象c成立的概率以及第三对象c成立则第二对象b成立的概率，且第一对象a成立则第三对象c成立的概率p1及第三对象c成立则第二对象b成立的概率p2越小，r1+r2越大，第一对象a成立则第二对象b成立的概率越小，符合逻辑思维。
更具体地，若第一对象a与第二对象b既存在直接关系也存在间接关系，则电流流经的总的电阻为上述两种情况获取电阻的并联，即(r1+r2)//r，则最终读出的电阻值必小于上述两种情况中任意一种，第一对象a成立则第二对象b成立的概率则增加，实现了第一对象a与第二对象b的逻辑关系的增强。
步骤S25：将读出的电阻值转化为相应的逻辑关系值后输出。
优选地，读出的电阻值被输出到所述控制电路3，所述控制电路3根据读出的电阻值输出相应的逻辑关系值，再藉由所述接口电路2将所述逻辑关系值输出。电阻值与逻辑关系值的关系可以是线性的，也可以是非线性的，可根据实际使用场合的不同做具体的设定。
至此，第一对象a和第二对象b对应的逻辑关系被读出。
本发明的存储阵列、存储对象逻辑关系的存储芯片及方法采用一种基于电可操作的阻变型存储阵列，该存储阵列具有相同数量且相互垂直的两组引出线，相互垂直且不同编号的两根引出线之间连接一个存储单元，每个存储单元由一个电可操作的变阻型二端器件和一个选通二极管构成，相互垂直且相同编号的两根引出线之间仅用一个可控开关器件连接。写入时，将所有的开关器件断开，使相同编号的引出线之间高阻，并对指定编号的两根引出线之间的单元施加电脉冲改变单元阻值；读出时，可将所有的开关器件连通，使相同编号的引出线之间低阻，在指定编号的两根引出线之间施加电信号读出电阻值。由于读出时，电流可通过开关器件在相同编号的引出线间传递，因此，若认为编号代表对象，而阻值表达两个对象间的关系的话，该芯片在读出时可以同时综合间接关系因素的贡献，可用于仿脑智能应用场景。
综上所述，本发明提供一种存储阵列、存储对象逻辑关系的存储芯片及方法。所述存储阵列包括：具有相同数量且分别位于行方向和列方向的第一引出线和第二引出线，第一引出线及第二引出线分别编号，不同编号的第一引出线和第二引出线之间分别连接一存储单元，相同编号的第一引出线和第二引出线之间分别连接一可控开关。所述储对象逻辑关系的存储芯片包括：接口模块；产生控制信号的控制模块；根据控制信号产生写电流、擦电流或读电流的驱动模块；选通相应的第一引出线的第一译码器；选通相应的第二引出线的第二译码器；以及用于存储逻辑关系值的存储阵列。所述存储对象逻辑关系的存储方法包括：写入操作和读出操作。本发明的存储阵列、存储对象逻辑关系的存储芯片及方法通过全新的存储阵列，实现对象间的逻辑关系的存储；同时在读出时，通过可控开关在相同编号的引出线间传递，将结果转换为条件，以此综合间接关系因素，可用于仿脑智能应用场景，提高存储阵列中的信息量。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种存储阵列，其特征在于，所述存储阵列至少包括：
具有相同数量且分别位于行方向和列方向的第一引出线和第二引出线，第一引出线及第二引出线分别编号，不同编号的第一引出线和第二引出线之间分别连接一存储单元，相同编号的第一引出线和第二引出线之间分别连接一可控开关；其中，
所述存储单元包括串联的变阻型二端器件和选通二极管，所述选通二极管由第一引出线向第二引出线正向导通、由第二引出线向第一引出线反向截止；
所述可控开关在双向截止和由第二引出线向第一引出线单向导通的两种状态间切换。
2.根据权利要求1所述的存储阵列，其特征在于：所述变阻型二端器件在电脉冲信号作用下至少能在2种阻值状态间转变。
3.根据权利要求1所述的存储阵列，其特征在于：所述变阻型二端器件在电脉冲信号作用下，根据激励电信号的强度、波形不同，阻值可以在最高阻值和最低阻值之间变化，其中，所述最高阻值至少比所述最低阻值高一个数量级。
4.一种存储对象逻辑关系的存储芯片，其特征在于，所述存储对象逻辑关系的存储芯片至少包括：
接口模块、控制模块、驱动模块、第一译码器、第二译码器、以及如权利要求1～3任意一项所述的存储阵列；
所述接口模块用于数据的输入和输出；
所述控制模块与所述接口模块、所述驱动模块及所述第一译码器相连，获取输入的指令并产生相应的控制信号；
所述驱动模块与所述控制模块及所述第二译码器相连，根据所述控制模块输出的控制信号产生写电流、擦电流或读电流；
所述第一译码器与所述控制模块及所述存储阵列的第一引出线相连，受所述控制模块的控制选通相应的第一引出线；
所述第二译码器与所述驱动模块及所述存储阵列的第二引出线相连，受所述控制模块的控制选通相应第二引出线；
所述存储阵列分别连接所述控制模块、所述第一译码器以及所述第二译码器，受所述控制模块的控制关断所有可控开关，并向选通的第一引出线和第二引出线之间的存储单元写入逻辑关系值；或受所述控制模块的控制开启所有可控开关，并从选通的第一引出线和第二引出线之间读出逻辑关系值。
5.根据权利要求4所述的存储对象逻辑关系的存储芯片，其特征在于：选通的第一引出线代表作为条件的第一对象，选通的第二引出线代表作为结果的第二对象，所述逻辑关系值为第一对象成立时直接导致第二对象成立的概率值，相同编号的第一引出线和第二引出线对应同一对象。
6.一种存储对象逻辑关系的存储方法，其特征在于，所述存储对象逻辑关系的存储方法采用如权利要求1～3任意一项所述的存储阵列，至少包括以下步骤：
写入操作：
输入需要写入的信息，包括第一对象，第二对象，以及第一对象和第二对象的逻辑关系值；
将存储阵列中的可控开关全部关断；
选通第一对象对应的第一引出线，选通第二对象对应的第二引出线；
产生与第一对象和第二对象的逻辑关系值相对应的写电流，并将所述写电流施加到被选通的第一引出线和第二引出线之间的存储单元上；
读出操作：
输入需要读出关系的对象组，所述对象组包括第一对象和第二对象；
将存储阵列中的可控开关全部连通；
选通第一对象对应的第一引出线，选通第二对象对应的第二引出线；
产生读电压或电流，并将所述读电压或电流施加到被选通的第一引出线和第二引出线上，读取被选通的第一引出线和第二引出线之间的电阻值；
将读出的电阻值转化为相应的逻辑关系值后输出。
7.根据权利要求6所述的存储对象逻辑关系的存储方法，其特征在于：所述第一对象为条件，所述第二对象为结果，所述逻辑关系值为第一对象成立时直接导致第二对象成立的概率值。
8.根据权利要求6所述的存储对象逻辑关系的存储方法，其特征在于：在写入操作中，写入的逻辑关系值将原逻辑关系值覆盖；或在原逻辑关系值的基础上叠加，以此增强第一对象与第二对象之间的逻辑关系。
9.根据权利要求6所述的存储对象逻辑关系的存储方法，其特征在于：在读出操作中，若第一对象与第二对象存在直接关系，则直接读出第一对象与第二对象的逻辑关系值对应的电阻值；若第一对象通过第三对象与第二对象存在间接关系，则读出第一对象与第三对象的逻辑关系值对应的电阻值和第三对象与第二对象的逻辑关系值对应的电阻值的和；若第一对象与第二对象既存在直接关系又通过第三对象存在间接关系，则读出第一对象与第三对象的逻辑关系值对应的电阻值和第三对象与第二对象的逻辑关系值对应的电阻值串联后与第一对象与第二对象的逻辑关系值对应的电阻值并联所得的电阻值。
10.根据权利要求6所述的存储对象逻辑关系的存储方法，其特征在于：在写入操作中，选通第二对象对应的第二引出线的方法包括：将第二对象对应的第二引出线接地，将其他第二引出线悬空或对其他第二引出线施加高电平以使未选中的存储单元中的选通二极管反向截止。
11.根据权利要求6所述的存储对象逻辑关系的存储方法，其特征在于：在读出操作中，选通第二对象对应的第二引出线的方法包括：将第二对象对应的第二引出线接地，将其他第二引出线悬空。
CN201510960374.2A 2015-12-18 2015-12-18 存储阵列、存储对象逻辑关系的存储芯片及方法 Active CN105632551B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510960374.2A CN105632551B (zh) 2015-12-18 2015-12-18 存储阵列、存储对象逻辑关系的存储芯片及方法
PCT/CN2015/098732 WO2017101143A1 (zh) 2015-12-18 2015-12-24 存储阵列、存储对象逻辑关系的存储芯片及方法
US15/739,883 US10482955B2 (en) 2015-12-18 2015-12-24 Storage array, and storage chip and method for storing logical relationship of objects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510960374.2A CN105632551B (zh) 2015-12-18 2015-12-18 存储阵列、存储对象逻辑关系的存储芯片及方法

Publications (2)

Publication Number Publication Date
CN105632551A true CN105632551A (zh) 2016-06-01
CN105632551B CN105632551B (zh) 2018-09-25

Family

ID=56047384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510960374.2A Active CN105632551B (zh) 2015-12-18 2015-12-18 存储阵列、存储对象逻辑关系的存储芯片及方法

Country Status (3)

Country Link
US (1) US10482955B2 (zh)
CN (1) CN105632551B (zh)
WO (1) WO2017101143A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017187537A1 (ja) * 2016-04-26 2017-11-02 三菱電機株式会社 依存関係抽出装置および依存関係抽出プログラム
CN113380296A (zh) * 2021-05-07 2021-09-10 中国科学院上海微系统与信息技术研究所 一种相变存储单元布尔逻辑的图像处理装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885432A (zh) * 2005-06-22 2006-12-27 三星电子株式会社 相变随机存取存储器器件
CN101840730A (zh) * 2009-03-13 2010-09-22 夏普株式会社 非易失性可变电阻元件的成型处理的控制电路及控制方法
CN101847647A (zh) * 2009-02-27 2010-09-29 夏普株式会社 非易失性半导体存储装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6778420B2 (en) * 2002-09-25 2004-08-17 Ovonyx, Inc. Method of operating programmable resistant element
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置
JP4490323B2 (ja) 2005-04-20 2010-06-23 日本電信電話株式会社 メモリ装置
JP4252624B2 (ja) 2007-06-01 2009-04-08 パナソニック株式会社 抵抗変化型記憶装置
JP5222619B2 (ja) 2008-05-02 2013-06-26 株式会社日立製作所 半導体装置
CN101783182B (zh) 2009-01-21 2012-10-03 中国科学院微电子研究所 阻变存储器的检测电路及检测设备
JP5284225B2 (ja) * 2009-09-01 2013-09-11 株式会社東芝 不揮発性半導体記憶装置とその読み出し方法
JP5267629B2 (ja) 2011-09-05 2013-08-21 凸版印刷株式会社 不揮発性メモリ
CN102750980B (zh) 2012-07-20 2015-02-11 中国科学院上海微系统与信息技术研究所 一种具有配置电路的相变存储器芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885432A (zh) * 2005-06-22 2006-12-27 三星电子株式会社 相变随机存取存储器器件
CN101847647A (zh) * 2009-02-27 2010-09-29 夏普株式会社 非易失性半导体存储装置及其制造方法
CN101840730A (zh) * 2009-03-13 2010-09-22 夏普株式会社 非易失性可变电阻元件的成型处理的控制电路及控制方法

Also Published As

Publication number Publication date
US20180322919A1 (en) 2018-11-08
CN105632551B (zh) 2018-09-25
WO2017101143A1 (zh) 2017-06-22
US10482955B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
CN104571949B (zh) 基于忆阻器实现计算与存储融合的处理器及其操作方法
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
CN103917992B (zh) 用于按概率性方式使用存储器来存储神经网络的突触权重的方法和装置
CN105789139B (zh) 一种神经网络芯片的制备方法
CN106374912B (zh) 一种逻辑运算电路与操作方法
CN107368888B (zh) 类脑计算系统及其突触
Nandakumar et al. Building brain-inspired computing systems: Examining the role of nanoscale devices
CN109146070A (zh) 一种支撑基于rram的神经网路训练的外围电路及系统
Yakopcic et al. Energy efficient perceptron pattern recognition using segmented memristor crossbar arrays
CN104898990A (zh) 运算存储阵列及其操作方法
Lehtonen et al. A cellular computing architecture for parallel memristive stateful logic
CN106448729B (zh) 一种基于相变存储器实现双向数字运算的电路及方法
CN109388853A (zh) 一种单双极混合高效忆阻逻辑电路及其控制方法
CN110362291A (zh) 一种利用忆阻器进行非易失性复杂运算的方法
CN105164921A (zh) Fpga互连中的细粒度功率门控
CN107077887A (zh) 生成分组忆阻器的代表性逻辑指示符
CN105632551A (zh) 存储阵列、存储对象逻辑关系的存储芯片及方法
Zhu et al. CMOS-compatible neuromorphic devices for neuromorphic perception and computing: a review
WO2021135180A1 (zh) 一种存储器阵列结构
Woods et al. Memristor panic—A survey of different device models in crossbar architectures
CN108073982B (zh) 类脑计算系统
Zhou et al. The characteristics of binary spike-time-dependent plasticity in HfO 2-based RRAM and applications for pattern recognition
CN108154225B (zh) 一种使用模拟计算的神经网络芯片
Cai et al. Unconventional computing based on magnetic tunnel junction
CN108154227B (zh) 一种使用模拟计算的神经网络芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant