CN105517344B - 嵌入式电路板以及制造该嵌入式电路板的方法 - Google Patents

嵌入式电路板以及制造该嵌入式电路板的方法 Download PDF

Info

Publication number
CN105517344B
CN105517344B CN201510591386.2A CN201510591386A CN105517344B CN 105517344 B CN105517344 B CN 105517344B CN 201510591386 A CN201510591386 A CN 201510591386A CN 105517344 B CN105517344 B CN 105517344B
Authority
CN
China
Prior art keywords
circuit pattern
insulating layer
embedded
hole
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510591386.2A
Other languages
English (en)
Other versions
CN105517344A (zh
Inventor
崔在薰
朴正铉
白龙浩
金海星
曹正铉
徐一钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN105517344A publication Critical patent/CN105517344A/zh
Application granted granted Critical
Publication of CN105517344B publication Critical patent/CN105517344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种嵌入式电路板以及制造该嵌入式电路板的方法。所述嵌入式板包括绝缘层和嵌入在绝缘层中的电子器件。第一电路图案嵌入以接触绝缘层的底表面，第二电路图案从绝缘层的底表面突出。通孔结合到所述器件和第二电路图案。

Description

嵌入式电路板以及制造该嵌入式电路板的方法
本申请要求于2014年10月13日提交的第10-2014-0137636号韩国专利申请的优先权的权益，该韩国专利申请在此通过引用全部包含于本申请中。
技术领域
本公开涉及一种嵌入式电路板以及一种制造该嵌入式电路板的方法。
背景技术
对于具有质量轻、纤薄、短且小的电子装置的多功能电子装置(包括蜂窝电话)的追求从未间断过。此外，需要将电子组件(诸如集成电路(I/C)、半导体芯片或者有源器件和无源器件)插入到电路板中的技术。近来，已开发以各种方式将组件嵌入到电路板中的技术。
嵌入有通用组件的电路板在所述板的绝缘层中具有腔，并将电子组件(诸如IC和半导体芯片)插入到腔中。此后，将粘合树脂(诸如半固化片)涂覆在其中插入有电子组件的腔和绝缘层的内部上。接着，电子组件通过涂覆粘合树脂而固定，并且绝缘层形成。
发明内容
本发明构思的一方面提供一种能够纤薄化的嵌入式电路板以及一种制造嵌入式电路板的方法。
本发明构思的另一方面提供一种信号传输可靠性得到提高的嵌入式板以及一种制造嵌入式板的方法。
根据本发明构思的实施例，一种嵌入式电路板可以包括：绝缘层；电子器件，嵌入在绝缘层中；第一电路图案，嵌入在绝缘层中，以接触绝缘层的底表面；第二电路图案，从绝缘层的底表面突出；通孔，结合到所述器件和第二电路图案。
第一电路图案和第二电路图案可以彼此结合。
第二电路图案的一部分可以位于第一电路图案的底表面上。
根据本发明构思的另一实施例，一种制造嵌入式电路板的方法可以包括：在载体板上形成第一电路图案；在载体板的顶部上形成其中形成有腔的第一绝缘层；将电子器件置于所述腔中；在第一绝缘层的顶部上形成第二绝缘层并使电子器件嵌入；去除载体板；形成第二电路图案，第二电路图案从形成在腔中的第二绝缘层的底表面突出，将通孔结合到所述电子器件和第二电路图案。
形成第二电路图案和通孔的步骤可以包括将第二电路图案结合到第一电路图案。
第二电路图案的一部分可以形成在第一电路图案的底表面上。
附图说明
通过下面结合附图进行的详细描述，本公开的上述和其它方面、特征和其它优点将被更清楚地理解，在附图中：
图1是示出根据本发明构思的示例性实施例的嵌入式板的示例性视图；
图2是根据本发明构思的示例性实施例的制造嵌入式板的方法的流程图；
图3到图17是根据本发明构思的示例性实施例的用于描述制造嵌入式板的方法的示例性视图；
图18和图19是根据本发明构思的另一示例性实施例的用于描述制造嵌入式板的方法的示例性视图。
具体实施方式
通过下面结合附图对示例性实施例的详细描述，本发明构思的目的、特征和优点将被更加清楚地理解。在所有附图中，相同的附图标记用于指示相同或相似的组件，并且省略其冗余描述。此外，在下面的描述中，术语“第一”、“第二”、“一侧”、“另一侧”等用于将某个组件与其它组件区别开来，但是这些组件的配置不应该被理解为受这些术语的限制。此外，在本公开的描述中，当确定对现有技术的详细描述会模糊本公开的要点时，将省略其描述。
在下文中，将参照附图对本发明构思的示例性实施例进行详细描述。
图1是示出根据本发明构思的示例性实施例的嵌入式电路板的示例性视图。
参照图1，根据本发明构思的示例性实施例的嵌入式电路板100包括绝缘层120、电子器件150、第一电路图案110、第二电路图案170、结合层140、通孔160、内部电路图案135、第一内部通孔131、第二内部通孔132、第三电路图案180和保护层190。
根据本发明构思的示例性实施例，绝缘层120包括第一绝缘层121和第二绝缘层122。根据本公开的示例性实施例，第二绝缘层122形成在第一绝缘层121的顶部上。第一绝缘层121包括呈贯穿结构的腔125。第二绝缘层122填充腔125。
根据本发明构思的示例性实施例，第一绝缘层121和第二绝缘层122由通常用作层间绝缘材料的复合聚合物树脂形成。例如，第一绝缘层121和第二绝缘层122可以由诸如半固化片、ajinomoto build up film(ABF)、阻燃剂4(FR4)、bismaleimide triazine(BT)等的环氧类树脂形成。然而，本发明构思的示例性实施例中的形成第一绝缘层121和第二绝缘层122的材料不限于上述材料。根据本发明构思的实施例的第一绝缘层121和第二绝缘层122可以通过选择电路板领域中已知的绝缘材料来形成。第一绝缘层121和第二绝缘层122可以由相同的绝缘材料形成，但可以由不同的绝缘材料形成。
根据本发明构思的示例性实施例，电子器件150设置在第一绝缘层121的腔125中。即，电子器件150嵌入在填充第一绝缘层121的腔125的第二绝缘层122中。例如，电子器件150是多层陶瓷电容器MLCC。然而，电子器件150的类型不限于MLCC。可以安装在电路板上或嵌入在电路板中的在电路板领域中使用的任何类型的电子器件150都可以使用。
根据本发明构思的示例性实施例，第一电路图案110嵌入在第一绝缘层121中。埋在第一绝缘层121中的第一电路图案110的底表面暴露于第一绝缘层121的底表面。根据本发明构思的示例性实施例，第一电路图案110由铜形成。然而，第一电路图案110的材料不限于铜。在电路板领域中使用的任何导电材料都可以用作用于第一电路图案110的材料。
根据本发明构思的示例性实施例，第一电路图案110具有下述结构：第一电路图案110被埋在第一绝缘层121中，并且实现精细图案。
根据本发明构思的示例性实施例，第二电路图案170形成在第一绝缘层121和第二绝缘层122的底部。即，第二电路图案170形成在电子器件150的底部，并且形成在电子器件150埋入其中的第二绝缘层122的底表面。第二电路图案170从第二绝缘层122的底表面突出到外部。根据本公开，第二电路图案170结合到埋在第一绝缘层121中的第一电路图案110。例如，第二电路图案170的一部分位于第一电路图案110的底表面，并且结合到第一电路图案110。因此，第一电路图案110和第二电路图案170彼此电连接。根据本公开，第二电路图案170由铜形成。然而，第二电路图案170的材料不限于铜。在电路板领域中使用的任何导电材料都可以用作第二电路图案170的材料。
根据本发明构思的示例性实施例，结合层140形成在电子器件150和第二电路图案170之间。结合层140将电子器件150固定到腔125。根据本公开的结合层140可以由在电路板领域中使用的任何粘合剂形成。根据本公开的结合层140由诸如环氧树脂的不导电材料形成。根据本发明构思的示例性实施例，形成在电子器件150和第二电路图案170之间的结合层140可以根据本领域普通技术人员的选择而省略。
根据本发明构思的示例性实施例，通孔160贯穿结合层140。然而，当省略结合层140时，通孔160贯穿形成在电子器件150的底部的第二绝缘层122。根据本公开，通孔160结合到电子器件150的电极151和第二电路图案170。因此，电子器件150和第二电路图案170通过通孔160彼此电连接。根据本公开，通孔160由铜形成。然而，通孔160的材料不限于铜。在电路板领域中使用的任何导电材料都可以用作通孔160的材料。
根据本发明构思的示例性实施例，第一电路图案110和第二电路图案170彼此直接电连接。因此，第一电路图案110与第二电路图案170之间的信号传输的可靠性提高。因此，电子器件150与第一电路图案110之间的信号传输的可靠性提高。
根据本发明构思的示例性实施例，内部电路图案135形成在第一绝缘层121的顶部上。在图1中，内部电路图案135形成为一层。然而，内部电路图案135不是必须形成为一层。根据本领域普通技术人员的选择，内部电路图案135可以形成为多层。就这点而言，如果内部电路图案135形成为多层，则还可以在多层的内部电路图案135之间形成内部绝缘层(未示出)。通孔(未示出)还可以形成在内部绝缘层(未示出)中并且可以电连接到形成在不同层上的内部电路图案135。
根据本发明构思的示例性实施例，第一内部通孔131贯穿第一绝缘层121。第一内部通孔131结合到内部电路图案135和第一电路图案110。因此，内部电路图案135和第一电路图案110通过第一内部通孔131彼此电连接。
根据本发明构思的示例性实施例，第三电路图案180形成在第二绝缘层122的顶部上。第三电路图案180从第二绝缘层122的顶表面突出。
根据本发明构思的示例性实施例，第二内部通孔132形成为贯穿第二绝缘层122。第二内部通孔132结合到第三电路图案180和内部电路图案135。因此，第三电路图案180和内部电路图案135通过第二内部通孔132彼此电连接。第二内部通孔132可结合到第三电路图案180和电子器件150的电极。因此，第三电路图案180和电子器件150通过第二内部通孔132彼此电连接。
根据本发明构思的示例性实施例，内部电路图案135、第一内部通孔131、第二内部通孔132和第三电路图案180由铜形成。然而，内部电路图案135、第一内部通孔131、第二内部通孔132和第三电路图案180的材料不限于铜。在电路板领域中使用的任何导电材料都可以用作内部电路图案135、第一内部通孔131、第二内部通孔132和第三电路图案180的材料。
根据本发明构思的示例性实施例，保护层190包括第一保护层191和第二保护层192。第一保护层191形成在第一绝缘层121的底部上，并且保护第一电路图案110和第二电路图案170。第二保护层192形成在第二绝缘层122的顶部上，并且形成为保护第三电路图案180。
当将电连接件焊接到外部组件时，根据本公开的第一保护层191和第二保护层192防止焊料涂覆在第一电路图案110、第二电路图案170和第三电路图案180上。第一保护层191和第二保护层192防止第一电路图案110、第二电路图案170和第三电路图案180被氧化和侵蚀。
根据本发明构思的示例性实施例，第一保护层191允许电连接到外部组件的部分暴露至外部。例如，当第一电路图案110的一部分电连接到外部组件时，第一保护层191使对应的第一电路图案110暴露至外部。
根据本发明构思，当第三电路图案180的一部分电连接到外部组件时，第二保护层192允许对应的第三电路图案180暴露至外部。
这里，第一保护层191和第二保护层192由耐热护层(sheath)材料形成。例如，第一保护层191和第二保护层192可以由阻焊剂形成。
图2是根据本发明构思的示例性实施例的制造嵌入式板的方法的流程图。图3到图17是根据本发明构思的示例性实施例的用于描述制造嵌入式板的方法的示例性视图。
参照图3到图17来描述图2的流程图。
在载体板310上形成第一电路图案110(S110)。
当形成用于封装板的绝缘层和电路层时，载体板310是用于支撑绝缘层和电路层的元件。根据本公开，载体板310包括堆叠在载体芯311上的载体金属层312。
例如，载体芯311由绝缘材料形成。然而，载体芯311的材料不限于绝缘材料，载体芯311可由金属材料形成，或者可具有一层或者更多层绝缘层和金属层堆叠的结构。此外，载体金属层312由铜(Cu)形成。然而，载体金属层312的材料不限于铜(Cu)。在电路板领域中使用的导电材料可以不受限制地应用。
这里，作为示例，描述载体板310的顶部。就这点而言，虽然省略了描述，但是嵌入式板可以通过相同的工艺通过利用载体板310的底部来制造。
参照图4，在载体板310的顶部形成第一电路图案110。
根据本发明构思的示例性实施例，在载体金属层312的顶部上形成第一电路图案110。通过使用在电路板领域中使用的电路图案形成方法(诸如掩蔽工艺、半加成工艺(SAP)、改良半加成工艺(MSAP)等)来形成第一电路图案110。第一电路图案110由导电材料形成。例如，第一电路图案110由铜形成。然而，第一电路图案110的材料不限于铜。在电路板领域中使用的导电材料可以不受限制地应用。
根据本发明构思的示例性实施例，第一电路图案110形成在不形成腔(未示出)的区域内。然而，形成第一电路图案110的区域不限于此。即，第一电路图案110可以根据本领域普通技术人员的选择形成在稍后形成腔(未示出)的区域中。
此后，形成其中形成有腔125的第一绝缘层121(S120)。
参照图5，在载体板310上形成第一绝缘层121。例如，第一绝缘层121可以在以膜的形式层压在载体金属层312的顶部上之后利用加压和加热来形成。可选地，第一绝缘层121可以通过以液体的形式涂覆在载体金属层312和第一电路图案110的顶部上来形成。上述形成的第一绝缘层121包埋第一电路图案110。
根据本发明构思的示例性实施例，第一绝缘层121不仅可以通过使用上述方法形成，还可以通过使用电路板领域中的形成绝缘层的任何方法形成。
根据本公开示例性实施例的第一绝缘层121由通常用作层间绝缘材料的复合聚合物树脂形成。例如，第一绝缘层121可以由诸如半固化片、ajinomoto build up film(ABF)、阻燃剂4(FR4)、bismaleimide triazine(BT)等的环氧类树脂形成。然而，本公开中的形成第一绝缘层121的材料不限于上述材料。第一绝缘层121可以通过选择电路板领域中已知的绝缘材料形成。
根据本公开，在第一绝缘层121的顶部上形成内部电路图案135。这里，内部电路图案135可以通过使用在电路板领域中使用的任何电路图案形成方法来形成。内部电路图案135由导电材料形成。例如，内部电路图案135由铜形成。
第一内部通孔131可形成在第一绝缘层121内部并贯穿第一绝缘层121，以将第一电路图案110与内部电路图案135电连接。
根据本发明构思的示例性实施例，第一内部通孔131通过使用在电路板领域中使用的通孔形成方法来形成。例如，在形成贯穿第一绝缘层121的第一内部贯通孔(未示出)并通过利用导电材料填充该第一内部贯通孔(未示出)之后，形成第一内部通孔131。第一内部通孔131可由通常在电路板领域中使用的诸如铜的导电材料形成。
根据本发明构思的示例性实施例，可以同时形成内部电路图案135和第一内部通孔131。可选地，在形成第一内部通孔131之后，可以在第一内部通孔131的顶部上形成内部电路图案135。
在本公开中，作为示例描述了形成一层内部电路图案135的情况。然而，内部电路图案135不必仅形成为一层。即，内部电路图案135可以根据本领域普通技术人员的选择形成为多层。就这点而言，如果内部电路图案135被形成为多层，则可以在第一绝缘层121与多层的内部电路图案135之间形成一层或更多层的绝缘层(未示出)。可以形成电连接多层的内部电路图案135的通孔(未示出)。
参照图7，通过对第一绝缘层121进行激光钻孔来形成腔125。这里，腔125通过利用激光钻孔形成，但不限于此。即，腔125可以通过使用电路板领域中已知的处理绝缘材料的任何方法来形成。腔125可贯穿第一绝缘层121，载体金属层312的一部分通过上述形成的腔125暴露到外部。
接着，将电子器件150设置在腔125中(S130)。
参照图8，在被腔125暴露的载体金属层312的顶部上形成结合层140。
根据本公开，当将安装电子器件时，结合层140使得所述器件(未示出)被固定到腔125。根据本公开的结合层140可以由在电路板领域中使用的任何粘合剂形成且可以由诸如环氧树脂的不导电材料形成。
参照图9，电子器件150被安装在结合层140的顶部上并且被设置在腔125中。
根据本公开的电子器件150是电极151形成在其两个表面上的MLCC。然而，电子器件150的类型不限于MLCC。即，在电路板领域中使用的可以安装在电路板上或嵌入电路板中的任何类型的电子器件150都可以使用。电子器件150可通过结合层140固定于腔125。
此后，形成第二绝缘层122(S140)。
参照图10，在第一绝缘层121的顶部上形成第二绝缘层122。第二绝缘层122形成为填充其中设置有电子器件150的第一绝缘层121的腔125。因此，第二绝缘层122包埋设置在腔125中的电子器件150。
第二绝缘层122可在以膜的形式层压在第一绝缘层121的顶部上之后通过加压和加热形成。可选地，第二绝缘层122可以通过以液体的形式涂覆在腔125和第一绝缘层121的顶部上形成。
根据本公开的第二绝缘层122不仅可以通过使用上述方法形成，还可以通过使用电路板领域中的形成绝缘层的任何方法形成。第二绝缘层122可由通常用作层间绝缘材料的复合聚合物树脂形成。例如，第二绝缘层122可以由诸如半固化片、ABF、FR4、BT等的环氧类树脂形成。然而，本公开中的形成第二绝缘层122的材料不限于上述材料。第二绝缘层122可以通过选择电路板领域中已知的绝缘材料形成。
根据示例性实施例，在第二绝缘层122的顶部上形成金属层126。金属层126可以根据本领域普通技术人员的选择而省略。
此后，去除载体板310(S150)。
参照图11，通过将载体芯311与载体金属层312彼此分离来去除载体芯311。载体金属层312可与第一绝缘层121的底部保持接触并且形成电路图案。可选地，可以在去除载体芯311之后去除载体金属层312。
此后，形成第二电路图案170和通孔160(S160)。
参照图12，贯通孔161形成为贯穿形成在腔125中的结合层140和载体金属层312，并使电子器件150的电极151暴露到外部。如果省略了结合层140，则贯通孔161形成为贯穿在电子器件150底部的第二绝缘层122。通孔161可以通过使用电路板领域中已知的处理绝缘材料的任何方法(诸如激光钻孔处理等)来形成。
根据本公开，当形成贯通孔161时，可以在电子器件150的顶部的第二绝缘层122中也形成第二内部贯通孔137。然而，第二内部贯通孔137不必与贯通孔161同时形成，或者不必通过利用与贯通孔161的方法相同的方法形成。
第二内部贯通孔137可贯穿金属层126和第二绝缘层122。上述形成的第二内部贯通孔137允许内部电路图案135暴露到外部。第二内部贯通孔137形成为允许电子器件150的电极151暴露到外部。
参照图13，第一阻镀剂320形成在载体金属层312的底部并包括第一镀覆开口单元321。第一镀覆开口单元321允许贯通孔161暴露到外部。第一镀覆开口单元321允许其中将要形成第二电路图案的区域的载体金属层312暴露到外部。
在金属层126的顶部上形成第二阻镀剂330。根据本发明构思的示例性实施例，第二阻镀剂330包括第二镀覆开口单元331，第二镀覆开口单元331将第二内部贯通孔137暴露到外部。第二镀覆开口单元331使其中将要形成第三电路图案的区域的金属层126暴露到外部。
参照图14，形成通孔160、第二电路图案170、第二内部通孔132和第三电路图案180。
根据本发明构思的示例性实施例，利用在电路板领域中使用的导电材料对通过第一阻镀剂320和第二阻镀剂330暴露到外部的区域进行镀覆。
可通过利用导电材料对贯通孔161进行镀覆来形成通孔160。通过利用导电材料对第二内部贯通孔137进行镀覆来形成第二内部通孔132。因此，通孔160贯穿在电子器件150的底部的第二绝缘层122或结合层140，以结合到电子器件150。第二内部通孔132贯穿在电子器件150顶部的第二绝缘层122，以结合到内部电路图案135和电子器件150。
可在通过第一镀覆开口单元321暴露到外部的第一绝缘层121和第二绝缘层122的底部形成第二电路图案170。就这点而言，第二电路图案170包括通过第一镀覆开口单元321暴露到外部的载体金属层312。
可在通过第二镀覆开口单元331暴露到外部的第二绝缘层122的顶部形成第三电路图案180。就这点而言，第三电路图案180包括通过第二镀覆开口单元331暴露到外部的金属层126。
第二电路图案170可形成为结合到通孔160的底表面并且电连接到通孔160。第三电路图案180结合到第二内部通孔132的顶表面并且电连接到第二内部通孔132。
即，根据本发明构思的示例性实施例，通孔160将电子器件150与第二电路图案170电连接。第二内部通孔132将内部电路图案135和电子器件150与第三电路图案180电连接。
此外，第二电路图案170可从第一绝缘层121和第二绝缘层122的底表面突出。即，第二电路图案170形成在电子器件150的底部，并且形成在包埋电子器件150的第二绝缘层122的底表面。具有突起结构的第二电路图案170结合到埋在第一绝缘层12中的第一电路图案110。例如，第二电路图案170的一部分位于第一电路图案110的底表面并且结合到第一电路图案110。因此，第一电路图案110和第二电路图案170彼此电连接。电子器件150和第一电路图案110通过上述形成的通孔160和第二电路图案170彼此电连接。因此，第一电路图案110与第二电路图案170之间的信号传输的可靠性由于它们之间的直接连接而提高。综上，电子器件150与第一电路图案110之间的信号传输的可靠性也提高。
根据本发明构思的示例性实施例，在第二绝缘层122的顶部上形成第三电路图案180。因此，第三电路图案180从第二绝缘层122的顶表面突出。
在本公开中，作为示例，第二内部通孔132和第三电路图案180与通孔160和第二电路图案170形成，但不必限制于此。即，第二内部通孔132和第三电路图案180可以与通孔160和第二电路图案170分开形成，或者利用不同的方法形成。
参照图15，去除第一阻镀剂(图14中的320)和第二阻镀剂(图14中的330)，在图16中，去除暴露到外部的载体金属层(图15中的312)以及金属层(图15中的125)。
为了便于描述，图16及后面的附图示出了载体金属层(图15中的312)，包括在第二电路图案170中而没有将其分离开来。也示出了包括在第三电路图案180中的金属层(图15中的125)，而没有分离出来。然而，如参照图14所描述的，第二电路图案170包括载体金属层(图15中的312)，第三电路图案180包括金属层(图15中的125)。
此后，形成保护层(S170)。
参照图17，形成第一保护层191和第二保护层192。
可在第一绝缘层121的底部上形成第一保护层191以保护第一电路图案110和第二电路图案170。在第二绝缘层122的顶部上可形成第二保护层192，以保护第三电路图案180。
当将电连接件焊接到外部组件时，根据本公开的第一保护层191和第二保护层192防止焊料涂覆在第一电路图案110、第二电路图案170和第三电路图案180上。第一保护层191和第二保护层192防止第一电路图案110、第二电路图案170和第三电路图案180被氧化和侵蚀。
第一保护层191可允许电连接外部组件的区域暴露至外部。例如，当第一电路图案110的一部分电连接到外部组件时，第一保护层191使对应的第一电路图案110暴露至外部。
当第三电路图案180的一部分电连接到外部组件时，第二保护层192使对应的第三电路图案180暴露至外部。
根据本发明构思的示例性实施例，第一保护层191和第二保护层192由耐热护层材料形成。例如，第一保护层191和第二保护层192可以由阻焊剂形成。
根据本发明构思的示例性实施例的图1的嵌入式板100通过上面描述的图2到图17来形成。
载体板310用于形成作为掩埋结构的第一电路图案110，由此实现精细图案。载体板310可实现嵌入式板100，由此可以省略用于对电子器件150进行嵌入的单独的芯层，由此实现纤薄的嵌入式板。
图18和图19是根据本发明构思的另一示例性实施例的用于示出制造嵌入式板的方法的示例性视图。
参照图19，第一绝缘层121的顶表面设置成与电子器件150的底表面位于同一水平。然而，第一绝缘层121的厚度不限于此。第一绝缘层121的厚度可以根据本领域普通技术人员的选择进行改变。
例如，如图18中所示，第一绝缘层121可以以下述方式具有小的厚度：第一绝缘层121的顶表面可以与电子器件150的底部处于同一水平。
此后，通过执行图10到图17的工艺来形成图19中的嵌入式板200。
根据另一示例性实施例的上述形成的嵌入式板200的厚度可以比根据本公开示例性实施例的嵌入式板(图1和图17中的100)的厚度小。
虽然出于说明性的目的已经公开了本发明构思的实施例，但是将认识到的是，本公开不限于此，并且本领域技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。
因此，任何和所有的修改、变化或等同布置应该被理解为在本公开的范围内，并且本公开的详细范围将由权利要求书公开。

Claims (24)

1.一种嵌入式电路板，所述嵌入式电路板包括：
第一绝缘层，包括腔；
电子器件，设置在所述腔中；
第二绝缘层，设置在第一绝缘层的顶部上，填充所述腔，使电子器件嵌入在第二绝缘层中；
第一电路图案，嵌入在第一绝缘层中，以接触第一绝缘层的底表面；
第二电路图案，从填充在所述腔中的第二绝缘层的底表面突出；以及
通孔，结合到电子器件和第二电路图案，
其中，第二电路图案的一部分与第一电路图案的底表面接触，电子器件和第一电路图案通过通孔和第二电路图案彼此电连接。
2.如权利要求1所述的嵌入式电路板，所述嵌入式电路板还包括第三电路图案，第三电路图案形成在第二绝缘层的顶表面上。
3.如权利要求1所述的嵌入式电路板，所述嵌入式电路板还包括内部电路图案，所述内部电路图案形成在第一绝缘层的顶部。
4.如权利要求1所述的嵌入式电路板，所述嵌入式电路板还包括结合层，所述结合层设置在电子器件和第二电路图案之间。
5.如权利要求4所述的嵌入式电路板，其中，通孔贯穿结合层。
6.如权利要求2所述的嵌入式电路板，所述嵌入式电路板还包括保护层，所述保护层分别设置在第一绝缘层的底部和第二绝缘层的顶部上并且保护第一电路图案、第二电路图案和第三电路图案中的至少一个。
7.如权利要求6所述的嵌入式电路板，其中，保护层允许第一电路图案和第三电路图案的一部分暴露到外部。
8.如权利要求1所述的嵌入式电路板，其中，电子器件包括位于电子器件的两个表面上的电极，通孔结合到所述电极。
9.如权利要求6所述的嵌入式电路板，其中，通孔贯穿设置在电子器件的底部之下的第二绝缘层。
10.如权利要求3所述的嵌入式电路板，其中，所述嵌入式电路板还包括内部通孔，所述内部通孔贯穿第一绝缘层并结合在内部电路图案和第一电路图案之间。
11.一种制造嵌入式电路板的方法，所述方法包括：
在载体板上形成第一电路图案；
在载体板的顶部上形成其中形成有腔的第一绝缘层，第一绝缘层覆盖第一电路图案；
将电子器件放置在腔中；
在第一绝缘层的顶部上形成第二绝缘层，第二绝缘层填充所述腔并使电子器件嵌入在第二绝缘层中；
去除载体板；以及
形成第二电路图案和通孔，第二电路图案从形成在所述腔中的第二绝缘层的底表面突出，通孔结合电子器件和第二电路图案。
12.如权利要求11所述的方法，其中，形成第一绝缘层的步骤包括在第一绝缘层的顶部上形成内部电路图案。
13.如权利要求11所述的方法，其中，形成第二电路图案的步骤包括将第二电路图案结合到第一电路图案。
14.如权利要求13所述的方法，其中，第二电路图案的一部分与第一电路图案的底表面接触。
15.如权利要求11所述的方法，其中，形成第二电路图案的步骤包括在第二绝缘层的顶表面上形成第三电路图案。
16.如权利要求11所述的方法，所述方法还包括：在放置电子器件之前，在通过腔暴露的载体板的顶部上形成结合层。
17.如权利要求16所述的方法，其中，形成第二电路图案的步骤包括形成贯穿结合层的通孔。
18.如权利要求15所述的方法，所述方法还包括：在形成第二电路图案和通孔之后，在第一绝缘层的底部和第二绝缘层的顶部形成保护层，保护层保护第一电路图案、第二电路图案和第三电路图案中的至少一个。
19.如权利要求16所述的方法，其中，形成第二电路图案的步骤包括形成贯穿结合层的贯通孔并在第二绝缘层中形成内部贯通孔，以贯穿形成在第二绝缘层的顶部上的金属层。
20.如权利要求19所述的方法，其中，形成第二电路图案的步骤还包括在载体板的载体金属层的底部上形成第一阻镀剂并在金属层的顶部上形成第二阻镀剂。
21.如权利要求20所述的方法，其中，第一阻镀剂包括允许贯通孔暴露到外部的第一镀覆开口单元，第二阻镀剂包括允许内部贯通孔暴露到外部的第二镀覆开口单元。
22.如权利要求21所述的方法，其中，通孔通过镀覆贯穿结合层的贯通孔形成，内部通孔通过镀覆内部贯通孔形成。
23.如权利要求21所述的方法，其中，形成第二电路图案的步骤还包括去除第一阻镀剂、第二阻镀剂和金属层。
24.如权利要求11所述的方法，其中，载体板包括：
载体金属层，第一电路图案和第一绝缘层形成在该载体金属层上，其中，所述第一绝缘层以液体或膜的形式形成；
载体芯，载体金属层堆叠在该载体芯上。
CN201510591386.2A 2014-10-13 2015-09-16 嵌入式电路板以及制造该嵌入式电路板的方法 Active CN105517344B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0137636 2014-10-13
KR1020140137636A KR102194718B1 (ko) 2014-10-13 2014-10-13 임베디드 기판 및 임베디드 기판의 제조 방법

Publications (2)

Publication Number Publication Date
CN105517344A CN105517344A (zh) 2016-04-20
CN105517344B true CN105517344B (zh) 2019-10-15

Family

ID=55656453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510591386.2A Active CN105517344B (zh) 2014-10-13 2015-09-16 嵌入式电路板以及制造该嵌入式电路板的方法

Country Status (3)

Country Link
US (1) US10129982B2 (zh)
KR (1) KR102194718B1 (zh)
CN (1) CN105517344B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
CN106364551A (zh) * 2016-10-21 2017-02-01 杭州飞越汽车零部件有限公司 采用嵌入式多层电路板eps控制器的动力总成
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN112840451B (zh) * 2019-09-24 2022-10-18 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103125151A (zh) * 2010-10-01 2013-05-29 名幸电子有限公司 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN103155728A (zh) * 2010-10-01 2013-06-12 名幸电子有限公司 元器件内置基板及元器件内置基板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR101134519B1 (ko) 2010-02-12 2012-04-19 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
US9596765B2 (en) * 2012-09-11 2017-03-14 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
JPWO2014118916A1 (ja) 2013-01-30 2017-01-26 株式会社メイコー 部品内蔵基板の製造方法
WO2014125567A1 (ja) * 2013-02-12 2014-08-21 株式会社メイコー 部品内蔵基板及びその製造方法
JPWO2014162478A1 (ja) * 2013-04-01 2017-02-16 株式会社メイコー 部品内蔵基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103125151A (zh) * 2010-10-01 2013-05-29 名幸电子有限公司 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN103155728A (zh) * 2010-10-01 2013-06-12 名幸电子有限公司 元器件内置基板及元器件内置基板的制造方法

Also Published As

Publication number Publication date
KR20160043357A (ko) 2016-04-21
US10129982B2 (en) 2018-11-13
KR102194718B1 (ko) 2020-12-23
US20160105967A1 (en) 2016-04-14
CN105517344A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN105517344B (zh) 嵌入式电路板以及制造该嵌入式电路板的方法
CN105027691B (zh) 印刷电路板及其制造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
CN105307382A (zh) 印刷电路板及其制造方法
CN105321915A (zh) 嵌入式板及其制造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP6880429B2 (ja) 素子内蔵型印刷回路基板及びその製造方法
US8525041B2 (en) Multilayer wiring board and method for manufacturing the same
JP5265650B2 (ja) 埋め込み回路基板の製造方法
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US10098232B2 (en) Embedded board and method of manufacturing the same
KR20160149613A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR102249660B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
KR20160122439A (ko) 임베디드 인쇄회로기판
JP2016225390A (ja) キャビティ構造の多層配線基板、及びその製造方法
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
KR20150089562A (ko) 임베디드 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant