CN105515578B - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN105515578B
CN105515578B CN201510649870.6A CN201510649870A CN105515578B CN 105515578 B CN105515578 B CN 105515578B CN 201510649870 A CN201510649870 A CN 201510649870A CN 105515578 B CN105515578 B CN 105515578B
Authority
CN
China
Prior art keywords
clock
phase difference
reader
semiconductor device
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510649870.6A
Other languages
English (en)
Other versions
CN105515578A (zh
Inventor
赵钟弼
李泳周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202110213532.3A priority Critical patent/CN113055003B/zh
Publication of CN105515578A publication Critical patent/CN105515578A/zh
Application granted granted Critical
Publication of CN105515578B publication Critical patent/CN105515578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/77—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for interrogation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种半导体设备，包括：PLL，响应于经由天线从读取器接收的第一时钟而提供不同相位的候选时钟；相位差检测器，检测第一时钟和来自候选时钟的时钟之间的相位差；相位差控制器，从候选时钟中选择另一个时钟；以及驱动器，与另一个时钟同步地将传输数据提供给读取器。

Description

半导体设备
对相关申请的交叉引用
本申请要求于2014年10月10日提交的韩国专利申请No.10-2014-0136784的优先权，其主题通过引用合并于此。
技术领域
本发明概念一般地涉及半导体设备。更具体地，本发明概念涉及能够在无源模式和有源模式中独立地操作的近场通信(NFC)卡(例如智能卡、芯片卡、集成电路或IC卡等)以及操作其的方法。
背景技术
NFC卡被配置为与在下文中被称为“读取器”的各种终端设备进行操作，尽管大多数相应读取器能够向NFC卡发送数据以及从NFC卡接收数据。当在无源模式中或在有源模式中操作时，重要的是，由NFC卡传达到读取器的数据是连贯的并且能被读取器理解。也就是说，由NFC卡传达到读取器的数据必须以允许对数据准确辨别的方式被读取器接收。
发明内容
本发明概念的实施例提供能够可靠地向读取器传达数据的半导体设备。
根据本发明概念的方面，提供了一种半导体设备，包括：天线，被配置为从读取器接收第一时钟；锁相环(PLL)，被配置为接收所接收的第一时钟并且输出与所述第一时钟具有不同的相位差的m个第二时钟，其中m是自然数；相位差检测器，被配置为接收所述第一时钟和作为所述m个第二时钟中的一个的第三时钟并且检测所述第一时钟和所述第三时钟之间的相位差；相位差控制器，被配置为从所述相位差检测器接收所检测的相位差并在所述m个第二时钟中选择第四时钟；以及驱动器，被配置为接收由所述相位差控制器选择的第四时钟和要输出到所述读取器的传输数据，并且与所述第四时钟同步地将所述传输数据输出到所述读取器。
根据本发明的方面，提供了一种半导体设备，包括：天线，被配置为从读取器接收第一时钟；锁相环(PLL)，被配置为接收所接收的第一时钟并且输出与所述第一时钟具有不同的预定相位差的第二时钟；驱动器，被配置为接收从所述PLL输出的第二时钟和要输出到所述读取器的传输数据，并且向所述读取器输出与所述第二时钟同步的所述传输数据；以及输出控制器，被配置为改变所述读取器的输出的幅度。
根据本发明概念的方面，提供了一种半导体设备，包括：天线，被配置为从读取器接收第一时钟；锁相环(PLL)，被配置为接收所接收的第一时钟并且输出与所述第一时钟具有不同的预定相位差的第二时钟；驱动器，被配置为接收从所述PLL输出的第二时钟和要输出到所述读取器的传输数据，并且向所述读取器输出与所述第二时钟同步的所述传输数据；以及占空比控制器，被配置为改变提供给所述驱动器的传输数据的占空比。
根据本发明概念的方面，提供了一种半导体设备，包括：天线，被配置为从读取器接收第一时钟；时钟生成器，被配置为接收所述第一时钟，并且在满足第一条件时通过允许旁路所述第一时钟来生成第二时钟，以及在满足第二条件时生成与所述第一时钟具有不同的预定相位差的第二时钟；以及驱动器，被配置为接收由所述时钟生成器生成的第二时钟和要输出到所述读取器的传输数据，并且向所述读取器输出与所述第二时钟同步的所述传输数据。
附图说明
在参考附图考虑本发明概念的某些实施例时，本发明概念的上述和其它特征和优点将变得更明显，其中：
图1是图示根据本发明概念的实施例的半导体设备的框图；
图2是进一步图示图1的压控振荡器(VCO)54的一个示例的电路图；
图3、图4、图5和图6是图示根据本发明概念的各个实施例的半导体设备的相应框图；
图7、图8和图9是图示由图4、图5和图6中任一个所示的半导体设备执行的各种动作的相应波形图；
图10和图11是图示根据本发明概念的附加实施例的半导体设备的相应框图；
图12是图示由图11的半导体识别执行的各种操作的波形图；
图13是图示可以合并根据本发明概念的实施例的半导体设备的片上系统(SoC)的框图；
图14是图示可以合并根据本发明概念的实施例的半导体设备的电子系统的框图；以及
图15、图16和图17分别图示了可以合并根据本发明概念的实施例的半导体系统或半导体设备的电子设备。
具体实施方式
下文中将参考附图来描述本发明概念的某些实施例。然而，本发明概念可以被具体化在许多不同的形式中，并且不应被认为仅限于所图示的实施例。相反，提供这些实施例以使得本公开是全面的和完备的，并且将充分向本领域技术人员传递本发明的概念，并且本发明概念将仅由所附的权利要求限定。在整个附图和所写的描述中，类似的数字用于表示类似的元件。
将理解，当将一元件或层称为在另一元件或层上或“连接至”另一元件或层时，其可以直接在该另一元件或层上或连接或该另一元件或层，或可以存在中间元件或层。相比而言，当将一元件称为直接在另一元件或层上或“直接连接至”另一元件或层时，不存在中间元件或层。如在此使用的，术语“和/或”包括相关联列出的项中的一个或多个的任何和所有组合。
术语“一”、“一个”和“该”以及在描述本发明概念的上下文中(特别是在所附的权利要求的上下文中)的类似引用的使用旨在被认为包括单数和复数两者，除非在此明确指示并非如此或通过上下文是明确矛盾的。术语“包括”和/或“包含”应被认为是开放式术语(即意味着“包括但不限于”)，除非另外指出。
将理解，尽管在此可能使用术语第一、第二等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一个元件进行区分。因此，例如可以将下面讨论的第一元件、第一组件或第一部分术语化为第二元件、第二组件或第二部分。
除非另外定义，否则在此使用的所有技术和科学术语具有与本发明概念所属的技术领域的普通技术人员共同理解的相同的含义。在此提供的任何和所有示例、或示范性术语的使用旨在仅较好地说明本发明概念，并且不是对本发明概念的范围的限制，除非另外指定。此外，除非另外指定，否则在通常使用的词典中定义的所有术语应不可以被过度解释。
在下文中，将参考图1和图2描述根据本发明概念的实施例的半导体设备。图1是图示半导体设备的框图，以及图2是进一步图示图1的压控振荡器(VCO)的一个示例的电路图。
参考图1，半导体设备(例如近场通信(NFC)卡)通常包括天线10、时钟生成器20和驱动器30。
术语“单元”或“模块”可互换使用，以表示能够执行某些任务或提供某个功能的软件和/或硬件组件，诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)。在某些实施例中，单元或模块可以有利地被配置为驻留在可寻址存储介质中和/或被配置为由一个或多个处理器执行。因此，单元或模块可以例如包括诸如软件组件、面向对象的软件组件、类组件和任务组件的组件、进程、函数、属性、过程、子例程、程序代码段、驱动器、固件、微代码、电路、数据、数据库、数据结构、表、阵列和变量。由下文中描述的示范性单元或模块提供的功能可以根据各种设计被组合为更少的组件、或被分离为附加组件。
天线10被配置为在半导体设备和兼容的读取器之间无线地传达信号(或多个)。在本发明概念的某些实施例中，在半导体设备和读取器之间传达的信号将根据一个或多个常规理解的近场通信(NFC)协议进行定义或配置。然而，本发明概念的范围不限于仅仅这样的实施例。
时钟生成器20可以用于接收经由天线从读取器向NFC卡发送的信号，并且生成传输时钟T_CK，其中传输时钟随后被用于生成传输数据T_DATA。图1中所示的时钟生成器20包括时钟接收器CLK_REC 40、锁相环PLL 50和相位同步器60。
时钟接收器40通过第一电容器C1接收从读取器(例如)发送的信号，基于所接收的信号生成参考时钟R_CK，并且将所生成的参考时钟R_CK提供给PLL 50。这里，参考时钟R_CK将具有第一频率f1(例如13.56MHz)。
图1的PLL 50包括第一分频器(1/N)51、第一相位差检测器(PD1)52、电荷泵和环路滤波器(CP+LPF)53、压控振荡器(VCO)54、第二分频器(1/2)55和第三分频器(1/N)56。
第一分频器(1/N)51接收时钟频率R_CK，将其频率下分频(例如1/N，其中“N”是自然数)，并且将结果得到的分频提供给第一相位差检测器52。
第一相位差检测器52可以用于通过将第一分频器(1/N)51提供的时钟信号的相位与VCO 54提供的(如由第二和第三分频器(1/2和1/N)55和56提供的)时钟信号的相位进行比较来生成相位差信号。
在本发明概念的某些实施例中，相位差信号可以包括UP检测信号和DOWN检测信号。也就是说，当由第二和第三分频器(1/2和1/N)55和56提供的时钟信号的相位落后于由第一分频器(1/N)51提供的时钟信号的相位时，第一相位差检测器52将生成UP检测信号。相反，当由第二和第三分频器(1/2和1/N)55和56提供的时钟信号的相位领先于由第一分频器(1/N)51提供的时钟信号的相位时，第一相位差检测器52将生成DOWN检测信号。
电荷泵和环路滤波器(CP+LPF)53响应于由第一相位差检测器52提供的相位差信号而执行电荷泵浦(pumping)操作，并且也可以用于生成施加到VCO 54的振荡电压。
因此，当通过第一相位差检测器52输出UP检测信号时，电荷泵和环路滤波器(CP+LPF)53响应于UP检测信号而执行正电荷泵浦操作，生成与向上泵取的(pumped-up)电荷相对应的振荡电压，并且将该振荡电压提供给VCO 54。替选地，当通过第一相位差检测器52输出DOWN检测信号时，电荷泵和环路滤波器(CP+LPF)53响应于DOWN检测信号而执行负电荷泵浦操作，生成与向下泵取的(pumped-down)电荷相对应的振荡电压，并且将该振荡电压提供给VCO 54。
响应于上述，VCO 54将输出m个候选时钟，其中“m”是自然数。在该方面，在本发明概念的某些实施例中可以通过等式[(360°/m)×k]来定义候选时钟，其中“k”是小于或等于m的自然数。因此，m个候选时钟中的每一个将具有根据参考时钟R_CK导出的相应相位，并且对应于响应于电荷泵和环路滤波器(CP+LPF)53的操作而提供的振荡电压。
在本发明概念的某些实施例中，类似于图2中所示的实施例，VCO 54可以被实现为包括“m”个逆变器(例如IV1至IVm)的环形振荡器，然而替选地可以使用其它VCO配置。
仍参考图1，第二分频器(1/2)55接收VCO 54的输出，并且将其频率下分频(例如1/2)，以向第三分频器(1/N)56提供分频。因此，VCO 54的输出可以被理解为具有第二频率f2(例如27.12MHz)。
第三分频器(1/N)56接收第二分频器(1/2)的输出，并且将其频率下分频(例如1/N)，以及之后向第一相位差检测器52提供结果得到的分频。在本发明概念的某些实施例中，第二分频器(1/2)55的输出将再次具有第一频率(例如13.56MHz)。
在图1中图示的示例中，相位同步器60接收PLL 20的输出，基于PLL 20的输出生成用于输出传输数据T_DATA的传输时钟T_CK。因此，所生成的传输时钟T_CK可以被提供给驱动器30并用于生成(或恢复)由读取器提供的传输数据T_DATA。
这里，相位同步器60包括复用器(MUX)、第二相位差检测器(PD2)61、相位差控制器(PC)62、第二分频器(1/2)65和可变延迟线(VDL)66。复用器(MUX)根据相位差控制器62提供的控制值k来选择VCO 54提供的m个候选时钟(360°/m)中的一个，其中“k”是小于或等于m的自然值。在本发明概念的某些实施例中，将利用用户定义的初始值来设置控制值k，并且将其存储在存储器63中。
第二相位差检测器61从时钟接收器40接收参考时钟R_CK，接收根据控制值k从自VCO 54输出的m个候选时钟中选择的时钟，并且检测这两个信号之间的相位差。进而，相位差控制器62接收由第二相位差检测器61检测的相位差，并且将该值与预定目标相位差进行比较，以生成控制值k。在本发明概念的一些实施例中，预定目标相位差将是例如0°，并且预定目标相位差可以被存储在存储器63中。在该情况下，如果提供给复用器(MUX)的控制值k不是m，则相位差控制器62将控制值k改变为m。然而，在本发明概念的其它实施例中，预定目标相位差将是180°，并且在这样的情况下，如果提供给复用器(MUX)的控制值k不是m/2，则相位差控制器62将控制值k改变为m/2。
如上所述，预定目标相位差可以由用户设置或可以根据操作情况而改变。因此，相位差控制器62可以将从第二相位差检测器61检测的相位差与预定目标相位差进行比较，并且输出控制值k。
在本发明概念的一些实施例中，预定目标相位差可以考虑从读取器接收参考时钟R_CK的第一时间Td1和向读取器提供驱动器30的输出的第二时间Td2来设置。
关于图1中所示的实施例，在相位同步器60中提供的存储器63可以位于其它位置，或者功能上由另一元件替代(例如寄存器)。例如，可以提供外部布置的存储器，以与相位同步器60和相位差检测器62相关联地来使用。
第四分频器(1/2)65接收复用器(MUX)的输出，并且将其频率分频(例如1/2)，以将其提供给可变延迟线66，其中在本发明概念的一些实施例中，第四分频器(1/2)的输出将具有第一频率f1(例如13.56MHz)。
可变延迟线66接收相位差控制器62的输出，并且可以执行微调，以使得第四分频器(1/2)65的输出相对于参考时钟R_CK接近预定目标相位差。
也就是说，在图1的半导体设备中，使用粗调和微调两者来生成相对于参考时钟R_CK具有预定目标相位差的传输时钟T_CK。
如上所述，可以执行粗调，使得复用器(MUX)基于相位差控制器62的输出根据控制值k来选择VCO 54的输出，并且可以执行微调，使得可变延迟线66使第四分频器(1/2)65的输出通过相位差控制器62的输出而关于参考时钟R_CK接近预定目标相位差。
结果得到的传输时钟T_CK被提供给驱动器30，其中驱动器30也接收传输数据T_DATA。在该方面，驱动器30可以与传输时钟T_CK同步地接收传输数据T_DATA，以由此经由第一电感器L1以及第二和第三电容器C2和C3向天线10提供同步传输数据。
在下文中，将描述关于图1描述的半导体设备的操作。在下面的描述中，为了便于解释，假设“m”是36，控制值k的初始值是1，以及预定目标相位差是30°。
在这些假设下，在经由天线10从读取器接收NFC信号后，时钟接收器40根据所接收的NFC信号生成参考时钟R_CK，并将参考时钟R_CK提供给PLL 50。
PLL 50的VCO 54然后根据参考时钟R_CK生成36个候选时钟(例如360°/36×1)。
由于k的初始值是1，所以复用器(MUX)输出36个候选时钟中的一个时钟，该时钟关于参考时钟R_CK具有10°的相位差。
第二相位差检测器61检测在参考时钟R_CK和从复用器(MUX)输出的参考时钟R_CK之间具有10°相位差的时钟的相位差。所检测的10°相位差被提供给相位差控制器62。相位差控制器62将从第二相位差检测器61提供的相位差(例如10°)与存储在存储器63中的预定目标相位差进行比较。但是，由于预定目标相位差是30°，所以相位差控制器62将控制值k改变为3。
这里，可以考虑从读取器接收参考时钟R_CK的第一时间Td1和将驱动器30的输出提供给读取器的第二时间Td2来设置存储在存储器63中的预定目标相位差。此外，相位差控制器62可以将控制值k改变为不同的值，以允许传输时钟T_CK考虑从读取器接收参考时钟R_CK的第一时间Td1和将驱动器30的输出提供给读取器的第二时间Td2准确地反映存储在存储器63中的预定目标相位差。
也就是说，可以已考虑从读取器接收参考时钟R_CK的第一时间Td1和将驱动器30的输出提供给读取器的第二时间Td2。替选地，相位差控制器62可以随后改变控制器k以在以后反映第一时间Td1和第二时间Td2。
如上所述，已从相位差控制器62接收新控制值k(例如3)的复用器(MUX)将输出从VCO 54提供的36个候选时钟中的一时钟，该时钟关于参考时钟R_CK具有30°的相位差。
已接收关于参考时钟R_CK具有30°的相位差的时钟的可变延迟线66可以执行微调，以使输出时钟接近预定目标相位差，并且可以输出微调结果作为传输时钟T_CK。
驱动器30接收传输时钟T_CK以及传输数据T_DATA，并且相应地与传输时钟T_CK同步地向天线10提供传输数据T_DATA，使得天线10和相关电路可以向读取器提供同步的传输数据。
如上所述，在图1的半导体设备中，相位同步器生成关于参考时钟R_CK具有预定目标相位差的传输时钟T_CK，并且可以向读取器输出传输数据T_DATA。因此，将明显降低从NFC向读取器发送的信号中的相位失真的可能性，并且在半导体设备的有源模式操作期间，传输数据将被更可靠地提供给读取器。
图3是图示根据本发明概念的另一实施例的半导体设备的框图。图3的半导体设备除了下面描述的要注意的差别外与图1的半导体设备基本类似。
参考图3，在半导体设备中，与图1的相位同步器稍微不同的相位同步器60a进一步包括场电平检测器(FLD)67。场电平检测器67可以用于检测在读取器和天线10之间生成的场的电平，并且将检测结果提供给相位差控制器(PC)62。在该方面，相位差控制器62可以考虑场电平检测器67的输出来确定提供给复用器(MUX)的控制值k。
因此，在本发明概念的某些实施例中，可以考虑场电平检测器67的输出来确定存储在存储器63中的预定目标相位差。也就是说，场电平检测器67可以用于考虑在读取器和天线10之间生成的场的电平来更新存储在存储器63中的预定目标相位差。为了执行操作，场电平检测器67可以包括控制该操作的处理器或分立处理器(未示出)。因此，例如，存储在存储器63中的预定目标相位差可以随着读取器和天线10之间生成的场的电平增加而降低。并且由于传输时钟T_CK是考虑读取器和天线10之间生成的场的电平来生成的，所以传输数据T_DATA可以被更可靠地提供给读取器。
图4是图示根据本发明概念的又一实施例的半导体设备的框图。如之前，将关于图1的实施例仅讨论关于图1和图2描述的实施例之间的重大差别。
参考图4，在半导体设备(例如NFC卡)中，省略了图1和图2的PLL50，并且仅时钟生成器60b用于生成传输时钟T_CK。这里，时钟生成器60b包括生成器(旁路或△PHASE)68b和相位差控制器(PC)62b。
当由时钟接收器(CLK_REC)40提供的参考时钟R_CK满足预定的第一条件时，生成器68b允许参考时钟R_CK旁路并且生成传输时钟T_CK。当由时钟接收器(CLK_REC)40提供的参考时钟R_CK满足预定的第二条件时，生成器68b在相位差控制器62b的控制下生成传输时钟T_CK。因此，当由时钟接收器(CLK_REC)40提供的参考时钟R_CK满足预定的第二条件时，相位差控制器62b可以控制生成器68b来使传输时钟T_CK关于参考时钟R_CK具有预定目标相位差。
利用该简化配置，根据本发明概念的实施例的半导体设备可以生成关于参考时钟R_CK具有预定目标相位差的传输时钟T_CK。因此，在NFC卡的有源模式中，传输数据T_DATA可以被可靠地提供给读取器。
图5是图示根据本发明概念的又一实施例的半导体设备的框图。
参考图1和图5，图5的半导体设备包括用于生成与参考时钟R_CK同步的传输时钟T_CK。该传输时钟T_CK再次被提供给驱动器32。然而，图5的半导体设备包括改变由驱动器32提供的输出信号DO的幅度的输出控制器70，其中输出控制器70可以包括场电平检测器(FLD)71和驱动器控制器(DRC)72。
场电平检测器71可以用于检测在读取器和天线10之间生成的场的电平，并且将检测结果提供给驱动器控制器72。驱动器控制器72可以用于考虑场电平检测器71的输出来控制由驱动器32提供的输出信号DO的幅度。
也就是说，当在读取器和天线10之间生成的场电平相对低时，驱动器控制器72可以降低由读取器32提供的输出信号DO的幅度。然而，当在读取器和天线10之间生成的场电平相对高时，驱动器控制器72可以增加输出信号DO的幅度。因此，由于考虑在读取器和天线10之间生成的场的电平来控制由驱动器32提供的输出信号的幅度，所以传输数据T_DATA可以被更可靠地提供给读取器。
图6是根据本发明概念的又一实施例的半导体设备的框图。参考图6，半导体设备包括输出控制器70a，其包括第一放电器73和第二放电器74。
第一放电器73可以连接到用于将从天线10提供的参考时钟R_CK传达到PLL 50的第一信号路径，并且第二放电器74可以连接到用于将从驱动器30提供的与传输时钟T_CK同步的传输数据T_DATA传达到天线10的第二信号路径。(尽管输出控制器70a包括第一和第二放电器73和74两者，但是在其它实施例中可以省略第一放电器73和第二放电器74中的一个)
因此，当传输数据T_DATA处于低电平时，使得第一和第二放电器73和74能够控制由驱动器30提供的输出信号DO的幅度。
在本发明概念的某些实施例中，第一和第二放电器73和74中的每一个可以包括当传输数据T_DATA处于低电平时门控并且将驱动器30的输出端口连接到地端口的晶体管，但是本公开的方面不限于此。
在下文中，将参考图7、图8和图9中的至少一个来进一步描述由先前描述的半导体设备执行的某些和各种操作(或功能)。
参考图7，在传输数据T_DATA不被提供给驱动器30的时段、即调制低时段M_L期间，第一和第二放电器73和74被禁止。
在传输数据T_DATA处于高电平H的时段期间，第一和第二放电器73和74被禁止，以及在传输数据T_DATA处于低电平L的时段期间，第一和第二放电器73和74被使能，而传输数据T_DATA被提供给驱动器30的时段是调制高时段M_H。
当第一和第二放电器73和74被使能时，驱动器30的输出DO可以在其中传输数据T_DATA处于低电平L的时段期间放电，而传输数据T_DATA被提供给驱动器30的时段是调制高时段M_H。因此，传输数据T_DATA可以被更可靠地提供给读取器。
接下来，参考图8，在传输数据T_DATA不被提供给驱动器30的时段、即调制低时段M_L期间，图6的第一和第二放电器73和74被使能。
此外，在传输数据T_DATA处于高电平H的时段期间，第一和第二放电器73和74被禁止，以及在传输数据T_DATA处于低电平L的时段期间，第一和第二放电器73和74被使能，而传输数据T_DATA被提供给驱动器30的时段是调制高时段M_H。
当第一和第二放电器73和74被使能时，驱动器30的输出DO可以在其中传输数据T_DATA处于低电平L的时段期间放电，而传输数据T_DATA不被提供给驱动器30的时段是调制低时段M_L，以及传输数据T_DATA被提供给驱动器30的时段是调制高时段M_H。
因此，由于增加了从NFC卡提供给读取器的传输数据T_DATA的幅度，所以传输数据T_DATA可以在有源模式期间被更可靠地提供给读取器。
接下来，参考图9，在其中从读取器接收与参考时钟R_CK同步的信号的接收时段Rx期间，图6的第一和第二放电器73和74可以被禁止，以及在其中信号从NFC卡输出到读取器的发送时段Tx的一部分期间，图6的第一和第二放电器73和74可以被使能。
也就是说，在发送时段Tx期间，第一和第二放电器73和74可以在其中传输数据T_DATA不被提供给驱动器30的调制低时段M_L中被使能，并且可以在其中传输数据T_DATA被提供给驱动器30的调制高时段M_H中被禁止。
作为操作的结果，天线电压可以在接收时段Tx期间处于电平A，并且可以在发送时段Tx期间在调制低时段M_L中处于小于电平A的电平B。
因此，由于从读取器提供的信号和从NFC卡提供给读取器的传输数据T_DATA的幅度变化，所以传输数据T_DATA可以在有源模式中被可靠地提供给读取器。
图10是图示根据本发明概念的又一实施例的半导体设备的框图。
参考图1、图5和图10，半导体设备用第一驱动器33和第二驱动器34替换驱动器30。
输出控制器70a再次包括检测在读取器和天线10之间生成的场的场电平检测器71以及考虑场电平检测器71的输出来确定第一和第二驱动器33和34是否被使能的驱动器控制器72a。
这里，第一驱动器33和第二驱动器34可以具有相同的幅度。在该情况中，当在读取器和天线10之间生成的场处于高电平时，驱动器控制器72a可以使能第一驱动器33和第二驱动器34两者。
当在读取器和天线10之间生成的场处于低电平时，驱动器控制器72a可以使能第一驱动器33并禁止第二驱动器34。替选地，驱动器控制器72a可以禁止第一驱动器33并使能第二驱动器34。
因此，当在读取器和天线10之间生成的场处于高电平时，具有较大幅度的传输数据T_DATA被从NFC卡输出到读取器，并且当在读取器和天线10之间生成的场处于低电平时，具有较小幅度的传输数据T_DATA可以被从NFC卡输出到读取器。
替选地，第一驱动器33和第二驱动器34可以具有不同的幅度。例如，第二驱动器34的幅度可以大于第一驱动器33的幅度。在该情况中，当在读取器和天线10之间生成的场处于高电平时，驱动器控制器72a可以禁止第一驱动器33并使能第二驱动器34，并且当在读取器和天线10之间生成的场处于低电平时，读取器控制器72a可以使能第一驱动器33和禁止第二驱动器34。
因此，当在读取器和天线10之间生成的场处于高电平时，具有较大幅度的传输数据T_DATA从被NFC卡输出到读取器，并且当在读取器和天线10之间生成的场处于低电平时，具有较小幅度的传输数据T_DATA可以被从NFC卡输出到读取器。
图11是图示根据本发明概念的又一实施例的半导体设备的框图。这里，图11的半导体设备包括改变提供给驱动器32的传输数据T_DATA的占空比的占空比控制器80。
占空比控制器80包括检测在读取器和天线10之间生成的场的场电平检测器81以及考虑场电平检测器81的输出来控制传输数据T_DATA的占空比的控制器82。
将参考图12进一步描述图11中图示的半导体设备的操作。
因此，参考图11和图12，控制器82可以用于在其中传输数据T_DATA处于高电平H的时段期间减少传输数据T_DATA的占空比，以及在其中传输数据T_DATA处于低电平L的时段期间增加传输数据T_DATA的占空比(UD)。替选地，控制器82可以用于在其中传输数据T_DATA处于高电平H的时段期间增加传输数据T_DATA的占空比，以及在其中传输数据T_DATA处于低电平L的时段期间减少传输数据T_DATA的占空比(DD)。在该方面，由于传输数据T_DATA的占空比根据在NFC卡和读取器之间的场的电平改变，所以NFC卡可以更可靠地向读取器提供传输数据T_DATA。
图13是根据本发明概念的实施例的可以合并半导体设备的片上系统(SoC)的框图。
参考图13，SoC 100一般地包括应用处理器(AP)1001和DRAM 1060。
AP 1001可以包括中央处理单元(CPU)1010、多媒体系统1020、多级互连总线1030、存储系统1040和外围电路1050。
CPU 1010可以执行操作SoC 1000所必需的操作。在本发明概念的一些实施例中，可以在包括多个核的多核环境中配置CPU 1010。
多媒体系统1020可以用于执行SoC 1000中的各种多媒体功能。多媒体系统1020包括3D引擎模块、视频编解码器、显示系统、相机系统和后处理器。
总线1030可以用于执行CPU 1010、多媒体系统1020、存储系统1040和外围电路1050之中的数据通信。总线1030可以具有多层结构，并且可以包括多层高级高性能总线(AHB)或多层高级可扩展接口(AXI)，但是所图示的实施例的范围不限于此。
存储系统1040通过将AP 1001连接到外部存储器(例如DRAM 1060)提供高速操作所必需的环境。因此，存储系统1040可以包括用于控制外部存储器的分立控制器(例如DRAM控制器)。
外围电路1050可以提供用于将SoC 1000平滑连接到外部设备(例如主板)所必需的环境。因此，外围电路1050可以包括使得能够兼容地使用连接到SoC系统1000的外部设备的各种类型的接口。
DRAM 1060可以用作操作AP 1001所需要的工作存储器。因此，DRAM1060可以布置在AP 1001的外部。DRAM 1060可以以叠层封装(PoP)的形式与AP 1001一起封装。
SoC 1000的组件中的至少一个可以合并根据本发明概念的实施例的半导体设备。
图14是可以合并根据本发明概念的实施例的半导体设备的电子系统的框图。
参考图14，电子系统1100可以包括控制器1110、输入/输出设备(I/O)1120、存储设备1130、接口1140和总线1150。控制器1110、I/O 1120、存储设备1130和/或接口1140可以通过总线1150彼此连接。总线1150对应于数据通过其移动的路径。
控制器1110可以包括微处理器、数字信号处理器、微控制器和能够进行这些元件类似的功能的逻辑元件中的至少一个。I/O 1120可以包括键区、键盘、显示设备等。存储器设备1130可以存储数据和/或命令。接口1140可以执行发送数据给通信网络或从通信网络接收数据的功能。接口1140可以是有线的或无线的。例如，接口1140可以包括天线或有线/无线收发器等。
尽管未示出，但是电子系统1100可以进一步包括高速DRAM和/或SRAM作为用于改进控制器1110的操作的工作存储器。
根据本发明概念的实施例的半导体设备的至少一个可以被合并为电子系统1100内的组件。
电子系统1100可以被提供给个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡或能够在无线环境中发送和/或接收信息的任何类型的电子设备。
图15、图16和图17图示可以合并根据本发明概念的实施例的半导体设备的各种系统。
图15图示其中根据本发明概念的实施例的半导体设备应用于平板PC的示例(1200)。图16图示其中根据本发明概念的实施例应用于笔记本计算机的示例(1300)，以及图17图示其中根据本发明概念的实施例的半导体设备应用于智能电话的示例(1400)。
此外，对于本领域技术人员将显而易见的是，根据本发明概念的实施例的半导体设备也可以应用于在此未示出的其它电子系统，诸如通用计算机、超移动个人计算机(UMPC)、工作站、上网本、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏控制台、导航设备、黑盒子、数字相机、3维(3D)电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器或数字视频播放器。
虽然已参考本发明概念的示例实施例特定示出和描述了本发明概念，但本领域普通技术人员将理解，在不脱离如所附权利要求的范围的情况下可对其进行各种形式和细节上的改变。

Claims (9)

1.一种半导体设备，包括：
锁相环PLL，接收参考时钟并且根据参考时钟导出候选时钟，其中每个候选时钟具有不同的相位；
复用器，接收候选时钟，并且响应于第一控制值来从候选时钟当中选择第一选择时钟，并响应于第二控制值来从候选时钟当中选择与第一选择时钟不同的第二选择时钟；
相位差检测器，检测参考时钟和第一选择时钟之间的相位差；
相位差控制器，基于所检测的相位差与预定目标相位差，产生第二控制值；
可变延迟线，响应于第二选择时钟来生成传输时钟；以及
驱动器，与传输时钟同步地提供传输数据。
2.根据权利要求1所述的半导体设备，其中，所述PLL包括提供所述候选时钟的压控振荡器VCO。
3.根据权利要求1所述的半导体设备，进一步包括：
存储器，存储预定相位差，其中，第二选择时钟是候选时钟中相对于参考时钟具有最接近所述预定相位差的相位差的时钟。
4.根据权利要求3所述的半导体设备，其中，所述相位差控制器响应于最初接收参考时钟的第一时间段和所述驱动器最初提供传输数据的第二时间段，确定第二控制值。
5.根据权利要求1所述的半导体设备，其中，所述半导体设备被配置为近场通信NFC卡，并且还包括天线。
6.根据权利要求5所述的半导体设备，进一步包括：
场电平检测器，检测布置在外部的读取器和所述天线之间生成的场的电平，其中所述相位差控制器响应于所述场电平检测器的输出而生成第二控制值。
7.一种近场通信NFC卡，包括：
天线；
时钟生成器，生成传输时钟；以及
驱动器，与传输时钟同步地向天线提供传输数据，
其中，时钟发生器包括：
锁相环PLL，接收参考时钟并且根据参考时钟导出候选时钟，其中每个候选时钟具有不同的相位；
复用器，接收候选时钟，并且响应于第一控制值来从候选时钟当中选择第一选择时钟，并响应于第二控制值来从候选时钟当中选择与第一选择时钟不同的第二选择时钟；
相位差检测器，检测参考时钟和第一选择时钟之间的相位差；
相位差控制器，基于所检测的相位差与预定目标相位差，产生第二控制值；以及
可变延迟线，响应于第二选择时钟来生成传输时钟。
8.根据权利要求7所述的NFC卡，其中，时钟生成器还包括时钟接收器，其响应于从布置在外部的读取器接收到的信号来生成参考时钟。
9.根据权利要求8所述的NFC卡，进一步包括：
场电平检测器，检测布置在外部的读取器和所述天线之间生成的场的电平，其中所述相位差控制器响应于所述场电平检测器的输出而生成第二控制值。
CN201510649870.6A 2014-10-10 2015-10-09 半导体设备 Active CN105515578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110213532.3A CN113055003B (zh) 2014-10-10 2015-10-09 半导体设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0136784 2014-10-10
KR1020140136784A KR102283255B1 (ko) 2014-10-10 2014-10-10 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110213532.3A Division CN113055003B (zh) 2014-10-10 2015-10-09 半导体设备

Publications (2)

Publication Number Publication Date
CN105515578A CN105515578A (zh) 2016-04-20
CN105515578B true CN105515578B (zh) 2021-03-09

Family

ID=55644258

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510649870.6A Active CN105515578B (zh) 2014-10-10 2015-10-09 半导体设备
CN202110213532.3A Active CN113055003B (zh) 2014-10-10 2015-10-09 半导体设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110213532.3A Active CN113055003B (zh) 2014-10-10 2015-10-09 半导体设备

Country Status (4)

Country Link
US (1) US9634674B2 (zh)
KR (1) KR102283255B1 (zh)
CN (2) CN105515578B (zh)
DE (1) DE102015115581A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107809263B (zh) * 2016-09-08 2021-04-27 三星电子株式会社 近场通信装置
KR102483557B1 (ko) * 2016-09-08 2023-01-05 삼성전자주식회사 근거리 무선 통신 장치
EP3429087B1 (en) * 2017-07-12 2021-08-25 STMicroelectronics razvoj polprevodnikov d.o.o. Method for synchronizing an active load modulation clock within a transponder, and corresponding transponder
US10455392B2 (en) * 2017-09-27 2019-10-22 Apple Inc. Adaptive matching with antenna detuning detection
US10511347B2 (en) * 2017-11-14 2019-12-17 Nxp B.V. Device detection in contactless communication systems
KR102469133B1 (ko) * 2018-03-07 2022-11-22 에스케이하이닉스 주식회사 지연 회로
EP3703269B1 (en) * 2019-02-26 2022-06-08 Nxp B.V. Phase alignment of a controller clock to a field
CN110830041B (zh) * 2019-11-25 2023-09-15 上海华力微电子有限公司 占空比50%的连续整数分频器及包括其的锁相环电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1545762A (zh) * 2001-08-22 2004-11-10 ADC���ͨ��ϵͳ��˾ 补偿时钟信号之间的差异

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059925A (en) * 1990-09-28 1991-10-22 Stratacom, Inc. Method and apparatus for transparently switching clock sources
FR2756953B1 (fr) * 1996-12-10 1999-12-24 Innovatron Ind Sa Objet portatif telealimente pour la communication sans contact avec une borne
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
JPH1145314A (ja) 1997-07-29 1999-02-16 Matsushita Electric Ind Co Ltd 非接触型情報媒体および非接触型ｉｃカードシステム
US5940609A (en) * 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法
BR9808937A (pt) * 1998-02-19 2000-08-01 Motorola Inc Terminal de comunicação de dados e método de ajustar um sinal de força gerado do mesmo
JP2001175642A (ja) 1999-12-21 2001-06-29 Sharp Corp 非接触情報入力装置
US6621876B2 (en) * 2001-03-01 2003-09-16 Ericsson Inc. System and method to reduce phase modulation bandwidth
KR100516968B1 (ko) 2002-07-23 2005-09-26 (주)아이피에스 비접촉식 집적회로 카드에 사용되는 저전력 카드 리더 장치
GB0325026D0 (en) * 2003-10-27 2003-12-03 Btg Int Ltd Method and reader for RFID
JP4517281B2 (ja) 2004-03-26 2010-08-04 ソニー株式会社 通信装置およびデータ処理方法
US20090232197A1 (en) 2005-02-09 2009-09-17 Matsushita Electric Industrial Co., Ltd. Pulse modulated wireless communication device
JP2007006060A (ja) * 2005-06-23 2007-01-11 Sony Corp 集積回路、再生装置及び再生方法
US8154389B2 (en) * 2007-03-15 2012-04-10 Endotronix, Inc. Wireless sensor reader
KR101398196B1 (ko) * 2008-01-08 2014-05-26 삼성전자주식회사 반도체 장치, 상기 반도체 장치의 동작 방법, 및 이를포함하는 시스템
US8024013B2 (en) * 2008-07-09 2011-09-20 Sony Ericsson Mobile Communications Ab Regulating power duty cycle of an RF transmitter/receiver responsive to distance moved
US8731492B2 (en) * 2008-07-17 2014-05-20 Freescale Semiconductor, Inc. System for monitoring and controlling the power of a radio frequency (RF) signal in a short-range RF transmitter
JP5323517B2 (ja) 2009-01-30 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置、携帯通信端末及びマイクロコンピュータ
JP5278197B2 (ja) * 2009-06-29 2013-09-04 ソニー株式会社 非接触通信装置および非接触通信方法
JP2011215865A (ja) * 2010-03-31 2011-10-27 Sony Corp 信号処理装置及び信号処理方法
JP2011234183A (ja) 2010-04-28 2011-11-17 Sony Corp 通信装置および通信方法
KR101004766B1 (ko) * 2010-05-31 2011-01-03 주식회사 아나패스 Ｌｃ ｖｃｏ를 포함하는 ｐｌｌ 및 타이밍 컨트롤러
CN103608827B (zh) * 2011-04-15 2017-06-23 格马尔托股份有限公司 用于激活的发射的无接触通信的方法、电路及设备
EP2535838A1 (fr) * 2011-06-16 2012-12-19 Gemalto SA Procédé de communication sans-contact à modulation négative
FR2976698B1 (fr) * 2011-06-17 2013-07-05 Inside Secure Circuit integre sans contact presentant des modes de fonctionnement nfc et uhf
KR101901321B1 (ko) * 2012-06-01 2018-09-21 삼성전자주식회사 클럭 발생기 및 클럭 발생 방법
US20130344805A1 (en) * 2012-06-25 2013-12-26 Broadcom Corporation Automatic gain control for an nfc reader demodulator
US8934836B2 (en) 2012-06-28 2015-01-13 Broadcom Corporation NFC device with PLL controlled active load modulation
KR101954659B1 (ko) * 2012-08-14 2019-03-07 삼성전자주식회사 가우시안 펄스 생성 장치 및 방법 그리고 가우시안 펄스를 생성하는 초광대역 통신 장치
US9513609B2 (en) * 2013-02-01 2016-12-06 Nxp B.V. Wireless communications using active modulation
US20140219401A1 (en) * 2013-02-04 2014-08-07 Koby Finkelstein Rfi mitigation via duty cycle control
US8922264B1 (en) * 2013-04-26 2014-12-30 Altera Corporation Methods and apparatus for clock tree phase alignment
KR102120889B1 (ko) 2013-05-21 2020-06-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103269220A (zh) * 2013-05-30 2013-08-28 上海坤锐电子科技有限公司 基于数字琐相环的nfc有源负载调制的时钟恢复电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1545762A (zh) * 2001-08-22 2004-11-10 ADC���ͨ��ϵͳ��˾ 补偿时钟信号之间的差异

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A 20-Gb/s 0.13-um CMOS serial link transmitter using an LC-PLL to directly drive the output multiplexer";P. Chiang等;《IEEE Journal of Solid-State Circuits》;20050425;第40卷(第4期);第1004-1011页 *
胡焙剑." 基于相控阵天线的RFID系统设计".《中国优秀硕士学位论文全文数据库 信息科技辑》.2012,(第08期), *

Also Published As

Publication number Publication date
CN113055003B (zh) 2024-06-04
CN113055003A (zh) 2021-06-29
KR20160042627A (ko) 2016-04-20
DE102015115581A1 (de) 2016-04-14
KR102283255B1 (ko) 2021-07-28
US20160105188A1 (en) 2016-04-14
US9634674B2 (en) 2017-04-25
CN105515578A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN105515578B (zh) 半导体设备
US8644782B2 (en) Agile clocking with receiver PLL management
US8933736B2 (en) Delay-locked loop (DLL) circuit apparatus and method for locking thereof
US8593228B2 (en) Spread spectrum clock generators and electronic devices including the same
US10565154B2 (en) Mobile device and interfacing method thereof that adjusts clock frequency based on access mode
US9564908B2 (en) Digital phase-locked loop and method of operating the same
US9436213B2 (en) Clock data recovery circuit, timing controller including the same, and method of driving the timing controller
US10334421B2 (en) Near field communication device
CN106453179B (zh) 半导体装置和包括该半导体装置的通信系统
US10911104B2 (en) Near-field communication circuit and operation method of the same
CN115347867A (zh) 时钟产生电路和包括该时钟产生电路的无线通信设备
US11496137B2 (en) Automatic frequency calibration and lock detection circuit and phase locked loop including te same
US9496878B2 (en) Phase-locked loop and integrated circuit chip including the same, and test system including the integrated circuit chip
CN109150176A (zh) Wifi射频芯片参考时钟电路、时钟合成电路、应用处理器
CN108462511B (zh) 近场通信设备及近场通信设备的操作方法
CN112448716A (zh) 本地振荡器同相位/正交相位乘法器
CN104184462B (zh) 延迟锁相环操作模式控制电路及其控制方法
CN112104822B (zh) 成像设备及其操作方法
US20160233868A1 (en) Semiconductor integrated circuit
US11134189B2 (en) Image device and operating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant