CN105448685A - 掺杂栅极和源漏极的方法及半导体器件的制备方法 - Google Patents
掺杂栅极和源漏极的方法及半导体器件的制备方法 Download PDFInfo
- Publication number
- CN105448685A CN105448685A CN201410280322.6A CN201410280322A CN105448685A CN 105448685 A CN105448685 A CN 105448685A CN 201410280322 A CN201410280322 A CN 201410280322A CN 105448685 A CN105448685 A CN 105448685A
- Authority
- CN
- China
- Prior art keywords
- grid
- reflecting layer
- preparation
- substrate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种掺杂栅极和源漏极的方法及半导体器件的制备方法。掺杂栅极和源漏极的方法包括:提供形成有预备栅极的衬底;快速热退火处理形成有预备栅极的衬底;在衬底表面上,形成环绕预备栅极设置的抗反射层;对预备栅极进行第一次离子注入,形成过渡栅极;去除抗反射层,对过渡栅极和过渡栅极两侧的衬底进行第二次离子注入,以形成栅极和位于栅极两侧的源极和漏极;其中,抗反射层为固体抗反射层。上述方法中,将快速热退火处理的步骤设定在进行第一次离子注入之前进行,有利于防止预备栅极中晶粒长大、晶粒之间出现较大的缝隙,从而有利于避免所注入的离子穿过缝隙进入衬底,使源漏极出现导通而发生隧穿效应。
Description
技术领域
本发明涉及半导体制造领域,具体而言,涉及一种掺杂栅极和源漏极的方法及半导体器件的制备方法。
背景技术
在半导体的制造过程中,通常包括在衬底上形成栅极和在栅极两侧形成源漏极的步骤,而在形成栅极(多晶硅材料制成的栅极)和源漏极的步骤中通常采用掺杂工艺进行。在实际操作的过程中,往往需要使栅极的掺杂浓度高于源漏极的掺杂浓度。为了实现这一目的,目前掺杂形成栅极和源漏极的方法主要包括以下步骤:1、在衬底上形成多晶硅层,对多晶硅层进行离子注入;2、在离子注入后进行快速退火处理,以提高多晶硅层中晶粒的完整性和密度;3、利用光刻、刻蚀工艺形成栅极,利用沉积、刻蚀工艺形成侧壁层;4、对栅极和栅极两侧的衬底进行离子注入,形成源漏极。
然而,上述掺杂过程中,在第一次离子注入后进行快速退火处理,所注入的离子会在快速热退火过程中促进多晶硅层中的多晶硅晶粒长大,晶粒的体积增大,会使晶粒之间的缝隙相应增大。同时,随着尺寸的缩小,半导体衬底上的栅极线宽也随之减小。两方面的因素下,在对栅极和栅极两侧的衬底进行离子注入时,极易使栅极中的离子穿过晶粒之间的缝隙进入下方的衬底中。从而导致源漏极之间的距离变短,出现交叠电容变大、芯片工作速度变慢的问题。严重时,从栅极扩散至衬底中的离子会导致源漏极导通,产生隧穿效应。
由此可见,目前虽然能够使半导体衬底中的栅极和源漏极具有不同的掺杂浓度,但极易导致源漏极产生隧穿效应,从而降低半导体芯片的质量。
发明内容
本发明旨在提供一种掺杂栅极和源漏极的方法及半导体器件的制备方法,以解决现有技术中源漏极易导通而产生的隧穿效应。
为了实现上述目的,根据本发明的一个方面,提供了一种掺杂栅极和源漏极的方法,其包括以下步骤:提供形成有预备栅极的衬底;快速热退火处理形成有预备栅极的衬底;在衬底表面上,形成环绕预备栅极设置的抗反射层;对预备栅极进行第一次离子注入,形成过渡栅极;去除抗反射层,对过渡栅极和过渡栅极两侧的衬底进行第二次离子注入,以形成栅极和位于栅极两侧的源极和漏极;其中,抗反射层为固体抗反射层。
进一步地,形成抗反射层的步骤包括:在衬底上形成覆盖预备栅极的预备抗反射层;以及去除位于预备栅极上方的预备抗反射层,形成抗反射层。
进一步地,去除位于预备栅极上方的预备抗反射层的步骤中,平坦化处理形成上表面与预备栅极的上表面平齐的抗反射层。
进一步地,上述预备抗反射层的厚度为
进一步地,在形成抗反射层的步骤前,还包括在预备栅极的侧壁上形成侧壁层的步骤。
进一步地,上述抗反射层的材料不同于侧壁层的材料。
进一步地,上述抗反射层为通过化学气相沉积法形成的氧化物层、氮氧化物层或石墨层,优选氧化物层为二氧化硅层,氮氧化物层为氮氧化硅层。
进一步地,去除抗反射层的方法为干法刻蚀、湿法刻蚀,或者干法刻蚀与湿法刻蚀混用。
进一步地,上述第一次离子注入和第二次离子注入的步骤中,所注入的离子为N型元素或P型元素;优选N型元素为磷或砷,优选P型元素为硼或铟。
进一步地,上述第一次离子注入的能量范围为1000ev~10000ev;第二次离子注入的能量范围小于25000ev。
根据本发明的另一方面,提供了一种半导体器件的制备方法,包括掺杂栅极和源漏极的步骤,其中,掺杂栅极和源漏极的步骤中,采用的是上述的掺杂栅极和源漏极的方法。
应用本发明的掺杂栅极和源漏极的方法及半导体器件的制备方法,通过在环绕预备栅极的衬底上方形成抗反射层,以在第一次离子注入过程中,利用该抗反射层阻止离子进入预备栅极两侧的衬底中,而仅进入预备栅极中形成过渡栅极。待第一次离子注入结束后,将抗反射层去除,能够在第二次离子注入过程中使离子同时进入过渡栅极和其两侧的衬底中,形成栅极和源漏极。上述过程中,两次离子注入时均对预备栅极进行了掺杂,而仅在第二次离子注入时进行了源漏极的掺杂,进而达到使栅极中的离子掺杂浓度大于源漏极的掺杂浓度的目的。同时,本申请上述掺杂栅极和源漏极的方法中,将快速热退火处理的步骤设定在进行第一次离子注入之前进行。此时,快速热退火处理的执行有利于防止预备栅极中晶粒长大、晶粒之间出现较大的缝隙,从而有利于避免所注入的离子穿过缝隙进入衬底,使源漏极出现导通而发生隧穿效应。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请一种实施方式中掺杂栅极和源漏极的方法的工艺步骤流程示意图;
图2至图9示出了本申请一种实施方式中掺杂栅极和源漏极的方法中各步骤所形成的基体剖面结构示意图;
图2示出了形成有预备栅极的衬底的基体的剖面结构示意图;
图3示出了在图2所示的预备栅极的侧壁上形成侧壁层后的基体的剖面结构示意图;
图4示出了在图3所示的衬底表面上,形成环绕所述预备栅极设置的抗反射层后的基体的剖面结构示意图;
图4-1示出了在图3所示的衬底10上形成覆盖预备栅极20”的预备抗反射层30’后的基体的剖面结构示意图;
图5示出了在图4所示的基体上对预备栅极20”进行第一次离子注入时的基体的剖面结构示意图;
图6示出了在图4所示的基体上对预备栅极20”进行第一次离子注入后的基体的剖面结构示意图;
图7示出了去除图6所示结构中抗反射层后的基体的剖面结构示意图;
图8示出了在图7所示的基体上对过渡栅极20’和过渡栅极20’两侧的衬底10进行第二次离子注入时的基体的剖面结构示意图;以及
图9示出了在图7所示的基体上对过渡栅极20’和过渡栅极20’两侧的衬底10进行第二次离子注入后的基体的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术部分所介绍的,目前半导体制备过程中掺杂形成栅极和源漏极时,容易出现源漏极导通所导致的隧穿效应。为了解决这一问题,本申请申请人提供了一种掺杂栅极和源漏极的方法,如图1所示,其包括以下步骤:提供形成有预备栅极20”的衬底10;快速热退火处理所述形成有预备栅极20”的衬底10;在衬底10表面上,形成环绕预备栅极20”设置的抗反射层30;对预备栅极20”进行第一次离子注入,形成过渡栅极20’;去除抗反射层30,并对过渡栅极20’和过渡栅极20’两侧的衬底10进行第二次离子注入,以形成栅极20和位于所述栅极两侧的源极110和漏极120;其中,抗反射层30为固体抗反射层30。本申请上述的“预备栅极”指的是位于半导体衬底10上未进行掺杂前的待掺杂栅极。
本申请上述的方法中,在环绕预备栅极20”的衬底10上方形成抗反射层30,有利于在第一次离子注入过程中,利用该抗反射层30阻止离子进入预备栅极20”两侧的衬底10中,而仅进入预备栅极20”中形成过渡栅极20’。待第一次离子注入结束后,将抗反射层30去除,能够在第二次离子注入过程中使离子同时进入过渡栅极20’和其两侧的衬底10中,形成栅极20、源极110和漏极120。上述过程中,两次离子注入时均对预备栅极20”进行了掺杂,而仅在第二次离子注入时进行了源漏极的掺杂,使得栅极20中的离子掺杂浓度大于源漏极的掺杂浓度。
同时,本申请上述掺杂栅极和源漏极的方法中将快速热退火处理的步骤设定在进行第一次离子注入之前进行,此时,快速热退火处理的执行能够提高预备栅极20”中的多晶硅晶粒的完整性和密度。晶粒的完整性和密度越高,晶粒之间的缝隙越小,这就有利于避免后期离子注入时所注入的离子穿过预备栅极20”进入衬底10,进而有利于避免因后期源漏极的导通形成的隧穿效应。更值得注意的是,在快速热退火处理的步骤之后执行第一次离子注入的步骤,还有利于防止在快速热退火的过程中由于掺杂离子的促进作用所导致的多晶硅晶粒长大的问题。较小的晶粒之间的缝隙相对较小,这就有利于避免二次离子注入时所注入离子易穿过预备栅极20”进入衬底10。从而进一步降低因源漏极导通所形成的隧穿效应。
此外,上述方法中所形成的抗反射层30为固态抗反射层。相比于流动态抗反射层而言,固态抗反射层中晶粒或分子间距离较小,且晶粒或分子间的作用力较强,这就使得抗反射层30能够承受更强的离子撞击。在此基础上,在第一次离子注入的过程中,能够进一步防止离子穿过抗反射层30进入衬底10之中。同时还能够使更多的离子被掺杂至预备栅极20”中,更有利于灵活调节最终栅极和源漏极中离子掺杂浓度之间的差异。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,提供如图2所示的形成有预备栅极20”的衬底10。其中,预备栅极20”和衬底10的材料可以为单晶硅、绝缘体上硅(SOI)或锗硅(SiGe)等。作为示例,在本实施例中,衬底10选用P型的单晶硅材料构成。此外,在实际操作中,可以在预备栅极20”和衬底10之间还设置有一层栅极介质层以隔离预备栅极20”和衬底10。该栅极介质层如图2中标号40所示,该栅极介质层40可以为氧化物层,优选为氧化硅层。
在实际操作中,优选在上述预备栅极20”的侧壁上形成侧壁层210,形成如图3所示的基体结构。该侧壁层210可以在后续步骤形成及去除抗反射层30的步骤中对预备栅极20”进行保护,同时,还能够用于定义所欲形成的源漏极的位置。而且该侧壁层210有利于在后期工作中防止漏电流的产生。在一种优选实施方式中,该侧壁层210包括第一侧壁层201和第二侧壁层202。侧壁层设定采用本领域技术人员的惯常手段即可。而第一侧壁层201和第二侧壁层202的材料采用本领域技术人员所惯用的侧壁层材料即可。作为示例,在本实施例中,第一侧壁层201的材料为氧化硅,第二侧壁层202的材料为氮化硅。
在提供形成有预备栅极20”的衬底10的步骤后(优选在上述预备栅极20”的侧壁上形成侧壁层210后),在衬底10的表面上,形成环绕预备栅极20”设置的抗反射层30,形成如图4所示的基体结构(该图以形成有侧壁层210的结构为例,下同)。在一种优选实施方式中,在衬底10的表面上,形成环绕预备栅极20”设置的抗反射层30的步骤包括:在衬底10上形成覆盖预备栅极20”的预备抗反射层30’,进而形成如图4-1所示的基体结构;去除位于预备栅极20”上方的预备抗反射层30’,形成抗反射层30。其中优选在去除位于所述预备栅极20”上方的预备抗反射层30’的步骤中,平坦化处理以形成如图4中所示的上表面与所述预备栅极20”的上表面平齐的所述抗反射层30。通过将预备抗反射层30’平坦化处理至上表面与预备栅极20”的上表面平齐,有利于在第一次离子注入时减少调节注入程序的次数,简化操作流程。
上述形成抗反射层的步骤中,制备预备抗反射层30’的方法可以是本领域技术人员惯用的方法,采用的抗反射层30材料只要能够阻挡所注入的离子进入衬底10,并且能够在后期被去除即可。在一种更优选的实施方式中,采用不同于侧壁层210的材料形成预备抗反射层30’(抗反射层30)。这能够避免在后期去除抗反射层30时对侧壁层210造成伤害。更优选上述预备抗反射层30’(抗反射层30)为通过化学气相沉积法形成的氧化物层、氮氧化物层或石墨层。氧化物层、氮化物层和石墨层均具有较完整的晶体结构,晶粒之间的距离较近,在离子注入时,有利于阻止更高能量的离子进入衬底10中。优选氧化物层为二氧化硅层,氮氧化物层为氮氧化硅层。以二氧化硅或氮氧化硅作为抗反射层30的材料,有利于在阻碍离子进入衬底10的同时,避免向半导体中引入其他杂质,从而影响半导体的使用性能。
上述形成预备抗反射层30’的步骤中,预备抗反射层30’的厚度可以根据预备栅极20”及过渡栅极20’中的掺杂量进行调整,优选将其设定为。该厚度下的预备抗反射层30’有利于阻止第一次离子注入过程中喷向预备栅极20”两侧的离子进入衬底10之中,同时使预备抗反射层30的平坦化处理时间缩短,从而提高掺杂效率。
在衬底10的表面上,形成环绕预备栅极20”设置的抗反射层30的步骤后,如图5所示,对如图4所示的基体结构进行第一次离子注入,其中预备栅极20”进行第一次离子注入,形成过渡栅极20’,进而形成如图6所示的基体结构。在进行第一次离子注入的步骤中,离子注入的方法采用本领域技术人员惯用的方法即可。一种优选的实施方式中,在对预备栅极20”进行第一次掺杂的过程中,具体的第一次离子注入的工艺可以根据所需要的栅极掺杂浓度及其与源漏极掺杂浓度之差进行设置。在一种优选的实施方式中,第一次离子注入的能量范围为1000ev~10000ev。
在对预备栅极20”进行第一次离子注入,形成过渡栅极20’的步骤后,去除抗反射层30,形成如图7所示的结构。去除抗反射层30的方法可以根据不同的抗反射层30进行调整。在一种优选的实施方式中,去除抗反射层30的方法为干法刻蚀、湿法刻蚀,或者干法刻蚀与湿法刻蚀混用。在一种可选的实施方式中,刻蚀方法为反应离子刻蚀,本领域的技术人员可以根据实际工艺需求设置干法刻蚀的工艺参数。
在去除抗反射层30的步骤后,如图8所示,对图7中所示结构中的过渡栅极20’和其两侧的衬底10进行第二次离子注入,形成如图9所示的栅极20和位于栅极20两侧的源极110和漏极120。在进行第二次离子注入的步骤中,离子注入的方法采用本领域技术人员惯用的方法即可。一种优选的实施方式中,第二次离子注入的能量范围小于25000ev。
经上述两次离子注入,能够使栅极和源漏极形成不同的掺杂浓度,同时能够避免栅极的过量掺杂引起源漏极导通形成的隧穿效应。
上述两次离子注入的步骤中,针对不同类型的半导体,所选用的掺杂离子的种类也不同。本申请上述的掺杂方法中,在第一次离子注入和第二次离子注入的步骤中,当半导体为N型半导体时,所注入的离子为N型元素;优选所述N型元素为磷或砷。以磷为例,磷原子在取代原晶体结构中的原子并构成共价键时,多余的第五个价电子很容易摆脱磷原子核的束缚而成为自由电子。于是半导体中的自由电子数目大量增加,自由电子成为多数载流子,形成N型半导体。当半导体为P型半导体时,所注入的离子为P型元素;优选P型元素为硼或铟。以硼为例,硼原子在取代原晶体结构中的原子并构成共价键时,因缺少一个价电子而形成一个空穴,于是半导体中的空穴数目大量增加,使空穴成为多数载流子,形成P型半导体。
本申请申请人还提供了一种半导体器件的制备方法,包括掺杂栅极和源漏极的步骤,其中,掺杂栅极和源漏极的方法即为上述的方法。采用上述的方法,在快速热退火处理的步骤之后执行第一次离子注入的步骤,有利于防止在快速热退火的过程中由于掺杂离子的促进作用所导致的多晶硅晶粒长大的问题。晶粒较小时,晶粒之间的缝隙较小,进而有利于避免二次离子注入时所注入离子易穿过预备栅极进入衬底。从而进一步降低因源漏极导通所形成的隧穿效应。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)通过在环绕预备栅极的衬底上形成抗反射层,有利于在第一次离子注入过程中实现对暴露在外的预备栅极进行预掺杂的目的,同时有利于使进入预备栅极两侧的离子停留在抗反射层,而无法进入预备栅极两侧的衬底中。去除抗反射层后进行第二次离子注入,能够使离子同时进入栅极和栅极两侧,使栅极和源漏极具有不同的掺杂浓度。
2)该方法中在快速热退火处理的步骤之后执行第一次离子注入的步骤,有利于防止快速热退火处理中掺杂离子的促进作用所导致的栅极中出现较大缝隙的问题,进而有利于防止所注入的离子穿过栅极进入衬底中,从而有利于防止源漏极导通所产生的隧穿效应。
3)采用固态抗反射层,有利于进一步防止离子穿过抗反射层进入衬底之中。同时,还有利于灵活调节最终栅极和源漏极中离子掺杂浓度之间的差异。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种掺杂栅极和源漏极的方法,其特征在于,包括以下步骤:
提供形成有预备栅极的衬底;
快速热退火处理所述形成有预备栅极的衬底;
在所述衬底表面上,形成环绕所述预备栅极设置的抗反射层;
对所述预备栅极进行第一次离子注入,形成过渡栅极;
去除所述抗反射层,
对所述过渡栅极和所述过渡栅极两侧的衬底进行第二次离子注入,以形成所述栅极和位于所述栅极两侧的源极和漏极;
其中,所述抗反射层为固体抗反射层。
2.根据权利要求1所述的方法,其特征在于,形成所述抗反射层的步骤包括:
在所述衬底上形成覆盖所述预备栅极的预备抗反射层;以及
去除位于所述预备栅极上方的所述预备抗反射层,形成所述抗反射层。
3.根据权利要求2所述的方法,其特征在于,去除位于所述预备栅极上方的所述预备抗反射层的步骤中,平坦化处理形成上表面与所述预备栅极的上表面平齐的所述抗反射层。
4.根据权利要求2所述的方法,其特征在于,所述预备抗反射层的厚度为
5.根据权利要求1所述的方法,其特征在于,在形成所述抗反射层的步骤前,还包括在所述预备栅极的侧壁上形成侧壁层的步骤。
6.根据权利要求5所述的方法,其特征在于,所述抗反射层的材料不同于所述侧壁层的材料。
7.根据权利要求1至6中任一项所述的方法,其特征在于,所述抗反射层为通过化学气相沉积法形成的氧化物层、氮氧化物层或石墨层,优选所述氧化物层为二氧化硅层,所述氮氧化物层为氮氧化硅层。
8.根据权利要求1所述的方法,其特征在于,去除所述抗反射层的方法为干法刻蚀、湿法刻蚀,或者干法刻蚀与湿法刻蚀混用。
9.根据权利要求1至6中任一项所述的方法,其特征在于,所述第一次离子注入和所述第二次离子注入的步骤中,所注入的离子为N型元素或P型元素;优选所述N型元素为磷或砷,优选所述P型元素为硼或铟。
10.根据权利要求1至6中任一项所述的方法,其特征在于,所述第一次离子注入的能量范围为1000ev~10000ev;所述第二次离子注入的能量范围小于25000ev。
11.一种半导体器件的制备方法,包括掺杂栅极和源漏极的步骤,其特征在于,所述掺杂栅极和源漏极的步骤中,采用的是权利要求1至10中任一项所述的掺杂栅极和源漏极的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410280322.6A CN105448685B (zh) | 2014-06-20 | 2014-06-20 | 掺杂栅极和源漏极的方法及半导体器件的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410280322.6A CN105448685B (zh) | 2014-06-20 | 2014-06-20 | 掺杂栅极和源漏极的方法及半导体器件的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448685A true CN105448685A (zh) | 2016-03-30 |
CN105448685B CN105448685B (zh) | 2018-06-08 |
Family
ID=55558746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410280322.6A Active CN105448685B (zh) | 2014-06-20 | 2014-06-20 | 掺杂栅极和源漏极的方法及半导体器件的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448685B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040056033A (ko) * | 2002-12-23 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US6806154B1 (en) * | 1998-10-08 | 2004-10-19 | Integrated Device Technology, Inc. | Method for forming a salicided MOSFET structure with tunable oxynitride spacer |
CN101840854A (zh) * | 2009-03-16 | 2010-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体的掺杂方法 |
CN101882574A (zh) * | 2009-05-06 | 2010-11-10 | 中芯国际集成电路制造(北京)有限公司 | 半导体制造工艺流程中掺杂栅极和漏、源极的方法 |
-
2014
- 2014-06-20 CN CN201410280322.6A patent/CN105448685B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806154B1 (en) * | 1998-10-08 | 2004-10-19 | Integrated Device Technology, Inc. | Method for forming a salicided MOSFET structure with tunable oxynitride spacer |
KR20040056033A (ko) * | 2002-12-23 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
CN101840854A (zh) * | 2009-03-16 | 2010-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体的掺杂方法 |
CN101882574A (zh) * | 2009-05-06 | 2010-11-10 | 中芯国际集成电路制造(北京)有限公司 | 半导体制造工艺流程中掺杂栅极和漏、源极的方法 |
Non-Patent Citations (1)
Title |
---|
王广厚: "《粒子同固体相互作用物理学》", 28 February 1991 * |
Also Published As
Publication number | Publication date |
---|---|
CN105448685B (zh) | 2018-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103762236B (zh) | 集成电路组件及其制造方法 | |
CN102931222B (zh) | 半导体器件及其制造方法 | |
CN105448916B (zh) | 晶体管及其形成方法 | |
CN104576382B (zh) | 一种非对称FinFET结构及其制造方法 | |
TW200644257A (en) | Self-aligned STI SONOS | |
CN103426768B (zh) | 半导体器件制造方法 | |
US20120007146A1 (en) | Method for forming strained layer with high ge content on substrate and semiconductor structure | |
CN104517822A (zh) | 一种半导体器件的制造方法 | |
CN103426769A (zh) | 半导体器件制造方法 | |
CN103985634B (zh) | 一种pmos晶体管的制造方法 | |
TWI564942B (zh) | 埋層的形成方法 | |
CN104103586B (zh) | 半导体器件的形成方法 | |
TW201306180A (zh) | 記憶體結構之製造方法 | |
CN106449404A (zh) | 半导体结构及其形成方法 | |
CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
CN107799418A (zh) | 半导体结构及其形成方法 | |
CN105448685A (zh) | 掺杂栅极和源漏极的方法及半导体器件的制备方法 | |
CN106158641A (zh) | finFET器件及其制作方法 | |
CN102569160B (zh) | 半导体器件制作方法 | |
CN105244277A (zh) | 无结场效应晶体管及其形成方法 | |
CN104952784A (zh) | 沟槽隔离结构、其制作方法及半导体器件和图像传感器 | |
CN105097919A (zh) | 半浮栅晶体管结构及其制作方法 | |
CN105336588B (zh) | 半导体器件的形成方法 | |
CN107275400A (zh) | 半导体结构及其形成方法 | |
WO2017079928A1 (zh) | 隧穿场效应晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |