CN105448680A - 半导体结构的形成方法和半导体结构 - Google Patents
半导体结构的形成方法和半导体结构 Download PDFInfo
- Publication number
- CN105448680A CN105448680A CN201410310726.5A CN201410310726A CN105448680A CN 105448680 A CN105448680 A CN 105448680A CN 201410310726 A CN201410310726 A CN 201410310726A CN 105448680 A CN105448680 A CN 105448680A
- Authority
- CN
- China
- Prior art keywords
- grid structure
- fin
- ion implantation
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法和半导体结构，其中，半导体结构包括：衬底，包括二极管区和晶体管区，二极管区至少具有一个第一鳍部，晶体管区至少具有一个第二鳍部；位于半导体衬底内的第一阱区；位于第二阱区上的第一阱区，第一、第二阱区类型不同；位于衬底上的至少一个第一栅极结构；位于半导体衬底上的至少一个第二栅极结构；第一栅极结构两侧的第一鳍部内具有第一halo离子注入区和第一LDD离子注入区，或者具有第一halo离子注入区和第一源漏离子注入区，或者具有第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区；第二栅极结构两侧的第二鳍部内具有晶体管的源极和漏极。本发明的半导体结构的输出电压稳定。
Description
技术领域
本发明涉及半导体领域，尤其涉及半导体结构的形成方法和半导体结构。
背景技术
钳位二极管导通工作时，可以钳制二极管两端电位差。例如，当钳位二极管负极接地时，则正极端电路的电位比地电位高，钳位二极管会导通将其电势下拉，即正端被钳位在零电位或零电位以下(在钳位二极管功率耐受范围内)。
钳位二极管包括雪崩二极管和齐纳二极管。雪崩二极管发生的雪崩击穿原理为：在电场作用下，载流子能量增大，不断与晶体原子相碰，使共价键中的电子激发形成自由电子-空穴对。新产生的载流子又通过碰撞产生自由电子-空穴对，产生倍增效应，就像雪崩一样增加载流子。而齐纳二极管发生的齐纳击穿与雪崩击穿完全不同。在高的反向电压下，PN结中存在强电场，它能够直接破坏共价键将束缚电子分离来形成电子-空穴对，形成大的反向电流。因此，与雪崩二极管相比，齐纳击穿需要的电场强度很大，而且只有在杂质浓度特别大的PN结才能够做到。
钳位二极管掺杂浓度没这么高，它们的电击穿都是雪崩击穿，因此，钳位二极管为雪崩二极管。
参考图1至图5，现有技术中，含有鳍式场效应晶体管和雪崩二极管的半导体结构的形成方法如下：
参考图1和图2，提供半导体衬底100，半导体衬底100包括二极管区A和晶体管区B，二极管区A用于形成雪崩二极管，晶体管区B用于形成N型鳍式场效应晶体管。二极管区A至少具有一个第一鳍部103，晶体管区B至少具有一个第二鳍部104。
接着，参考图3和图4，在晶体管区B的半导体衬底上形成至少一个栅极结构107，栅极结构107横跨至少一个第二鳍部104，并覆盖第二鳍部104的侧壁与顶部。栅极结构107包括栅氧层和位于栅氧层上的栅极。
接着，参考图5，以栅极结构107为掩膜对栅极结构107两侧的第二鳍部104内进行LDD离子注入，形成LDD离子注入区109。接着，在栅极结构107的周围形成侧墙108。之后，以侧墙108为掩膜对侧墙108两侧的第二鳍部104内进行源漏离子注入，形成源极110和漏极111。两个相邻栅极结构107之间的漏极111为共同漏极。其中，LDD离子注入类型为N型，源漏离子注入也为N型。
接着，继续参考图5，对二极管区A、第一鳍部103进行离子注入形成第一阱区(图未示)。接着，在第一阱区上形成第二阱区(图未示)。第二阱区的离子注入类型与第一阱区的离子注入类型不同。对于晶体管区B用于形成N型鳍式场效应晶体管时，第一阱区的离子注入类型为P型，第二阱区的离子注入类型为N型。因此，形成了一个PN结，该PN结为雪崩二极管。
然而，采用现有技术的方法形成的半导体结构的性能比较差。
发明内容
本发明解决的问题是采用现有技术的方法形成的半导体结构的性能比较差。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管，所述二极管区至少具有一个第一鳍部，所述晶体管区至少具有一个第二鳍部；
在所述二极管区、所述晶体管区、第一鳍部和第二鳍部内形成第一阱区；
在所述第一阱区上形成第二阱区，所述第一阱区类型与第二阱区类型不同；
在所述二极管区的半导体衬底上形成至少一个第一栅极结构，所述第一栅极结构横跨至少一个所述第一鳍部，并覆盖所述第一鳍部的侧壁与顶部；
在所述晶体管区的半导体衬底上形成至少一个第二栅极结构，所述第二栅极结构横跨至少一个所述第二鳍部，并覆盖所述第二鳍部的侧壁与顶部；
以所述第一栅极结构为掩膜，对所述第一栅极结构两侧的第一鳍部进行第一halo离子注入和第一LDD离子注入，或者进行第一halo离子注入和第一源漏离子注入，或者进行第一halo离子注入、第一LDD离子注入和第一源漏离子注入；
以所述第二栅极结构为掩膜，对所述第二栅极结构两侧的第二鳍部进行第二源漏离子注入，形成所述晶体管的源极和漏极。
可选的，所述第一栅极结构与第二栅极结构在同一步骤中形成。
可选的，以所述第二栅极结构为掩膜，对所述第二栅极两侧的第二鳍部进行第二源漏离子注入的步骤之前，还包括，以所述第二栅极结构为掩膜，对第二栅极两侧的第二鳍部进行第二LDD离子注入和第二halo离子注入中的至少一个。
可选的，所述第二LDD离子注入与第一LDD离子注入同时进行，所述第二LDD离子注入与所述第一LDD离子注入的注入剂量、注入能量相同。
可选的，所述第二halo离子注入与所述第一halo离子注入同时进行，所述第二halo离子注入与所述第一halo离子注入的注入剂量、注入能量相同。
可选的，所述第一栅极结构的特征尺寸为10～200nm，所述第一栅极结构的顶面面积与所述半导体衬底的顶面面积比为10％～60％。
可选的，所述第一鳍部与第二鳍部在长度方向平行排列、所述第一鳍部与第二鳍部连接、或者所述第一鳍部与第二鳍部一体成型。
可选的，以所述第一栅极结构为掩膜，对所述第一栅极结构两侧的第一鳍部进行第一halo离子注入、第一LDD离子注入和第一源漏离子注入时，具体包括：
以所述第一栅极结构为掩膜，对所述第一栅极结构两侧的第一鳍部进行第一halo离子注入和第一LDD离子注入；
对第一halo离子注入和第一LDD离子注入之后，在所述第一栅极结构周围形成第一侧墙；
以所述第一栅极结构和第一侧墙为掩膜，对所述第一侧墙两侧的第一鳍部进行第一源漏离子注入。
可选的，以所述第二栅极结构为掩膜，对所述第二栅极结构两侧的第二鳍部进行第二源漏离子注入包括：
在所述第二栅极结构周围形成第二侧墙；
以所述第二侧墙为掩膜，对所述第二侧墙两侧的第二鳍部进行第二源漏离子注入。
与现有技术相比，本发明的技术方案具有以下优点：
以第一栅极结构为掩膜，对第一栅极结构两侧的第一鳍部进行第一halo离子注入和第一LDD离子注入，或者进行第一halo离子注入和第一源漏离子注入，或者进行第一halo离子注入、第一LDD离子注入和第一源漏离子注入。形成的第一halo离子注入区与第一LDD离子注入区、或者形成第一halo离子注入区和第一源漏离子注入区，或者形成第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区。这样，第一halo离子注入区会与相邻的第一LDD离子注入区形成PN结，第一halo离子注入区会与相邻的第一源漏离子注入区形成PN结。在二极管区内就会同时具有多个雪崩晶体管和多个齐纳晶体管。而外界温度升高，雪崩二极管的击穿电压会升高，齐纳晶体管的击穿电压会降低。因此，该多个雪崩晶体管和多个齐纳晶体管共同作用可以使得外界温度对雪崩二极管和齐纳二极管的影响正好相互抵消。也就是说，当外界温度变化时，本发明中的二极管区的二极管对电路的稳压调节结果基本相同，从而使得后续形成的半导体结构的输出电压稳定，波动较小。
更进一步的，二极管区中的每个雪崩二极管和齐纳二极管都与晶体管区的鳍式场效应晶体管的制作工艺相兼容，并没有额外工艺区刻意形成二极管区中雪崩二极管和齐纳二极管，因此，大大节省工艺步骤，工艺成本，且提高了制作半导体结构的制作效率。
本发明还提供一种半导体结构，包括：
半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管，所述二极管区至少具有一个第一鳍部，所述晶体管区至少具有一个第二鳍部；
位于所述二极管区、所述晶体管区、第一鳍部和第二鳍部内的第一阱区；
位于第二阱区上的第一阱区，所述第一阱区类型与第二阱区类型不同；
位于半导体衬底上的至少一个第一栅极结构，所述第一栅极结构横跨至少一个所述第一鳍部，并覆盖所述第一鳍部的侧壁与顶部；
位于半导体衬底上的至少一个第二栅极结构，所述第二栅极结构横跨至少一个所述第二鳍部，并覆盖所述第二鳍部的侧壁与顶部；
所述第一栅极结构两侧的第一鳍部内具有第一halo离子注入区和第一LDD离子注入区，或者具有第一halo离子注入区和第一源漏离子注入区，或者具有第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区；
所述第二栅极结构两侧的第二鳍部内具有所述晶体管的源极和漏极。
可选的，所述第二栅极结构两侧还具有第二halo离子注入区和第二LDD离子注入区中的至少一个。
可选的，所述第一栅极结构的特征尺寸为10～200nm，所述第一栅极结构的顶面面积与所述半导体衬底的顶面面积比为10％～60％。
可选的，所述第一鳍部与第二鳍部在长度方向平行排列、所述第一鳍部与第二鳍部连接、或者所述第一鳍部与第二鳍部一体成型。
与现有技术相比，本发明的技术方案具有以下优点：
采用本发明的半导体结构，由于在二极管区具有至少一个第一halo离子注入区与第一LDD离子注入区、或者具有至少一个第一halo离子注入区和第一源漏离子注入区，或者具有至少一个第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区。这样，第一halo离子注入区会与相邻的第一LDD离子注入区形成PN结，第一halo离子注入区会与相邻的第一源漏离子注入区形成PN结。在二极管区内就会同时具有多个雪崩晶体管和多个齐纳晶体管。而外界温度升高，雪崩二极管的击穿电压会升高，齐纳晶体管的击穿电压会降低。因此，该多个雪崩晶体管和多个齐纳晶体管共同作用可以使得外界温度对雪崩二极管和齐纳二极管的影响正好相互抵消。也就是说，当外界温度变化时，本发明的半导体结构的输出电压稳定，波动较小。
本发明还提供另外的一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管；
在所述二极管区和所述晶体管区的半导体衬底内形成第三阱区；
在第三阱区上形成第四阱区，所述第三阱区类型与第四阱区类型不同；
在所述二极管区的半导体衬底上形成至少一个第三栅极结构；
在所述晶体管区的半导体衬底上形成至少一个第四栅极结构；
以第三栅极结构为掩膜，对第三栅极结构两侧的二极管区的半导体衬底进行第三halo离子注入和第三LDD离子注入，或者进行第三halo离子注入和第三源漏离子注入，或者进行第三halo离子注入、第三LDD离子注入和第三源漏离子注入。
以第四栅极结构为掩膜，对第四栅极结构两侧的晶体管区的半导体衬底内进行第四源漏离子注入，形成所述晶体管的源极和漏极。
可选的，以第四栅极结构为掩膜，对第四栅极结构两侧的第四鳍部进行第四源漏离子注入的步骤之前，还包括，以所述第四栅极结构为掩膜，对第四栅极结构两侧的第四鳍部进行第四LDD离子注入和第四halo离子注入中的至少一个，所述第四LDD离子注入与第三LDD离子注入同时进行，所述第四halo离子注入与所述第三halo离子注入同时进行。
可选的，所述第三栅极结构的特征尺寸为10～200nm，所述第四栅极结构顶面面积与所述半导体衬底的顶面面积比为10％～60％。
与现有技术相比，本发明的技术方案具有以下优点：
以第一栅极结构为掩膜，对第一栅极结构两侧的二极管区的半导体衬底进行第一halo离子注入和第一LDD离子注入，或者进行第一halo离子注入和第一源漏离子注入，或者进行第一halo离子注入、第一LDD离子注入和第一源漏离子注入。形成的第一halo离子注入区与第一LDD离子注入区、或者形成第一halo离子注入区和第一源漏离子注入区，或者形成第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区。这样，第一halo离子注入区会与相邻的第一LDD离子注入区形成PN结，第一halo离子注入区会与相邻的第一源漏离子注入区形成PN结。在二极管区内就会同时具有多个雪崩晶体管和多个齐纳晶体管。而外界温度升高，雪崩二极管的击穿电压会升高，齐纳晶体管的击穿电压会降低。因此，该多个雪崩晶体管和多个齐纳晶体管共同作用可以使得外界温度对雪崩二极管和齐纳二极管的影响正好相互抵消。也就是说，当外界温度变化时，本发明中的二极管区的二极管对电路的稳压调节结果基本相同，从而使得后续形成的半导体结构的输出电压稳定，波动较小。
更进一步的，二极管区中的每个雪崩二极管和齐纳二极管都与晶体管区的平面晶体管的制作工艺相兼容，并没有额外工艺区刻意形成二极管区中雪崩二极管和齐纳二极管，因此，大大节省工艺步骤，工艺成本，且提高了制作半导体结构的制作效率。
本发明还提供另外的一种半导体结构，包括：
半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管；
位于所述二极管区、所述晶体管区的半导体衬底内的第三阱区；
位于第三阱区上的第四阱区，所述第四阱区类型与第三阱区类型不同；
位于二极管区的半导体衬底上的至少一个第三栅极结构；
位于晶体管区的半导体衬底上的至少一个第四栅极结构；
所述第三栅极结构两侧的半导体衬底内具有第三halo离子注入区和第三LDD离子注入区，或者具有第三halo离子注入区和第三源漏离子注入区，或者具有第三halo离子注入区、第三LDD离子注入区和第三源漏离子注入区；
所述第四栅极结构两侧的晶体管区的半导体衬底内具有所述晶体管的源极和漏极。
可选的，所述第三栅极结构的特征尺寸为10～200nm，所述第四栅极结构顶面面积与所述半导体衬底的顶面面积比为10％～60％。
与现有技术相比，本发明的技术方案具有以下优点：
采用本发明的半导体结构，由于在二极管区具有至少一个第一halo离子注入区与第一LDD离子注入区、或者具有至少一个第一halo离子注入区和第一源漏离子注入区，或者具有至少一个第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区。这样，第一halo离子注入区会与相邻的第一LDD离子注入区形成PN结，第一halo离子注入区会与相邻的第一源漏离子注入区形成PN结。在二极管区内就会同时具有多个雪崩晶体管和多个齐纳晶体管。而外界温度升高，雪崩二极管的击穿电压会升高，齐纳晶体管的击穿电压会降低。因此，该多个雪崩晶体管和多个齐纳晶体管共同作用可以使得外界温度对雪崩二极管和齐纳二极管的影响正好相互抵消。也就是说，当外界温度变化时，本发明的半导体结构的输出电压稳定，波动较小。
附图说明
图1是现有技术中的具有鳍部的半导体衬底的立体结构示意图；
图2是图1沿AA方向的结构示意图与沿BB方向的结构示意图的组合图；
图3是现有技术中的形成栅极结构的半导体衬底的立体结构示意图；
图4是图3沿AA方向的结构示意图与沿BB方向的结构示意图的组合图；
图5是沿图3中的AA方向与BB方向形成的半导体结构的剖面结构示意组合图；
图6是本发明第一实施例中的具有鳍部的半导体衬底的立体结构示意图；
图7是图6沿CC方向的结构示意图与沿DD方向的结构示意图的组合图；
图8是本发明中的第一实施例中形成第一栅极结构和第二栅极结构的剖面结构示意；
图9是图8沿CC方向的结构示意图与沿DD方向的结构示意图的组合图；
图10和图11是沿图8的CC方向与DD方向形成的半导体结构中各步骤的剖面结构示意组合图；
图12是在halo离子注入的离子为磷离子时，PMOS晶体管的源/漏结电容随halo离子注入的能量和剂量变化的趋势图；
图13是在halo离子注入的离子为砷离子时，PMOS晶体管的源/漏结电容随halo离子注入的能量和剂量变化的趋势图；
图14是halo离子注入的离子为磷离子时所得到的杂质浓度的变化趋势图；
图15是halo离子注入的离子为砷离子时所得到的杂质浓度的变化趋势图；
图16是本发明第二实施例中的具有鳍部的半导体衬底的立体结构示意图；
图17是本发明中的第二实施例中形成第三栅极结构和第四栅极结构的剖面结构示意图。
具体实施方式
经过发现和分析，采用现有技术的方法形成的半导体结构的性能比较差的原因为：采用现有技术的方法形成的半导体结构受外界温度影响大。具体如下：
雪崩二极管的击穿电压会随着外界温度的升高而增大，随着外界温度的降低而减小。现有技术中，包含有N型的鳍式场效应晶体管的电路中只采用雪崩二极管作为钳位二极管。当外界温度变化时，该钳位二极管对电路的稳压调节结果不同，从而使形成的半导体结构的输出电压值不同。因此，形成的半导体结构会出现输出电压不稳定、波动较大的缺陷。
鉴于采用现有技术的方法形成的半导体结构出现输出电压不稳定的问题，本发明提供一种半导体结构的形成方法和半导体结构，采用本发明的方法形成的半导体结构受外界温度影响小，输出电压稳定，输出电压波动小。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
实施例一
参考图6至图11，本实施例提供一种半导体结构的形成方法，具体为：
结合参考图6和图7，提供半导体衬底，所述半导体衬底包括二极管区A和晶体管区B，所述二极管区A用于形成二极管，所述晶体管区B用于形成晶体管，所述二极管区A至少具有一个第一鳍部203，所述晶体管区B至少具有一个第二鳍部303。具体如下：
本实施例中，半导体衬底为硅衬底，分为二极管区A的半导体衬底200和晶体管区B的半导体衬底300。其他实施例中，半导体衬底也可以是锗、锗硅、砷化镓衬底或绝缘体上硅衬底。本实施例中的半导体衬底较优选择硅衬底，因为在硅衬底上实施本发明要比在上述其他半导体衬底上实施本发明的成本低。
二极管区A中的第一鳍部203的形成方法如下：在半导体衬底200上形成图形化的掩膜层(图未示)，所述图形化的掩膜层定义出待形成的第一鳍部位置；以所述图形化的掩膜层为掩膜刻蚀半导体衬底200形成至少一个第一凸起结构，然后在第一凸起结构之间形成高度相同的并且低于第一凸起结构的二极管区绝缘层202，二极管区绝缘层202起到半导体器件之间的绝缘作用。所述高于二极管区绝缘层202的第一凸出结构为第一鳍部203。
第二鳍部303的形成方法如下：在半导体衬底400上形成图形化的掩膜层(图未示)，所述图形化的掩膜层定义出待形成的第二鳍部位置；以所述图形化的掩膜层为掩膜刻蚀半导体衬底400形成至少一个第二凸起结构，然后在第二凸起结构之间形成高度相同的并且低于第二凸起结构的晶体管区绝缘层302，晶体管区绝缘层302起到半导体器件之间的绝缘作用。所述高于晶体管区绝缘层302的第二凸出结构为第二鳍部303。
本实施例中，第一鳍部203与第二鳍部303在长度方向平行排列，并且是在同一步骤中形成的。其他实施例中，第一鳍部203与第二鳍部303也可以不在同一个步骤中形成。
其他实施例中，二极管区的半导体衬底和晶体管区的半导体衬底都为绝缘体上硅(SOI)。绝缘体上硅包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。所述在二极管区的顶部硅层用于形成至少一个第一鳍部，在晶体管区的顶部硅层用于形成至少一个第二鳍部。
接着，继续参考图6和图7，在所述二极管区A、所述晶体管区B、第一鳍部203和第二鳍部303内形成第一阱区(图未示)。在第一阱区上形成第二阱区，所述第一阱区类型与第二阱区类型不同。
晶体管区B中的晶体管为N型鳍式场效应晶体管时，第一阱区的注入类型为P型，例如，注入离子为硼(B)离子、铟(In)离子。第二阱区的注入类型为N型。例如，注入离子为磷(P)离子、砷(As)离子。形成第一阱区和第二阱区的注入剂量都小于1E14/cm2，注入能量都小于1000KeV。
晶体管区B中的晶体管为P型鳍式场效应晶体管时，第一阱区的注入类型为N型。第二阱区的注入类型为P型。形成第一阱区和第二阱区的注入剂量都小于1×1014atom/cm2，注入能量都小于1000Kev。
之所以这样注入，对于晶体管区B后续形成的鳍式场效应晶体管来说，是因为半导体衬底之间的隔离效果比较好，能够更好的阻断底部干扰。相对于后续的LDD离子注入量、halo离子注入量、源漏离子注入量，第一阱区和第二阱区的注入量较小，在二极管区A中的一个第一鳍部203上对应的形成了一个雪崩二极管。如果二极管区A中不只具有一个第一鳍部203，则雪崩二极管的个数也不止一个。
接着，参考图8和图9，在所述二极管区A的半导体衬底上形成至少一个第一栅极结构204，所述第一栅极结构204横跨至少一个所述第一鳍部203，并覆盖所述第一鳍部203的侧壁与顶部。
在所述晶体管区B的半导体衬底上形成至少一个第二栅极结构304，所述第二栅极结构304横跨至少一个所述第二鳍部303，并覆盖所述第二鳍部303的侧壁与顶部。
第一栅极结构204包括第一栅介质层和位于第一栅介质层上的第一栅极层。第一栅极结构204的具体形成方法如下：
在二极管区A的绝缘层202、第一鳍部203上形成第一栅介质材料层，然后在第一栅介质材料层上形成第一栅极材料层。第一栅介质材料层的材料为氧化硅，第一栅极材料层为多晶硅。接着，在第一栅极材料层上形成图案化的掩膜层，以所述图案化的掩膜层为掩膜对第一栅介质材料层、第一栅极材料层进行刻蚀，形成第一栅极结构204。第一栅极结构204横跨至少一个所述第一鳍部203，并覆盖所述第一鳍部203的侧壁与顶部。
第二栅极结构304包括第二栅介质层和位于第二栅介质层上的第二栅极层。第二栅极结构304的具体形成方法如下：
在晶体管区的绝缘层302、第二鳍部303上形成第二栅介质材料层，然后在第二栅介质材料层上形成第二栅极材料层。第二栅介质材料层的材料为氧化硅，第二栅极材料层为多晶硅。接着，在第二栅极材料层上形成图案化的掩膜层，以所述图案化的掩膜层为掩膜对第二栅介质材料层、第二栅极材料层进行刻蚀，形成第二栅极结构304。第二栅极结构304横跨至少一个所述第二鳍部303，并覆盖所述第二鳍部303的侧壁与顶部。
本实施例中第一栅极结构204和第二栅极结构304是在同一步骤中形成的。其他实施例中，可以先形成第一栅极结构204，接着再形成第二栅极结构304。也可以先形成第二栅极结构304，接着再形成第一栅极结构204。
本实施例中，第一栅极结构204的长度为10nm～200nm，第一栅极结构204的长度也为第一栅极结构的特征尺寸。第一栅极结构204的宽度为0.1μm～5μm。两个相邻的第一栅极结构之间的距离大于40nm。第一栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10％～60％。
本实施例中，第二栅极结构304的尺寸和分布与第一栅极结构204的尺寸和分布相同。其他实施例中，第二栅极结构304的尺寸和分布也可以与第一栅极结构204的尺寸和分布不同，第二栅极结构304的尺寸和分布可以根据后续形成的半导体结构的具体类型进行确定。
接着，参考图10，以第一栅极结构204为掩膜，对第一栅极结构204两侧的第一鳍部203进行第一halo离子注入形成第一halo离子注入区205、进行第一LDD离子注入形成第一LDD离子注入区206。
以第二栅极结构304为掩膜，对第二栅极结构304两侧的第二鳍部303进行第二halo离子注入形成第二halo离子注入区305、进行第二LDD离子注入形成第二LDD离子注入区306。
本实施例中，第二halo离子注入的作用为：防止源漏耗尽层的穿通(punchthough)和短沟道效应(shortchanneleffect)。晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二halo离子注入区305的注入离子为P型离子，例如硼离子、铟离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第二halo离子注入区305的注入离子为N型离子，例如磷离子、砷离子。
第二LDD离子注入区可以降低电场，并可以显著改进热电子效应。晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二LDD离子注入区306的注入离子为N型离子，例如磷离子、砷离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第二LDD离子注入区306的注入离子为P型离子，例如硼离子、铟离子。
本实施例中，第一halo离子注入区205在第一LDD离子注入区206的一侧，第二halo离子注入区305在第二LDD离子注入区306的一侧。其他实施例中，第一halo离子注入区205也可以包围第一LDD离子注入区206，第二halo离子注入区305也可以包围第二LDD离子注入区306。
本实施例中，是先进行第一LDD离子注入和第二LDD离子注入，然后再进行第一halo离子注入和第二halo离子注入的。其他实施例中，也可以先进行第一halo离子注入和第二halo离子注入，然后再进行第一LDD离子注入和第二LDD离子注入。
其中，本实施例中，第一LDD离子注入和第二LDD离子注入在同一个步骤中进行，其他实施例中，第一LDD离子注入和第二LDD离子注入也可以不在同一个步骤中进行。第一halo离子注入和第二halo离子注入在同一个步骤中进行，其他实施例中，第一halo离子注入和第二halo离子注入也可以不在同一个步骤中进行。
接着，参考图11，在第一栅极结构204的周围形成第一侧墙207，以第一侧墙207为掩膜，对第一侧墙207两侧的第一鳍部203进行第一源漏离子注入形成第一源漏离子注入区208。
在第二栅极结构304的周围形成第二侧墙307，以第二侧墙307为掩膜，对第二侧墙307两侧的第二鳍部303进行第二源漏离子注入，形成晶体管的源极308和晶体管的漏极309。本实施例中，晶体管的漏极309为共用漏极。其他实施例中，晶体管的漏极也可以不为共用漏极，也属于本发明的保护范围。
晶体管区B中的晶体管为N型鳍式场效应晶体管时，第一源漏离子注入区208的注入离子为N型离子，例如磷离子、砷离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第一源漏离子注入区208的注入离子为P型离子，例如硼离子、铟离子。第一源漏离子注入明显比第一halo离子注入、第一LDD离子注入的注入剂量大。
晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二源漏离子注入的离子为N型离子，例如磷离子、砷离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第二源漏离子注入的离子为P型离子，例如硼离子、铟离子。第二源漏离子注入也明显比第二halo离子注入、第二LDD离子注入的注入剂量大。
需要说明的是，晶体管的源/漏结电容Cj0直接影响了后续形成的半导体结构的工作速度和功耗，减小源/漏结电容可以提高工作速度并且降低功耗。进一步，随着源/漏结电容的减小，结漏电流也随之减小，进而使得功耗进一步地降低。
以晶体管区B中的晶体管为P型鳍式场效应晶体管为例，参考图12和图13，其是用Synopsys公司的SProcess和SDevice软件仿真得到的PMOS晶体管的源/漏结电容Cj0与halo离子注入的离子、注入能量和注入剂量变化的趋势，halo离子注入的角度为30度。
图12中，实线L11和L12表示注入的离子为磷离子，注入剂量分别为2.5E13/cm2和5E13/cm2；图13中，虚线L21和L22表示注入的离子为砷离子，注入剂量分别为2.5E13/cm2和5E13/cm2。
如果注入的离子为磷离子，从图12可以看到，随着注入剂量的增大，结电容Cj0减小；在注入剂量为2.5E13/cm2时，随着注入能量的增大，结电容Cj0减小；在注入剂量为5E13/cm2时，随着注入能量的增大，结电容Cj0先减小，然后增大。
而如果注入的离子为砷离子，如图13所示，在注入能量和剂量在一定范围内时，随着注入能量和剂量的增大，结电容Cj0的基本不变或者变化较小，也就是说，注入能量和剂量对结电容Cj0的影响不大。
因此，选择halo离子注入的离子以及适当地选取注入的能量和剂量范围，可以优化晶体管产生的源/漏结电容Cj0，即将结电容Cj0控制在预定要求的范围内，并且，在此能量和剂量范围内，结电容Cj0基本上是随着能量和剂量的增大而减小的。
适当地控制halo离子注入的条件，还可以产生杂质补偿效应(DCE，DopingCompensationEffect)。下面结合附图说明DCE，图14和图15是用Synopsys公司的SProcess软件仿真得到的，其中，图14是halo离子注入的离子为磷离子时所得到的杂质浓度的变化趋势图；图15是halo离子注入的离子为砷离子时所得到的杂质浓度的变化趋势图。
图14和图15中，线L41和线L51是受主杂质浓度(AD，AcceptorDopingConcentration)，线L42、L43、L44、L45和L52、L53、L54、L55是不同能量和剂量下得到的施主杂质浓度(DonorDopingConcentration)；净掺杂浓度(ND，NetDopingConcentration)与受主杂质浓度和施主杂质浓度的关系是ND＝|DD–AD|。对于PMOS晶体管，受主杂质是P型离子(源漏离子)注入形成的，施主杂质是N型离子(halo离子注入)注入形成的。
影响结电容的是PN结两边(即P区和N区)的净掺杂浓度，如果两边的净掺杂浓度都高则结电容大，如果两边的净掺杂浓度都低则结电容小。对于PMOS晶体管，一般只关注施主杂质浓度在PN结的大小，因为P区的P型离子注入形成的受主杂质浓度远高于N型离子注入形成的施主杂质浓度，所以要降低结电容就只能降低N区的净掺杂浓度(即施主杂质浓度)，一般来说，降低N区的施主杂质浓度也会降低P区的施主杂质浓度，由此P区的净掺杂浓度会增加，但由于P区的净掺杂浓度增加得不多，而N区的净掺杂浓度降低得多，因此净掺杂浓度总体上会降低，进而结电容就会降低。但是，在特定的注入条件下，如果增加P区的施主杂质浓度，同时控制N区的施主杂质浓度不增加或不增加太多，那么净掺杂浓度总体上会降低，进而结电容就会降低，这就是所谓的DCE。所述特定的注入条件是指注入特定的离子，并且注入的能量、剂量在特定的范围内。图14所示净掺杂浓度的曲线反映了DCE，图中，各曲线的拐点(即PN结)的左边为P区，右边为N区，可以看到P区的净掺杂浓度随能量和剂量的增加而降低，N区的净掺杂浓度随能量和剂量的增加而基本不变，因此净掺杂浓度总体上随能量和剂量的增加会降低。而在图15中，P区的净掺杂浓度随能量和剂量的增加而几乎没有变化，N区的净掺杂浓度随能量和剂量的增加也几乎没有变化，因此净掺杂浓度总体上随能量和剂量的增加也几乎不受影响。
应用上述的DCE，本实施例中的控制源/漏结电容的第二halo离子注入、第二LDD离子注入、第二源漏离子注入的注入方法包括：
第二halo离子注入的角度范围为20至30度。
选择第二halo离子注入的离子以及选取第二halo离子注入的能量和剂量范围可以根据下述关系来确定：在所述第二halo离子的离子确定的情况下，所述源/漏结电容随注入的能量和剂量的增大而减小。本实施例中，所述第二halo离子注入的注入离子为磷离子，磷离子注入的能量范围为20至26KeV，例如，注入的能量可以为20KeV、22KeV、24KeV、26KeV等；磷离子注入的剂量范围为2.5E13至5E13/cm2，例如，注入的剂量可以为2.5E13/cm2、3E13/cm2、3.5E13/cm2、4E13/cm2、4.5E13/cm2、5E13/cm2等。
本实施例中，第二LDD离子注入的注入剂量为E13/cm2～E15/cm2。
本实施例中，第二源漏离子注入的注入离子为P型离子。例如，为硼离子，硼离子注入的能量为5KeV；硼离子注入的剂量范围为6E13至7E13/cm2，例如，注入的剂量可以为6E13/cm2、6.2E13/cm2、6.4E13/cm2、6.6E13/cm2、6.8E13/cm2、7E13/cm2等。在另一个实施例中，所述第二离子为硼离子，硼离子注入的能量范围为6至7KeV，例如，注入的能量可以为6KeV、6KeV、6.5KeV、7KeV等；硼离子注入的剂量范围为3E13至5E13/cm2，例如，注入的剂量可以为3E13/cm2、3.5E13/cm2、4E13/cm2、4.5E13/cm2、5E13/cm2等。
其他实施例中，晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二halo离子注入、第二LDD离子注入和第二源漏离子注入的注入剂量、注入能量与晶体管区B中的晶体管为P型鳍式场效应晶体管的注入情况相同。
本实施例中，第一halo离子注入剂量、注入能量与第二halo离子注入剂量、注入能量相同。第一LDD离子注入剂量、注入能量与第一LDD离子注入剂量、注入能量相同。第一源漏离子注入剂量、注入能量与第二源漏离子注入剂量、注入能量相同。
本实施例中，第一halo离子注入区的注入离子类型与第一LDD离子注入区的注入离子类型不同，同时也与第一源漏离子注入离子的注入类型不同。因此，在二极管区A，一个第一halo离子注入区会与相邻的一个第一LDD离子注入区形成一个雪崩二极管。由于第一源漏离子注入区为重掺杂，则，一个第一halo离子注入区与相邻一个第一源漏离子注入区会形成一个齐纳二极管(ZernerDiode)。则，二极管区A中会有多个雪崩二极管和多个齐纳二极管。
对于雪崩二极管，外界温度升高，电子的平均自由程减小，碰撞电离几率减小，即离化几率减小，碰撞离化产生的电子空穴对减小，碰撞离化电流减小，碰撞离化(雪崩)击穿电压升高。
对于齐纳二极管，外界温度升高，硅材料的禁带宽度减小，隧穿几率增加，隧穿电流增加，则，齐纳晶体管的击穿电压减小。
上述多个雪崩晶体管和多个齐纳晶体管共同作用才可以使得外界温度对雪崩二极管和齐纳二极管的影响正好相互抵消。也就是说，当外界温度变化时，本发明中的二极管区的二极管对电路的稳压调节结果基本相同，从而使得后续形成的半导体结构的输出电压稳定，波动较小。
进一步的，在二极管区内，如何对雪崩二极管和齐纳二极管进行分布，可以使二极管区内的二极管整体受外界温度的影响最小，从而可以最大化的提高后续形成的半导体结构输出电压的稳定性。
本实施例中，是以第一栅极结构204为掩膜，对第一栅极结构204两侧的第一鳍部进行第一halo离子注入、第一LDD离子注入。又以第一栅极结构204周围的第一侧墙207为掩膜对第一栅极结构204两侧的第一鳍部进行第一源漏的注入，因此，第一栅极结构的长度尺寸、宽度尺寸和两个相邻第一栅极结构之间的距离对雪崩二极管和齐纳二极管的分布有着非常重要的影响。而本实施例中，第一栅极结构204的长度为10nm～200nm，第一栅极结构204的长度也为第一栅极结构的特征尺寸。第一栅极结构204的宽度为0.1μm～5μm。两个相邻的第一栅极结构之间的距离大于40nm。第一栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10％～60％。以上述第一栅极结构的尺寸和分布进行注入得到的多个雪崩二极管和多个齐纳二极管，可以进行一步消除外界温度对他们的影响，进而可以进一步提高后续形成的半导体结构的输出电压的稳定性。
更进一步的，二极管区内的第一halo离子、第一LDD离子、第一源漏的注入剂量和注入能量也对雪崩二极管和齐纳二极管的分布有着非常重要的影响。与第一栅极结构的尺寸和分布相结合得到多个雪崩二极管和多个齐纳二极管，可以以最大化的消除外界温度对他们的影响，进而可以最大化的提高后续形成的半导体结构的输出电压的稳定性。
需要说明的是，本实施例中，二极管区中的每个雪崩二极管和齐纳二极管都与晶体管区的鳍式场效应晶体管的制作工艺相兼容，并没有额外的形成二极管区中雪崩二极管和齐纳二极管，因此，大大节省工艺步骤，工艺成本，且提高了制作半导体结构的制作效率。
其他实施例中，如果不对二极管区进行第一LDD离子注入，也属于本发明的保护范围。此时，二极管区中的雪崩二极管的数量会减少。雪崩二极管只能是通过第一阱区与第二阱区来产生，因此，后续形成的半导体结构的性能会略差。
其他实施例中，如果在二极管区A中的第一阱区和第二阱区的离子注入能量、注入剂量大，则二极管区A中的第一阱区和第二阱区就会形成齐纳二极管，这时，所述第一栅极结构两侧的第一鳍部内具有第一halo离子注入区和第一LDD离子注入区，也属于本发明的保护范围。
其他实施例中，也可以不在第一栅极结构的周围形成第一侧墙，或者，也可以不在第二栅极结构的周围形成第二侧墙，也属于本发明的保护范围。
第二实施例
与上一个实施例不同，参考图16和图17，本实施例中第一鳍部403与第二鳍部503连接或一体成型。具体如下：
以第一鳍部403、第二鳍部503的形状为长条形为例进行说明。所述第一鳍部403与第二鳍部503连接是指，第一鳍部403的端尾与第二鳍部503的端头相连。
第一栅极结构404、第二栅极结构504等的形成方法参考上一个实施例。
具体请参考第一实施例。
第三实施例
参考图11，本发明还提供一种半导体结构，包括：
半导体衬底，所述半导体衬底包括二极管区A和晶体管区B，所述二极管区A用于形成二极管，所述晶体管区B用于形成晶体管，所述二极管区A至少具有一个第一鳍部203，所述晶体管区B至少具有一个第二鳍部303；
位于所述二极管区A、所述晶体管区B、第一鳍部203和第二鳍部303内的第一阱区；
位于第二阱区上的第一阱区，所述第一阱区类型与第二阱区类型不同；
位于半导体衬底上的至少一个第一栅极结构204，所述第一栅极结构204横跨至少一个所述第一鳍部203，并覆盖所述第一鳍部203的侧壁与顶部；
位于半导体衬底上的至少一个第二栅极结构304，所述第二栅极结构304横跨至少一个所述第二鳍部303，并覆盖所述第二鳍部303的侧壁与顶部；
所述第一栅极结构204两侧的第一鳍部203内具有第一halo离子注入区205和第一LDD离子注入区206，或者具有第一halo离子注入区205和第一源漏离子注入区208，或者具有第一halo离子注入区205、第一LDD离子注入区206和第一源漏离子注入区208；
所述第二栅极结构304两侧的第二鳍部303内具有所述晶体管的源极308和漏极309。
本实施例中，所述第二栅极结构两侧还具有第二halo离子注入区和第二LDD离子注入区中的至少一个。
本实施例中，第一栅极结构204的长度为10nm～200nm，第一栅极结构204的长度也为第一栅极结构的特征尺寸。第一栅极结构204的宽度为0.1μm～5μm。两个相邻的第一栅极结构之间的距离需要大于40nm。第一栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10％～60％。
本实施例中，所述第一鳍部与第二鳍部在长度方向平行排列、所述第一鳍部与第二鳍部连接、或者所述第一鳍部与第二鳍部一体成型。
具体请参考第一实施例。
第四实施例
本发明还提供一种半导体结构的形成方法。本实施例与第一实施例不同的是，本实施例中的晶体管区B的晶体管是平面MOS晶体管。则二极管区A和晶体管区B的半导体衬底中不具有鳍部。具体形成方法如下：
提供半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管；
在所述二极管区和所述晶体管区的半导体衬底内形成第三阱区；
在第三阱区上形成第四阱区，所述第三阱区类型与第四阱区类型不同；
在所述二极管区的半导体衬底上形成至少一个第三栅极结构；
在所述晶体管区的半导体衬底上形成至少一个第四栅极结构；
以第三栅极结构为掩膜，对第三栅极结构两侧的二极管区的半导体衬底进行第三halo离子注入和第三LDD离子注入，或者进行第三halo离子注入和第三源漏离子注入，或者进行第三halo离子注入、第三LDD离子注入和第三源漏离子注入。
以第四栅极结构为掩膜，对第四栅极结构两侧的晶体管区的半导体衬底内进行第四源漏离子注入，形成所述晶体管的源极和漏极。
本实施例中，以第四栅极结构为掩膜，对第四栅极结构两侧的第四鳍部进行第四源漏离子注入的步骤之前，还包括，以所述第四栅极结构为掩膜，对第四栅极结构两侧的第四鳍部进行第四LDD离子注入和第四halo离子注入中的至少一个，所述第四LDD离子注入与第三LDD离子注入同时进行，所述第四halo离子注入与所述第三halo离子注入同时进行。
本实施例中，第三栅极结构的长度为10nm～200nm，第三栅极结构的长度也为第三栅极结构的特征尺寸。第三栅极结构的宽度为0.1μm～5μm。两个相邻的第三栅极结构之间的距离需要大于40nm。第三栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10％～60％。
第五实施例
发明还提供一种半导体结构，该半导体结构根据第四实施例的形成方法而形成。具体包括：
半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管；
位于所述二极管区、所述晶体管区的半导体衬底内的第三阱区；
位于第三阱区上的第四阱区，所述第四阱区类型与第三阱区类型不同；
位于二极管区的半导体衬底上的至少一个第三栅极结构；
位于晶体管区的半导体衬底上的至少一个第四栅极结构；
所述第三栅极结构两侧的半导体衬底内具有第三halo离子注入区和第三LDD离子注入区，或者具有第三halo离子注入区和第三源漏离子注入区，或者具有第三halo离子注入区、第三LDD离子注入区和第三源漏离子注入区；
所述第四栅极结构两侧的晶体管区的半导体衬底内具有所述晶体管的源极和漏极。
本实施例中，第三栅极结构的长度为10nm～200nm，第三栅极结构的长度也为第三栅极结构的特征尺寸。第三栅极结构的宽度为0.1μm～5μm。两个相邻的第三栅极结构之间的距离需要大于40nm。第三栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10％～60％。
具体请参考第一实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管，所述二极管区至少具有一个第一鳍部，所述晶体管区至少具有一个第二鳍部；
在所述二极管区、所述晶体管区、第一鳍部和第二鳍部内形成第一阱区；
在所述第一阱区上形成第二阱区，所述第一阱区类型与第二阱区类型不同；
在所述二极管区的半导体衬底上形成至少一个第一栅极结构，所述第一栅极结构横跨至少一个所述第一鳍部，并覆盖所述第一鳍部的侧壁与顶部；
在所述晶体管区的半导体衬底上形成至少一个第二栅极结构，所述第二栅极结构横跨至少一个所述第二鳍部，并覆盖所述第二鳍部的侧壁与顶部；
以所述第一栅极结构为掩膜，对所述第一栅极结构两侧的第一鳍部进行第一halo离子注入和第一LDD离子注入，或者进行第一halo离子注入和第一源漏离子注入，或者进行第一halo离子注入、第一LDD离子注入和第一源漏离子注入；
以所述第二栅极结构为掩膜，对所述第二栅极结构两侧的第二鳍部进行第二源漏离子注入，形成所述晶体管的源极和漏极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅极结构与第二栅极结构在同一步骤中形成。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第二栅极结构为掩膜，对所述第二栅极两侧的第二鳍部进行第二源漏离子注入的步骤之前，还包括，以所述第二栅极结构为掩膜，对第二栅极两侧的第二鳍部进行第二LDD离子注入和第二halo离子注入中的至少一个。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二LDD离子注入与第一LDD离子注入同时进行，所述第二LDD离子注入与所述第一LDD离子注入的注入剂量、注入能量相同。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二halo离子注入与所述第一halo离子注入同时进行，所述第二halo离子注入与所述第一halo离子注入的注入剂量、注入能量相同。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅极结构的特征尺寸为10～200nm，所述第一栅极结构的顶面面积与所述半导体衬底的顶面面积比为10％～60％。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部与第二鳍部在长度方向平行排列、所述第一鳍部与第二鳍部连接或者所述第一鳍部与第二鳍部一体成型。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一栅极结构为掩膜，对所述第一栅极结构两侧的第一鳍部进行第一halo离子注入、第一LDD离子注入和第一源漏离子注入时，具体包括：
以所述第一栅极结构为掩膜，对所述第一栅极结构两侧的第一鳍部进行第一halo离子注入和第一LDD离子注入；
对第一halo离子注入和第一LDD离子注入之后，在所述第一栅极结构周围形成第一侧墙；
以所述第一栅极结构和第一侧墙为掩膜，对第所述一侧墙两侧的第一鳍部进行第一源漏离子注入。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第二栅极结构为掩膜，对所述第二栅极结构两侧的第二鳍部进行第二源漏离子注入包括：
在所述第二栅极结构周围形成第二侧墙；
以所述第二侧墙为掩膜，对所述第二侧墙两侧的第二鳍部进行第二源漏离子注入。
10.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管，所述二极管区至少具有一个第一鳍部，所述晶体管区至少具有一个第二鳍部；
位于所述二极管区、所述晶体管区、第一鳍部和第二鳍部内的第一阱区；
位于第二阱区上的第一阱区，所述第一阱区类型与第二阱区类型不同；
位于半导体衬底上的至少一个第一栅极结构，所述第一栅极结构横跨至少一个所述第一鳍部，并覆盖所述第一鳍部的侧壁与顶部；
位于半导体衬底上的至少一个第二栅极结构，所述第二栅极结构横跨至少一个所述第二鳍部，并覆盖所述第二鳍部的侧壁与顶部；
所述第一栅极结构两侧的第一鳍部内具有第一halo离子注入区和第一LDD离子注入区，或者具有第一halo离子注入区和第一源漏离子注入区，或者具有第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区；
所述第二栅极结构两侧的第二鳍部内具有所述晶体管的源极和漏极。
11.如权利要求10所述的半导体结构，其特征在于，所述第二栅极结构两侧还具有第二halo离子注入区和第二LDD离子注入区中的至少一个。
12.如权利要求10所述的半导体结构，其特征在于，所述第一栅极结构的特征尺寸为10～200nm，所述第一栅极结构的顶面面积与所述半导体衬底的顶面面积比为10％～60％。
13.如权利要求10所述的半导体结构，其特征在于，所述第一鳍部与第二鳍部在长度方向平行排列、所述第一鳍部与第二鳍部连接、或者所述第一鳍部与第二鳍部一体成型。
14.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管；
在所述二极管区和所述晶体管区的半导体衬底内形成第三阱区；
在第三阱区上形成第四阱区，所述第三阱区类型与第四阱区类型不同；
在所述二极管区的半导体衬底上形成至少一个第三栅极结构；
在所述晶体管区的半导体衬底上形成至少一个第四栅极结构；
以第三栅极结构为掩膜，对第三栅极结构两侧的二极管区的半导体衬底进行第三halo离子注入和第三LDD离子注入，或者进行第三halo离子注入和第三源漏离子注入，或者进行第三halo离子注入、第三LDD离子注入和第三源漏离子注入。
以第四栅极结构为掩膜，对第四栅极结构两侧的晶体管区的半导体衬底内进行第四源漏离子注入，形成所述晶体管的源极和漏极。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，以第四栅极结构为掩膜，对第四栅极结构两侧的第四鳍部进行第四源漏离子注入的步骤之前，还包括，以所述第四栅极结构为掩膜，对第四栅极结构两侧的第四鳍部进行第四LDD离子注入和第四halo离子注入中的至少一个，所述第四LDD离子注入与第三LDD离子注入同时进行，所述第四halo离子注入与所述第三halo离子注入同时进行。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第三栅极结构的特征尺寸为10～200nm，所述第四栅极结构顶面面积与所述半导体衬底的顶面面积比为10％～60％。
17.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管；
位于所述二极管区、所述晶体管区的半导体衬底内的第三阱区；
位于第三阱区上的第四阱区，所述第四阱区类型与第三阱区类型不同；
位于二极管区的半导体衬底上的至少一个第三栅极结构；
位于晶体管区的半导体衬底上的至少一个第四栅极结构；
所述第三栅极结构两侧的半导体衬底内具有第三halo离子注入区和第三LDD离子注入区，或者具有第三halo离子注入区和第三源漏离子注入区，或者具有第三halo离子注入区、第三LDD离子注入区和第三源漏离子注入区；
所述第四栅极结构两侧的晶体管区的半导体衬底内具有所述晶体管的源极和漏极。
18.如权利要求17所述的半导体结构，其特征在于，所述第三栅极结构的特征尺寸为10～200nm，所述第四栅极结构顶面面积与所述半导体衬底的顶面面积比为10％～60％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410310726.5A CN105448680B (zh) | 2014-07-01 | 2014-07-01 | 半导体结构的形成方法和半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410310726.5A CN105448680B (zh) | 2014-07-01 | 2014-07-01 | 半导体结构的形成方法和半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105448680A true CN105448680A (zh) | 2016-03-30 |
| CN105448680B CN105448680B (zh) | 2018-06-01 |
Family
ID=55558743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410310726.5A Active CN105448680B (zh) | 2014-07-01 | 2014-07-01 | 半导体结构的形成方法和半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448680B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919280A (zh) * | 2017-11-06 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 不同电压器件的集成制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455436A (en) * | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
| US20030137789A1 (en) * | 2002-01-22 | 2003-07-24 | Walker John De Q. | Low voltage breakdown element for ESD trigger device |
| US20060043491A1 (en) * | 2004-08-30 | 2006-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection device and method for its manufacture |
| CN102013427A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 雪崩击穿二极管结构及制造方法 |
-
2014
- 2014-07-01 CN CN201410310726.5A patent/CN105448680B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455436A (en) * | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
| US20030137789A1 (en) * | 2002-01-22 | 2003-07-24 | Walker John De Q. | Low voltage breakdown element for ESD trigger device |
| US20060043491A1 (en) * | 2004-08-30 | 2006-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection device and method for its manufacture |
| CN102013427A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 雪崩击穿二极管结构及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919280A (zh) * | 2017-11-06 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 不同电压器件的集成制造方法 |
| CN107919280B (zh) * | 2017-11-06 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 不同电压器件的集成制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105448680B (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102315260B (zh) | 半导体元件及其制造方法 | |
| US20150069509A1 (en) | Semiconductor device | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| KR101699612B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| CN110416307A (zh) | 半导体器件 | |
| CN105336779A (zh) | Ldmos器件及其形成方法 | |
| KR100282426B1 (ko) | 스마트 파워 소자 및 그의 제조 방법 | |
| CN103367450B (zh) | 一种抗辐射加固的soi器件及其制备方法 | |
| CN101752347A (zh) | 一种防静电保护结构及其制作方法 | |
| CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
| CN103311301A (zh) | 一种抑制辐射引起背栅泄漏电流的soi器件及其制备方法 | |
| CN108054202A (zh) | 一种半导体结构及其形成方法 | |
| CN105448680A (zh) | 半导体结构的形成方法和半导体结构 | |
| CN103943612A (zh) | 静电放电保护装置 | |
| US9105721B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN103050510B (zh) | Rfldmos工艺中的esd器件及其制造方法 | |
| CN104103319B (zh) | 反熔丝电路及其编程方法、反熔丝结构 | |
| CN105280715A (zh) | Soi体接触器件结构 | |
| CN103515205B (zh) | 一种FinFET沟道掺杂方法 | |
| CN103367144A (zh) | 沟槽式井区电场屏蔽功率mosfet结构及制作方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN102208449A (zh) | 一种soi体接触mos晶体管及其形成方法 | |
| CN101789447A (zh) | Mos晶体管及其形成方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |