CN105425495B - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents
阵列基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN105425495B CN105425495B CN201610007188.1A CN201610007188A CN105425495B CN 105425495 B CN105425495 B CN 105425495B CN 201610007188 A CN201610007188 A CN 201610007188A CN 105425495 B CN105425495 B CN 105425495B
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- electrode
- drain electrode
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
Abstract
本发明提供一种阵列基板及其制备方法、显示面板和显示装置。所述阵列基板的制备方法包括:形成栅极、栅极绝缘层、有源层、源漏极层的图形;在所述源漏极层的表面,形成一层透明电极层;通过刻蚀工艺,根据所述源漏极层形成源极和漏极的图形,以及,根据所述透明电极层,形成像素电极的图形;所述像素电极与所述漏极直接接触。上述阵列基板的制备方法,像素电极和TFT结构的漏极直接搭接在一起,不需要在绝缘层中形成过孔,这样一方面省去了一道光刻工序,从而降低物料成本,提高生产效率;另一方面,可以提高产品良率。此外,还可以改善阵列基板表面图形的平整度,避免在后续的取向膜制备工艺中,降低取向不良发生的概率,最终提高显示效果。
Description
技术领域
本发明涉及显示技术领域,具体地,涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
TFT-LCD的显示面板包括阵列基板和彩膜基板,其中,阵列基板上一般制备有薄膜晶体管、像素电极,以及栅线、数据线等信号线;在一些情况下,也会把公共电极和公共电极线制备在阵列基板上。
薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极。在制备阵列基板的薄膜晶体管时,一般地,按照栅极→栅极绝缘层→有源层→源极和漏极的次序依次形成上述各图形;在将源极和漏极的图形制备完成之后,通常还要继续形成一层绝缘钝化层(PVX层),并形成贯穿该PVX层的过孔,所述过孔使薄膜晶体管的漏极暴露出来,以便在制备像素电极时,使所形成的像素电极的图形能够通过所述过孔与漏极连接。
在上述现有的制备阵列基板的过程中,需要形成贯穿PVX层的过孔,以使像素电极与漏极连接,这样就需要增加一道用以形成过孔的工序,导致物料耗费的增加,以及工艺时间的延长,从而会导致成本升高,生产效率降低。同时,像素电极通过过孔与漏极连接,对制备像素电极的工艺要求更高,从而导致产品良率的降低。此外,所述过孔还会导致阵列基板上段差的增加,降低阵列基板上各图形的平整度,这样会在形成取向膜的过程中,导致取向不良,最终影响TFT-LCD的显示效果。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种阵列基板及其制备方法、显示面板和显示装置,其可以减少制备工艺过程中的工序,降低成本,提高生产效率,以及还可以提高产品良率,同时,还可以改善阵列基板表面图形的平整度,减少形成取向膜的过程中发生取向不良的概率,最终提高显示效果。
为实现本发明的目的而提供一种阵列基板的制备方法,其包括:
形成栅极、栅极绝缘层、有源层、源漏极层的图形;
在所述源漏极层上形成一层透明电极层;
通过刻蚀工艺,根据所述源漏极层形成源极和漏极的图形,以及,根据所述透明电极层,形成像素电极的图形;所述像素电极与所述漏极直接接触。
其中,所述阵列基板的制备方法还包括:
在所形成的像素电极的图形上,形成钝化层。
其中,所述阵列基板的制备方法还包括在形成所述栅极、栅极绝缘层、有源层和源漏极层的图形之前:
形成公共电极层的图形,所述公共电极层包括公共电极和公共电极线;以及
在所形成的公共电极层的图形上形成绝缘层;
在所形成的绝缘层中制备过孔;所述过孔的下方为公共电极线;
其中,在形成栅极图形的步骤中,同时形成公共电极保留部的图形,所述公共电极保留部位于所述公共电极线的上方并与所述公共电极线通过所述过孔连接;
且所述公共电极保留部的上表面和所述绝缘层的上表面位于同一平面。
其中,所述绝缘层包括至少一层绝缘结构,每层绝缘结构包括一层非晶硅层和一层氮化硅层。
作为另一个技术方案,本发明还提供一种阵列基板,所述阵列基板采用本发明提供的上述阵列基板的制备方法制备。
作为另一个技术方案,本发明还提供一种显示面板,所述显示面板包括本发明提供的上述阵列基板。
其中,所述显示面板还包括背光模组和彩膜基板,由背光模组射出的光线依次通过所述彩膜基板和所述阵列基板,并从所述阵列基板射出。
作为另一个技术方案,本发明还提供一种显示装置,所述显示装置包括本发明提供的上述显示面板。
本发明具有以下有益效果:
本发明提供的阵列基板的制备方法,其像素电极和TFT结构的漏极直接搭接在一起,不需要在绝缘层中形成过孔,这样一方面省去了一道光刻工序,从而降低物料成本,提高生产效率;另一方面,在此情况下,像素电极和漏极之间的连接结构更加简单,降低了形成像素电极的图形的工艺难度,可以提高产品良率。此外,像素电极和漏极之间不通过绝缘层中的过孔连接还可以在一定程度上降低阵列基板各图形表面的段差,改善阵列基板表面图形的平整度,从而避免在后续的取向膜制备工艺中,降低取向不良发生的概率,最终提高显示效果。
本发明提供的阵列基板,其采用本发明提供的上述阵列基板的制备方法制备,可以减少制备显示基板所需的工序,提高阵列基板的生产效率,以及提高产品良率,同时,还可以在一定程度上改善阵列基板表面图形的平整度。
本发明提供的显示面板和显示装置包括本发明提供的阵列基板,可以减少制备工艺过程中的工序,提高生产效率,以及提高产品良率,同时,还可以在一定程度上改善显示效果。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
图1为本发明实施方式中阵列基板的制备方法的流程图;
图2为形成栅极的图形的示意图;
图3为形成的栅极绝缘层的图形的示意图;
图4为形成的有源层和源漏极层的图形的示意图;
图5为形成的ITO材料层的示意图;
图6为形成的像素电极及源极、漏极的示意图;
图7为形成在像素电极上的绝缘层的示意图;
图8为形成的透明电极层的示意图;
图9为形成在透明电极层上的绝缘层的示意图。
其中,附图标记:
10:栅极/栅线;11:栅极绝缘层;12:有源层;13:源漏极层;14:像素电极;15:钝化层;20:公共电极层;21:绝缘层;22:公共电极保留部;130:源极;131:漏极。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
本发明提供一种阵列基板的制备方法的实施方式。图1为本发明实施方式中阵列基板的制备方法的流程图。如图1所示,所述阵列基板的制备方法包括:
1)形成栅极(栅线)10、栅极绝缘层11、有源层12、源漏极层13的图形,获得薄膜晶体管(TFT)结构。
具体地,在步骤1)中,可以按照以下步骤①~④的顺序依次形成TFT结构中的各图形:
①形成栅极(栅线)10的图形,如图2所示。
步骤①中,通过沉积→涂胶→曝光→显影→刻蚀→除胶等工艺,在玻璃基板上形成栅极和栅线的图形。在图2中,A区为阵列基板上待形成TFT结构的区域,B区为待形成栅线和公共电极的区域(后文的图3、图7~图9中与此相同)。
②形成栅极绝缘层11的图形,如图3所示。
步骤②中,通过沉积工艺,在已形成的栅极和栅线上形成一层栅极绝缘层11的图形。
③形成有源层12的图形。
步骤③中,通过沉积→涂胶→曝光→显影→刻蚀→除胶等工艺,在栅极绝缘层11上与已形成的栅极10对应的区域,即TFT结构的沟道区形成有源层12的图形。
④形成源漏极层13的图形,如图4所示。
步骤④中,通过沉积→涂胶→曝光→显影→刻蚀→除胶等工艺,在已形成的有源层12图形上形成源漏极层13的图形。具体地,在该步骤中的刻蚀工艺中,可以在TFT结构的沟道区保留源漏极材料,即,在该步骤中,源极和漏极是连接成一体的,暂不形成单独的源极和漏极。
2)在所形成的源漏极层13上形成一层透明电极层;并通过刻蚀工艺,根据所述透明电极层,形成像素电极14的图形,如图5和图6所示。
步骤2)中,通过沉积工艺在已形成的源漏极层13的表面沉积一层透明导电材料,例如氧化铟锡(ITO),而后在该ITO材料层表面涂覆一层光刻胶,进行曝光工艺,在显影后,进行刻蚀工艺,在栅线和数据线(与源漏极层13同步制备和形成)限定的每个像素区内形成一个像素电极14的图形,且该像素电极14的图形与源漏极层13的漏极区在垂直方向上有重叠区域,以使所制备的阵列基板中的像素电极14与漏极直接接触。
在步骤2)的刻蚀工艺中,除了对ITO材料层进行刻蚀外,还需要在ITO材料层被刻蚀后在TFT结构的沟道区暴露出来的源漏极材料进行刻蚀,即,根据源漏极层13的图形,通过刻蚀工艺形成源极130和漏极131;以及将源漏极层13刻蚀后,对下方进一步暴露出来的有源层12进行部分刻蚀(不将有源层12刻穿)。
所述阵列基板的制备方法还可以包括:
3)在所形成的像素电极14的图形上,形成钝化层15(PVX层),如图7所示。
步骤3)中所形成的钝化层15用于避免像素电极14与漏极131之外的导电部件接触,以及避免有其他的导电部件与源极130、漏极131接触,从而导致信号存在偏差。
在本实施方式中,像素电极14和TFT结构的漏极131直接搭接在一起,不需要在钝化层15中形成过孔,这样一方面省去了一道光刻工序,从而降低物料成本,提高生产效率;另一方面,在此情况下,像素电极14和漏极131之间的连接结构更加简单,降低了形成像素电极14的图形的工艺难度,可以提高产品良率。此外,像素电极14和漏极131之间不通过钝化层15中的过孔连接还可以在一定程度上降低阵列基板各图形表面的段差,改善阵列基板表面图形的平整度,从而避免在后续的取向膜制备工艺中,降低取向不良发生的概率,最终提高显示效果。
需要说明的是,在步骤④的刻蚀工艺中,可以直接将源极130和漏极131之间的源漏极材料刻蚀掉,形成单独的源极和漏极;这样,在步骤2)的刻蚀工艺中,只对ITO材料层进行刻蚀,获得像素电极14的图形。
还需要说明的是,在步骤1)中,形成栅极10、栅极绝缘层11、有源层12、源漏极层13的图形的顺序并不限于步骤①~④的次序,在实际中,还可以按照其他的次序先后形成栅极10、栅极绝缘层11、有源层12、源漏极层13的图形;例如,先形成源漏极层13的图形,而后形成有源层12的图形,最后依次形成栅极绝缘层11的图形和栅极10的图形。
在本实施方式中,对于具有公共电极的阵列基板而言,如图1所示,所述阵列基板的制备方法还可以包括在步骤1)之前进行的下述步骤P1~P3。
P1,形成公共电极层20的图形,如图8所示。所述公共电极层20包括公共电极和公共电极线。
在步骤P1中,通过沉积→涂胶→曝光→显影→刻蚀→除胶等工艺,在透明基板上形成公共电极层20的图形。所述公共电极层20的材料可以为ITO。
P2,在所形成的公共电极层20上形成绝缘层21,如图9所示。
步骤P2中,通过沉积→涂胶→曝光→显影→刻蚀→除胶等工艺,在已形成的公共电极层20上形成绝缘层21的图形。所述绝缘层21的厚度可以为以上。
优选地,所述绝缘层21包括至少一层绝缘结构,每层绝缘结构包括一层非晶硅层和一层氮化硅层。
P3,在所形成的绝缘层21中制备过孔;所述过孔的下方为公共电极线。
步骤P3中,在待要形成公共电极的区域制备贯穿绝缘层的过孔,所述过孔将公共电极层20中的公共电极线暴露出来。
在步骤P3完成后,制备栅极(栅线)10的图形,在该步骤中,同时形成公共电极保留部22的图形,所述公共电极保留部22位于所述公共电极线的上方,并与所述公共电极线通过贯穿绝缘层21的过孔连接,如图2所示中的B区所示;所述公共电极保留部22将相邻像素区内的公共电极连接,这样可以提高显示面板的各公共电极上的电压的均一性和稳定性,从而可以提高显示品质。并且,所述公共电极保留部22的上表面和绝缘层21的上表面位于同一平面;这样可以使减小阵列基板各图形之间的段差,提高表面平整度,进而有助于减少制备取向膜的工艺中取向不良的发生概率。
本实施方式中,在步骤1)之前进行步骤P1~P3,可以使步骤1)中栅极和栅线的图形下方有一定厚度的绝缘层。对于阵列基板作为出光面的显示面板而言,环境光照射在栅线上,会形成反射,从显示面板的出光面射出,从而影响显示效果。而在栅线的下方设置一定厚度的绝缘层可以降低环境光的反射,减小对显示效果的影响。
本发明实施方式提供的阵列基板的制备方法,其像素电极14和TFT结构的漏极131直接搭接在一起,不需要在钝化层15中形成过孔,这样一方面省去了一道光刻工序,从而降低物料成本,提高生产效率;另一方面,在此情况下,像素电极14和漏极131之间的连接结构更加简单,降低了形成像素电极14的图形的工艺难度,可以提高产品良率。此外,像素电极14和漏极131之间不通过钝化层15中的过孔连接还可以在一定程度上降低阵列基板各图形表面的段差,改善阵列基板表面图形的平整度,从而避免在后续的取向膜制备工艺中,降低取向不良发生的概率,最终提高显示效果。
本发明还提供一种阵列基板的实施方式。在本实施方式中,所述阵列基板采用本发明上述实施方式提供的上述阵列基板的制备方法制备。
本发明实施方式提供的阵列基板,其采用上述实施方式提供的阵列基板的制备方法制备,可以减少制备显示基板所需的工序,提高阵列基板的生产效率,以及提高产品良率,同时,还可以在一定程度上改善阵列基板表面图形的平整度。
本发明还提供一种显示面板的实施方式。在本实施方式中,所述显示面板包括本发明上述实施方式提供的阵列基板。
具体地,在本实施方式中,所述显示面板还包括背光模组和彩膜基板;由背光模组射出的光线依次通过彩膜基板和阵列基板,并从阵列基板射出。
本发明实施方式提供的显示面板,其采用本发明上述实施方式提供的阵列基板,可以减少制备工艺过程中的工序,提高生产效率,以及提高产品良率,同时,还可以在一定程度上改善显示效果。
本发明还提供一种显示装置的实施方式。在本实施方式中,所述显示装置包括本发明上述实施方式提供的显示面板。
本发明实施方式提供的显示装置,其采用本发明上述实施方式提供的显示面板,可以减少制备工艺过程中的工序,提高生产效率,以及提高产品良率,同时,还可以在一定程度上改善显示效果。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种阵列基板的制备方法,其特征在于,包括:
形成栅极、栅极绝缘层、有源层、源漏极层的图形;
在所述源漏极层上形成一层透明电极层;
通过刻蚀工艺,根据所述源漏极层形成源极和漏极的图形,以及,根据所述透明电极层,形成像素电极的图形;所述像素电极与所述漏极直接接触;
还包括在形成所述栅极、栅极绝缘层、有源层和源漏极层的图形之前:
形成公共电极层的图形,其中所述公共电极层包括公共电极和公共电极线;以及
在所形成的公共电极层的图形上形成绝缘层;
在所形成的绝缘层中制备过孔;所述过孔的下方为公共电极线;
在形成栅极图形的步骤中,同时形成公共电极保留部的图形,所述公共电极保留部位于所述公共电极线的上方并与所述公共电极线通过所述过孔连接,所述公共电极保留部将相邻像素区内的公共电极连接;
且所述公共电极保留部的上表面和所述绝缘层的上表面位于同一平面。
2.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述阵列基板的制备方法还包括:
在所形成的像素电极的图形上,形成钝化层。
3.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述绝缘层包括至少一层绝缘结构,每层绝缘结构包括一层非晶硅层和一层氮化硅层。
4.一种阵列基板,其特征在于,所述阵列基板采用权利要求1~3任意一项所述的阵列基板的制备方法制备。
5.一种显示面板,其特征在于,所述显示面板包括权利要求4所述的阵列基板。
6.根据权利要求5所述的显示面板,其特征在于,所述显示面板还包括背光模组和彩膜基板,由背光模组射出的光线依次通过所述彩膜基板和所述阵列基板,并从所述阵列基板射出。
7.一种显示装置,其特征在于,所述显示装置包括权利要求5或6所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610007188.1A CN105425495B (zh) | 2016-01-06 | 2016-01-06 | 阵列基板及其制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610007188.1A CN105425495B (zh) | 2016-01-06 | 2016-01-06 | 阵列基板及其制备方法、显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105425495A CN105425495A (zh) | 2016-03-23 |
CN105425495B true CN105425495B (zh) | 2018-11-30 |
Family
ID=55503800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610007188.1A Active CN105425495B (zh) | 2016-01-06 | 2016-01-06 | 阵列基板及其制备方法、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105425495B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018125245A (ja) * | 2017-02-03 | 2018-08-09 | 株式会社エンプラス | 面光源装置および表示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105070727A (zh) * | 2015-08-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101201017B1 (ko) * | 2005-06-27 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
CN101520580B (zh) * | 2008-02-28 | 2012-04-04 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板结构及其制造方法 |
KR101529557B1 (ko) * | 2011-06-09 | 2015-06-19 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시장치의 제조방법 |
CN202533686U (zh) * | 2012-05-09 | 2012-11-14 | 京东方科技集团股份有限公司 | 一种阵列基板及显示设备 |
CN103365014B (zh) * | 2013-07-11 | 2015-12-02 | 京东方科技集团股份有限公司 | 显示面板制作方法、显示面板及显示装置 |
CN103700668B (zh) * | 2013-12-19 | 2016-08-17 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
CN103972243B (zh) * | 2014-04-24 | 2017-03-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN204065627U (zh) * | 2014-08-05 | 2014-12-31 | 京东方科技集团股份有限公司 | 一种基板和显示装置 |
-
2016
- 2016-01-06 CN CN201610007188.1A patent/CN105425495B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105070727A (zh) * | 2015-08-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105425495A (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
US20200091225A1 (en) | Micro led display panel and manufacturing method thereof | |
CN105652541B (zh) | 阵列基板的制作方法及液晶显示面板 | |
CN102466936B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
CN106298646B (zh) | Tft基板的制作方法 | |
WO2017177498A1 (zh) | Tft基板及其制作方法 | |
US20150014692A1 (en) | Array Substrate, Manufacturing Method Thereof, And Display Device | |
CN105700261B (zh) | 阵列基板及其制造方法、液晶显示器 | |
CN106024705B (zh) | Tft基板的制作方法 | |
CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
CN103472612B (zh) | 阵列基板制备方法、阵列基板以及液晶显示装置 | |
CN105425495B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
US9905591B2 (en) | Array substrate comprising separating region and manfacturing method thereof,display apparatus | |
US10651205B2 (en) | Array substrate, display panel and display device | |
CN105977267A (zh) | 阵列基板及其制作方法、显示装置 | |
CN101710579A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101604695B (zh) | 阵列基板及其制造方法和液晶显示装置 | |
CN102411227A (zh) | 薄膜晶体管阵列基板、液晶显示器及其制作方法 | |
CN106206623B (zh) | 一种显示基板、其制作方法、显示面板及显示装置 | |
CN107688258A (zh) | 显示面板及其制作方法 | |
CN101577255A (zh) | Tft阵列基板制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |