CN202533686U - 一种阵列基板及显示设备 - Google Patents

一种阵列基板及显示设备 Download PDF

Info

Publication number
CN202533686U
CN202533686U CN 201220208397 CN201220208397U CN202533686U CN 202533686 U CN202533686 U CN 202533686U CN 201220208397 CN201220208397 CN 201220208397 CN 201220208397 U CN201220208397 U CN 201220208397U CN 202533686 U CN202533686 U CN 202533686U
Authority
CN
China
Prior art keywords
electrode
grid
public
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220208397
Other languages
English (en)
Inventor
高玉杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN 201220208397 priority Critical patent/CN202533686U/zh
Application granted granted Critical
Publication of CN202533686U publication Critical patent/CN202533686U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本实用新型提供了一种阵列基板及显示设备,该阵列基板包括:基板;设置于所述基板上的栅金属层,该栅金属层包括栅极线和栅极;设置于所述基板以及所述栅极线和栅极上的栅极绝缘层;设置于所述栅极绝缘层上的源漏金属层,该源漏金属层包括源极、漏极、数据线以及多个公共电极线段,所述公共电极线段与所述数据线之间无连接,并且,每一个像素区域内存在一公共电极线段;设置于所述栅极绝缘层上的多个第一透明电极,位于同一像素区域内的第一透明电极和公共电极线段相连接,共同形成该像素区域内的公共电极。通过将栅极线与公共电极分层设置,且在栅极线和公共电极之间设置有栅极绝缘层,以避免栅极线和公共电极之间出现短路的情况。

Description

一种阵列基板及显示设备
技术领域
本实用新型涉及液晶显示器技术领域,具体涉及一种阵列基板及显示设备。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)面板一般是由控制液晶旋转的TFT阵列基板以及设有三原色(R、G、B)滤光片的彩膜基板构成,然后在两层基板之间填充液晶层。其中,TFT阵列基板通过各层膜的沉积、刻蚀以后形成栅金属层(包括栅极线、TFT栅极)、源漏金属层(包括TFT源/漏极和数据线)以及像素电极层等结构。
现有高级超维场转换(ADvanced Super Dimension Switch,简称ADS)模式TFT-LCD阵列基板像素结构中,栅极线和公共电极线采用同一层金属层铺设,通过刻蚀等加工工艺形成栅极线和公共电极线,公共电极线与同样形成在衬底基板上的第一透明电极(可以是氧化铟锡ITO电极)直接搭接,共同构成ADS型阵列基板的公共电极;然后在形成有栅极线、公共电极线和第一透明电极的基板上覆盖一层栅极绝缘层。
由于现有栅极线和公共电极线是对同一金属层通过刻蚀等加工工艺形成的,这可能导致栅极线和公共电极线之间存在残留的金属,从而易导致栅极线和公共电极线(即公共电极)之间发生短路(GCS)。
实用新型内容
本实用新型提供一种阵列基板及显示设备,从而确保阵列基板中的栅极线和公共电极之间不会出现短路的情况。
为解决上述技术问题,本实用新型提供方案如下:
本实用新型实施例提供了一种阵列基板,包括:
基板;
设置于所述基板上的栅金属层,该栅金属层包括栅极线和栅极;
设置于所述基板以及所述栅极线和栅极上的栅极绝缘层;
设置于所述栅极绝缘层上的源漏金属层,该源漏金属层包括源极、漏极、数据线以及多个公共电极线段,所述公共电极线段与所述数据线之间无连接,并且,每一个像素区域内存在一公共电极线段;
设置于所述栅极绝缘层上的多个第一透明电极,位于同一像素区域内的第一透明电极和公共电极线段相连接,共同形成该像素区域内的公共电极。
优选的,所述的阵列基板还包括:
设置于所述源漏金属层和所述第一透明电极上方的钝化层,在所述钝化层上形成有多个过孔。
优选的,所述的阵列基板还包括:
用于实现位于数据线左右两侧相邻的两个像素区域内公共电极之间电连接的第一连接电极;
所述第一连接电极设置于所述钝化层上方;
所述第一连接电极通过过孔,分别与位于数据线左右两侧相邻的两个像素区域内的公共电极线段电连接。
优选的,所述的阵列基板还包括:
设置于所述钝化层上方的第二透明电极,所述第二透明电极通过过孔与所述漏极相连;
所述第一连接电极为透明电极,且与所述第二透明电极同层设置。
优选的,所述的阵列基板还包括::
用于实现位于栅极线上下两侧相邻的两个像素区域内公共电极之间电连接的第二连接电极;
所述第二连接电极设置于所述钝化层上方;
所述第二连接电极的一端通过过孔与位于栅极线上侧像素区域内的第一透明电极电连接,所述第二连接电极的另一端通过过孔与位于栅极线下侧像素区域内的公共电极线段电连接。
优选的,所述的阵列基板还包括:还包括:
设置于所述钝化层上方的第二透明电极,所述第二透明电极通过过孔与所述漏极相连;
所述第二连接电极为透明电极,且与所述第二透明电极同层设置。
优选的,所述源漏金属层还包括:
用于减小第二连接电极与第一透明电极的接触电阻的接触电极。
优选的,所述接触电极与所述公共电极线段同层设置且采用相同材料。
优选的,所述公共电极线段与所述数据线垂直设置。
本实用新型实施例还提供了一种显示设备,其包括上述本实用新型实施例提供的阵列基板。
从以上所述可以看出,本实用新型提供了一种阵列基板及显示设备,该阵列基板包括:基板;设置于所述基板上的栅金属层,该栅金属层包括栅极线和栅极;设置于所述基板以及所述栅极线和栅极上的栅极绝缘层;设置于所述栅极绝缘层上的源漏金属层,该源漏金属层包括源极、漏极、数据线以及多个公共电极线段,所述公共电极线段与所述数据线之间无连接,并且,每一个像素区域内存在一公共电极线段;设置于所述栅极绝缘层上的多个第一透明电极,位于同一像素区域内的第一透明电极和公共电极线段相连接,共同形成该像素区域内的公共电极。在本实用新型提供的方案中,通过将栅极线与公共电极分层设置,且在栅极线和公共电极之间设置有栅极绝缘层,以避免栅极线和公共电极之间出现短路的情况。
附图说明
图1为本实用新型实施例提供的阵列基板俯视图;
图2为本实用新型实施例提供的阵列基板在附图1中A-A’线处剖视图;
图3为本实用新型实施例提供的阵列基板在附图1中B-B’线处剖视图。
具体实施方式
本实用新型实施例提供了一种阵列基板,如附图1、2、3所示,该阵列基板具体可以包括:
基板1;
设置于基板1上的栅金属层,该栅金属层包括栅极线2和栅极(附图中未示出);
设置于基板1以及栅极线2和栅极上的栅极绝缘层3;
设置于栅极绝缘层3上的源漏金属层,该源漏金属层包括源极(附图中未示出)、漏极(附图中未示出)、数据线4以及多个公共电极线段5,公共电极线段5与所述数据线4之间无连接,并且,每一个像素区域内存在一公共电极线段5;
设置于栅极绝缘层3上的多个第一透明电极6,位于同一像素区域内的第一透明电极6和公共电极线段5相连接,共同形成该像素区域内的公共电极。
本实用新型实施例提供了的阵列基板,通过将栅极线与公共电极(包括公共电极线段5、第一透明电极6)分层设置,从而可避免栅极线与公共电极之间出现短路(GCS)的情况。
本实用新型实施例中所涉及的公共电极线段,在具体实现时,可与数据线4垂直设置,即可与栅极线2水平设置。
在一具体实施例中,本实用新型实施例提供的阵列基板,具体还可以包括:
设置于源漏金属层和第一透明电极6上方的钝化层7(PVX),且在钝化层7上形成有多个过孔8,具体可如附图1、2、3所示。
同时,为了使位于数据线4左右两侧相邻的两个像素区域内公共电极之间实现电连接,本实用新型实施例所提供的阵列基板中,还可以包括:
用于实现位于数据线4左右两侧相邻的两个像素区域内公共电极之间电连接的第一连接电极9;
第一连接电极9具体可设置于钝化层7上方,具体可如附图1、3所示;
在具体实现时,第一连接电极9可通过设置于钝化层7中的过孔8,分别与位于数据线4左右两侧相邻的两个像素区域内的公共电极线段5电连接,从而实现位于数据线4左右两侧相邻的两个像素区域内公共电极之间的电连接。
本实用新型实施例中,第一连接电极9具体可为透明电极。
而在另一具体实施例中,上述第一连接电极9也可设置于基板1与栅极绝缘层3之间,即第一连接电极与栅极线2同层设置,并可通过设置于栅极绝缘层3的过孔,分别与位于数据线4左右两侧相邻的两个像素区域内的公共电极线段5电连接,从而也可实现位于数据线4左右两侧相邻的两个像素区域内公共电极之间的电连接。
另外,为了使位于栅极线2上下两侧相邻的两个像素区域内公共电极之间实现电连接,本实用新型实施例所提供的阵列基板中,还可以包括:
用于实现位于栅极线2上下两侧相邻的两个像素区域内公共电极之间电连接的第二连接电极10;
第二连接电极10具体可设置于钝化层7上方,具体可如附图1、2所示;
在具体实现时,第二连接电极10的一端可通过设置于钝化层7中过孔8,与位于栅极线2上侧像素区域内的第一透明电极6电连接,而第二连接电极10的另一端可通过设置于钝化层7中的过孔8,与位于栅极线2下侧像素区域内的公共电极线段5电连接,从而实现位于栅极线2上下两侧相邻的两个像素区域内公共电极之间的电连接。
本实用新型实施例中,第二连接电极10具体可为透明电极。
通过上述描述可以看出,本实用新型实施例中,第二连接电极10的一端可通过设置于钝化层7中过孔8,与位于栅极线2上侧像素区域内的第一透明电极电6连接,那么,为了减小第二连接电极10与第一透明电极6之间的接触电阻,本实用新型实施例所提供的阵列基板中,具体还可以包括接触电极11,设置于第二连接电极10与第一透明电极6之间,以用于减小第二连接电极10与第一透明电极6之间的接触电阻。
并且,该接触电极11可与公共电极线段5同层设置,且采用的材料也可与公共电极线段5相同,从而可通过一次构图工艺,生成公共电极线段5和接触电极11。
本实用新型实施例中,接触电极11可为一具有一定厚度的正方形金属块,当然其他几何形状的金属条或金属块也可。
在一具体实施例中,本实用新型实施例所提供的阵列基板中,还可以包括:
设置于钝化层7上方的第二透明电极即像素电极(附图中未示出),所述第二透明电极可通过设置于钝化层7中的过孔8,与设置于源漏金属层中的漏极相连。
由于第二透明电极设置于钝化层7之上,因此,本实用新型实施例中,第二透明电极可与第一连接电极9和第二连接电极10同层设置。
通过以上描述可以看出,由于本实用新型实施例提供的阵列基板中,通过将位于源漏金属层的公共电极(包括公共电极线段5、第一透明电极6、接触电极11等),与栅极线分层设置,且在栅极线与公共电极之间设置有栅极绝缘层3,因此可基本消除了栅极线与公共电极之间发生短路的可能性。
而且,由于本实用新型实施例提供了的阵列基板中,栅极线与公共电极分设于不同图层中,因此可以缩小栅极线与公共电极线之间的距离,从而提高像素区域的开口率。
另外,本实用新型实施例中的公共电极之间可以采用矩阵电极(MatrixVcom)设计,在通过外围电路向公共电极施加公共电压(Vcom)时,由于过孔8只涉及穿过一层绝缘层即钝化层7,从而更好的保证了过孔8接触电阻的均匀性,从而避免出现现有技术中,过孔8需要涉及穿透两层绝缘层,从而可能由于过孔8刻蚀不均匀而导致增大过孔8与绝缘层接触处的接触电阻的技术问题。
本实用新型实施例提供的阵列基板,在基板1上通过各层膜的沉积、掩模曝光、刻蚀等工艺以后形成栅金属层(包括栅极线2、TFT栅极)、源漏金属层(包括TFT源/漏极和数据线4)以及像素电极层等结构。该过程具体可以包括;
1、在基板1上沉积栅金属薄膜,经过第一次构图工艺形成栅金属层的图案,包括栅极线2和栅极。
2、在栅极层2上形成栅极绝缘层(GI)3。
3、在形成有栅极绝缘层的基板上沉积源漏金属薄膜,并通过第二次构图工艺在栅极绝缘层3上形成源漏金属层的图案,包括附图中未示出的源极、漏极,以及数据线4、多个公共电极线段5、多个接触电极11等。
4、在形成有源极、漏极和数据线等结构的基板上沉积透明电极薄膜,比如ITO,并通过第三次构图工艺在栅极绝缘层3上形成第一透明电极6,且该第一透明电极6可分别与同一像素区域内的公共电极线段5和接触电极11连接,连接后的三者共同形成一个像素区域内的公共电极。
5、在形成有上述结构的基板上形成钝化层7,并通过第四次构图工艺,在钝化层7中形成过孔8;该过孔8可为多个,且设置的位置基于需要设定,例如公共电极线段5和接触电极11上方的钝化层7中。
6、在钝化层7上方沉积透明电极薄膜,比如ITO,并通过第五次构图工艺在钝化层7上形成第一连接电极9、第二连接电极10以及第二透明电极。该第二透明电极,即像素电极,通过钝化层过孔8与TFT漏极相连。
在上述步骤中所提及的构图工艺,至少包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等一系列工艺过程。
通过以上步骤,即可生成本实用新型实施例提供的阵列基板。
基于以上本实用新型实施例提供的阵列基板,本实用新型实施例还可以提供一种显示设备,该显示设备具体可以包括本实用新型实施例提供的、如附图1、2、3所示的阵列基板。所述显示设备可以为:液晶面板、电子纸、OLED(有机发光二极管)面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
以上所述仅是本实用新型的实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种阵列基板,其特征在于,包括:
基板;
设置于所述基板上的栅金属层,该栅金属层包括栅极线和栅极;
设置于所述基板以及所述栅极线和栅极上的栅极绝缘层;
设置于所述栅极绝缘层上的源漏金属层,该源漏金属层包括源极、漏极、数据线以及多个公共电极线段,所述公共电极线段与所述数据线之间无连接,并且,每一个像素区域内存在一公共电极线段;
设置于所述栅极绝缘层上的多个第一透明电极,位于同一像素区域内的第一透明电极和公共电极线段相连接,共同形成该像素区域内的公共电极。
2.如权利要求1所述的阵列基板,其特征在于,还包括:
设置于所述源漏金属层和所述第一透明电极上方的钝化层,在所述钝化层上形成有多个过孔。
3.如权利要求2所述的阵列基板,其特征在于,还包括:
用于实现位于数据线左右两侧相邻的两个像素区域内公共电极之间电连接的第一连接电极;
所述第一连接电极设置于所述钝化层上方;
所述第一连接电极通过过孔,分别与位于数据线左右两侧相邻的两个像素区域内的公共电极线段电连接。
4.如权利要求3所述的阵列基板,其特征在于,还包括:
设置于所述钝化层上方的第二透明电极,所述第二透明电极通过过孔与所述漏极相连;
所述第一连接电极为透明电极,且与所述第二透明电极同层设置。
5.如权利要求2所述的阵列基板,其特征在于,还包括:
用于实现位于栅极线上下两侧相邻的两个像素区域内公共电极之间电连接的第二连接电极;
所述第二连接电极设置于所述钝化层上方;
所述第二连接电极的一端通过过孔与位于栅极线上侧像素区域内的第一透明电极电连接,所述第二连接电极的另一端通过过孔与位于栅极线下侧像素区域内的公共电极线段电连接。
6.如权利要求5所述的阵列基板,其特征在于,还包括:
设置于所述钝化层上方的第二透明电极,所述第二透明电极通过过孔与所述漏极相连;
所述第二连接电极为透明电极,且与所述第二透明电极同层设置。
7.如权利要求5所述的阵列基板,其特征在于,所述源漏金属层还包括:
用于减小第二连接电极与第一透明电极的接触电阻的接触电极。
8.如权利要求7所述的阵列基板,其特征在于,所述接触电极与所述公共电极线段同层设置且采用相同材料。
9.如权利要求1所述的阵列基板,其特征在于,所述公共电极线段与所述数据线垂直设置。
10.一种显示设备,其特征在于,包括如权利要求1至9任一项所述的阵列基板。
CN 201220208397 2012-05-09 2012-05-09 一种阵列基板及显示设备 Expired - Lifetime CN202533686U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220208397 CN202533686U (zh) 2012-05-09 2012-05-09 一种阵列基板及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220208397 CN202533686U (zh) 2012-05-09 2012-05-09 一种阵列基板及显示设备

Publications (1)

Publication Number Publication Date
CN202533686U true CN202533686U (zh) 2012-11-14

Family

ID=47134859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220208397 Expired - Lifetime CN202533686U (zh) 2012-05-09 2012-05-09 一种阵列基板及显示设备

Country Status (1)

Country Link
CN (1) CN202533686U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216183A (zh) * 2014-08-28 2014-12-17 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104656332A (zh) * 2015-01-28 2015-05-27 上海天马微电子有限公司 阵列基板及其制备方法和显示装置
CN105425495A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN106896608A (zh) * 2017-04-28 2017-06-27 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216183A (zh) * 2014-08-28 2014-12-17 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
US9865623B2 (en) 2014-08-28 2018-01-09 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN104656332A (zh) * 2015-01-28 2015-05-27 上海天马微电子有限公司 阵列基板及其制备方法和显示装置
CN105425495A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN106896608A (zh) * 2017-04-28 2017-06-27 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US10656488B2 (en) 2017-04-28 2020-05-19 Boe Technology Group Co., Ltd. Array substrate having common electrode that does not overlap with gate line, display panel and display device

Similar Documents

Publication Publication Date Title
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
US9759966B2 (en) Array substrate and method of manufacturing the same, and display device
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN106354299A (zh) 一种触控基板及其制备方法、触控显示装置
CN104020902B (zh) 一种触摸屏及显示装置
CN103309081A (zh) 阵列基板及其制造方法、显示装置
CN206833100U (zh) 显示面板及显示装置
CN106201114A (zh) 触控结构、阵列基板和显示装置
CN104201152A (zh) 制作显示面板的方法
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103885221B (zh) 大板加电线路及其制造方法
CN102736325A (zh) 一种像素结构及其制造方法、显示装置
CN104716196A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN209199077U (zh) 一种触控显示面板和显示装置
KR20140115037A (ko) 표시 장치 및 이의 제조 방법
CN104035250B (zh) 主动元件阵列基板
CN202533686U (zh) 一种阵列基板及显示设备
CN102654703A (zh) 一种阵列基板及其制造方法、以及显示设备
CN104570525B (zh) 液晶显示装置及其制造方法
CN103116236A (zh) 显示面板
CN104317115A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN203519954U (zh) 阵列基板及显示装置
CN203259747U (zh) 阵列基板及显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103928471B (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20121114

CX01 Expiry of patent term