CN105405810B - 半导体器件的形成方法 - Google Patents

Abstract

一种半导体器件的形成方法，包括：提供有浅沟槽隔离结构、横跨浅沟槽隔离结构的条状栅极区的半导体衬底；在半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层、顶部介质材料层和保护材料层，隧穿介质材料层和顶部介质材料层的材料相同，捕获电荷材料层和保护材料层的材料相同；用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层，在栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层和残留顶部介质层；用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层，在栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层。所述方法避免在浅沟槽隔离结构顶部拐角处残留栅电极。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器容易在电源中断时丢失数据，而非易失性存储器即使在电源中断时仍然可保存其数据。与其它的非易失性存储技术(如磁盘驱动器)相比，非易失性半导体存储器相对较小，因此，非易失性存储器已广泛地应用于移动通讯系统和存储卡等领域中。

SONOS(Silicon-oxide-Nitride-oxide-Silicon，简称SONOS)存储器是一种重要的非易失性半导体存储器，SONOS存储器的隧穿氧化层的厚度较薄，一般利用绝缘的氮化硅介质层来俘获并存储电荷，氮化硅介质层用来俘获电荷的陷阱是独立的，不会因为一个缺陷导致存储电荷的大量丢失。SONOS存储器还具有抗擦写能力好、操作电压低、功率低和工艺过程简单的优点。

SONOS存储器的形成方法包括：提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、横跨所述浅沟槽隔离结构的栅极区；在所述半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层，所述隧穿介质材料层和顶部介质材料层的材料为氧化硅；所述捕获电荷材料层的材料为氮化硅；采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层直至暴露出隧穿介质材料层的表面，在所述栅极区形成顶部介质层和捕获电荷层；采用湿刻工艺刻蚀隧穿介质材料层，在所述栅极区形成隧穿介质层，所述隧穿介质层、捕获电荷层和顶部介质层构成ONO结构；在所述ONO结构上形成栅电极。

然而，采用现有技术中的方法形成的SONOS存储器作为半导体器件，容易出现在浅沟槽隔离结构顶部拐角处残留栅电极的材料不能去除，导致半导体器件发生短路的现象。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，避免在浅沟槽隔离结构顶部拐角处残留栅电极的材料，避免半导体器件发生短路。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、横跨所述浅沟槽隔离结构的条状的栅极区；在所述半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层、顶部介质材料层和保护材料层，所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同；采用各向异性干刻工艺刻蚀所述保护材料层和所述顶部介质材料层直至暴露出所述捕获电荷材料层的表面，在所述栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构的顶部拐角处形成残留保护层和残留顶部介质层；采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层。

可选的，所述保护材料层和捕获电荷材料层的材料为氮化硅。

可选的，所述顶部介质材料层和隧穿介质材料层的材料为氧化硅。

可选的，形成所述保护材料层的工艺为等离子体化学气相沉积工艺或原子层沉积工艺。

可选的，采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层的步骤包括：采用第一湿刻工艺刻蚀捕获电荷材料层直至暴露出隧穿介质材料层的表面，在所述栅极区形成捕获电荷层，同时去除保护层和残留保护层；第一湿刻工艺后，采用第二湿刻工艺刻蚀隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成隧穿介质层，同时去除残留顶部介质层。

可选的，所述第一湿刻工艺的参数为：采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～180摄氏度。

可选的，所述第二湿刻工艺的参数为：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的浓度为20％～50％，刻蚀温度为10摄氏度～50摄氏度。

可选的，采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层的步骤为：采用第一各向异性干刻工艺刻蚀保护材料层直至暴露出顶部介质材料层的表面，在所述栅极区形成保护层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层；第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀顶部介质材料层直至暴露出捕获电荷材料层的表面，在所述栅极区形成顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留顶部介质层。

可选的，所述保护材料层的厚度为80埃～110埃；所述顶部介质材料层的厚度为70埃～90埃；所述捕获电荷材料层的厚度为80埃～110埃；所述隧穿介质材料层的厚度为18埃～35埃。

可选的，进行所述湿刻工艺后，还包括：在所述顶部介质层表面形成栅电极。

与现有技术相比，本发明的技术方案具有以下优点：

由于形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层后还在顶部介质材料层的表面还形成了保护材料层，且所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同，当采用各向异性干刻工艺刻蚀保护材料层和顶部材料层后，在所述栅极区形成顶部介质层和保护层，还在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留顶部介质层和残留保护层，当采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层时，在所述栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层，而所述栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层和捕获电荷材料层也在湿刻工艺中去除，避免在湿刻工艺中在栅极区两侧的浅沟槽隔离结构顶部拐角处发生底切现象，从而避免后续栅电极的材料进入底切位置而难以去除，从而避免半导体器件发生短路。

另外，由于采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层后，半导体衬底上具有捕获电荷材料层和隧穿介质材料层，相比现有技术中采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层后，在半导体衬底上只具有隧穿介质材料层的情况，两层的捕获电荷材料层和隧穿介质材料层增加了对半导体衬底的保护作用，使得本发明在所述各向异性干刻工艺的过程中，避免半导体衬底表面受到刻蚀损伤。

附图说明

图1至图4是现有技术中半导体器件的结构示意图；

图5、图6a、图6b、图7a、图7b、图8a、图8b、图9a、图9b、图10a和图10b是本发明第一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术中半导体器件的形成方法容易出现在浅沟槽隔离结构顶部拐角处残留栅电极的材料，导致半导体器件发生短路的现象。

结合参考图1、图2、图3和图4，图1为半导体器件的俯视图，图2为半导体器件沿着图1中的ONO结构延伸方向(A-A1切割线)的剖面图，图3为半导体器件沿着图1中B-B1切割线获得的剖面图，B-B1切割线平行于A-A1切割线且通过浅沟槽隔离结构和有源区；图4为沿着C-C1切割线获得的剖面图，C-C1切割线垂直于ONO结构延伸方向且通过有源区。

所述半导体器件为SONOS存储器，包括：半导体衬底100；位于半导体衬底中的浅沟槽隔离结构101；位于半导体衬底100表面的ONO结构，所述ONO结构横跨浅沟槽隔离结构101，所述ONO结构包括：位于半导体衬底100上且横跨浅沟槽隔离结构101的隧穿介质层102、位于隧穿介质层102表面的捕获电荷层103和位于捕获电荷层103表面的顶部介质层104；位于ONO结构表面的栅电极105；位于所述ONO结构和栅电极105两侧的源漏区106。所述半导体器件采用源漏区共用的结构，即一个SONOS存储器的源区同时是相邻SONOS存储器的漏区。浅沟槽隔离结构101用于隔离相邻的有源区。

现有技术中形成所述半导体器件的方法为：提供半导体衬底100，所述半导体衬底100中具有浅沟槽隔离结构101、横跨所述浅沟槽隔离结构101的栅极区(I区域)；在所述半导体衬底100上从下到上依次形成隧穿介质材料层(未图示)、捕获电荷材料层(未图示)和顶部介质材料层(未图示)，所述隧穿介质材料层和顶部介质材料层的材料为氧化硅，所述捕获电荷材料层的材料为氮化硅；在所述顶部介质材料层表面形成图形化的光刻胶层，所述图形化的光刻胶层对应栅极区的位置；以所述图形化的光刻胶层为掩膜采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层直至暴露出所述隧穿介质材料层的表面，在所述栅极区形成顶部介质层104和捕获电荷层103；然后以所述图形化的光刻胶层为掩膜采用湿刻工艺刻蚀隧穿介质材料层直至暴露出半导体衬底100的表面，在所述栅极区形成隧穿介质层102；进行湿刻工艺后，在顶部介质层104表面形成栅电极105。

研究发现，采用现有技术形成半导体器件的方法容易在浅沟槽隔离结构顶部拐角处残留栅电极的材料，导致半导体器件发生短路现象的原因在于：

由于浅沟槽隔离结构制造工艺的原因使得浅沟槽隔离结构的顶部拐角处具有凹陷，形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层后，所述拐角处也存在隧穿介质材料层、捕获电荷材料层和顶部介质材料层，在采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层后，在所述栅极区形成顶部介质层和捕获电荷层，也会在所述栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留捕获电荷层(未图示)和覆盖残留捕获电荷层侧壁的残留顶部介质层(未图示)，采用湿刻工艺刻蚀隧穿介质材料层后，在所述栅极区形成隧穿介质层的同时会将残留顶部介质层和栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层去除，而残留捕获电荷层没有被去除，且在栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层去除后形成开口，即在残留捕获电荷层侧壁发生底切现象，在形成栅电极的过程中，沉积的栅电极的材料会进入所述开口位置，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留栅电极107，由于所述残留栅电极107的侧壁被残留捕获电荷层覆盖，所述残留栅电极107难以被刻蚀去除，导致半导体器件容易发生短路现象。

需要说明的是，受到工艺的限制，所述残留捕获电荷层不会采用专门的工艺步骤去除，原因在于：若采用湿刻工艺去除所述残留捕获电荷层，也会使得栅极区形成的捕获电荷层受到严重的刻蚀损伤，同时若去除所述残留捕获电荷层一般需要采用磷酸溶液，刻蚀温度为120摄氏度～180摄氏度，光刻胶在此温度下会变形受损，故需要在去除所述图形化的光刻胶后才能进行，增加了工艺复杂度。

在此基础上，本发明提供一种半导体器件的形成方法，形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层后还在顶部介质材料层的表面还形成了保护材料层，所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同；采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层，在所述栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层和残留顶部介质层，然后采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层，在所述栅极区形成捕获电荷层和隧穿介质层的同时去除保护层、残留保护层和残留顶部介质层，使得在后续形成栅电极的过程中，避免在栅极区两侧的浅沟槽隔离结构顶部拐角处残留栅电极的材料，从而避免半导体器件发生短路。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

第一实施例

图5、图6a、图6b、图7a、图7b、图8a、图8b、图9a、图9b、图10a和图10b是本发明第一实施例中半导体器件形成过程的结构示意图。所述半导体器件为SONOS存储器。

结合参考图5、图6a和图6b，图6a为沿着图5中A2-A3切割线得到的剖面图，图6b为沿着B2-B3切割线得到的剖面图，提供半导体衬底200，所述半导体衬底200中具有浅沟槽隔离结构210，所述半导体衬底200具有横跨所述浅沟槽隔离结构210的条状的栅极区(I区域)。

所述半导体衬底200为后续形成半导体器件提供工艺平台。所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；所述半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；本实施例中，所述半导体衬底200的材料为硅。

所述浅沟槽隔离结构210用于后续隔离相邻的有源区。形成浅沟槽隔离结构210的步骤为：在半导体衬底200上形成氧化层；在所述氧化层表面形成硬掩膜层；图形化所述硬掩膜层、氧化层及半导体衬底，在半导体衬底中形成沟槽；在所述沟槽内生长垫氧化层；在所述沟槽内和所述硬掩膜层表面形成隔离层；对隔离层进行平坦化至露出硬掩膜层；用湿法刻蚀去除硬掩膜层和氧化层，形成浅沟槽隔离结构210。所述硬掩膜层的材料为氮化硅，所述氧化层的材料为氧化硅。

在形成浅沟槽隔离结构210的过程中，由于需要用湿法刻蚀去除半导体衬底200表面的硬掩膜层和氧化层，在去除所述硬掩膜层和氧化层的过程中，容易在浅沟槽隔离结构210顶部拐角处形成凹陷。

所述半导体衬底200的栅极区横跨浅沟槽隔离结构210，后续会在所述栅极区形成SONOS存储器的ONO结构和栅电极。

结合参考图7a和图7b，在所述半导体衬底200上从下到上依次形成隧穿介质材料层220、捕获电荷材料层230、顶部介质材料层240和保护材料层250，所述隧穿介质材料层220和顶部介质材料层240的材料相同，所述捕获电荷材料层230和保护材料层250的材料相同。

所述隧穿介质材料层220和顶部介质材料层240的材料为氧化硅；所述隧穿介质材料层220的厚度为18埃～35埃；所述顶部介质材料层240的厚度为70埃～90埃。形成所述隧穿介质材料层220和顶部介质材料层240的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚常压化学气相沉积工艺；本实施例中，形成所述隧穿介质材料层220和顶部介质材料层240的工艺为离子体化学气相沉积工艺。

所述捕获电荷材料层230和保护材料层250的材料为氮化硅；所述捕获电荷材料层230的厚度为80埃～110埃；所述保护材料层250的厚度为80埃～110埃；形成捕获电荷材料层230和保护材料层250的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者压常压化学气相沉积工艺；本实施例中，形成捕获电荷材料层230和保护材料层250的工艺为等离子体化学气相沉积工艺。

所述隧穿介质材料层220用于后续形成隧穿介质层221；所述捕获电荷材料层230用于后续形成捕获电荷层231；所述顶部介质材料层240用于后续形成顶部介质层241。

结合参考图8a和图8b，采用各向异性干刻工艺刻蚀保护材料层250(参考图7a和图7b)和顶部介质材料层240(参考图7a和图7b)直至暴露出捕获电荷材料层230的表面，在所述栅极区形成保护层251和顶部介质层241，在所述栅极区两侧的浅沟槽隔离结构210顶部拐角处形成残留保护层(未图示)和残留顶部介质层(未图示)。

具体的，采用各向异性干刻工艺刻蚀保护材料层250和顶部介质材料层240的步骤为：采用第一各向异性干刻工艺刻蚀保护材料层250直至暴露出顶部介质材料层240的表面，在所述栅极区形成保护层251，在所述栅极区两侧的浅沟槽隔离结构210顶部拐角处形成残留保护层；第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀顶部介质材料层240直至暴露出捕获电荷材料层230的表面，在所述栅极区形成顶部介质层241，在所述栅极区两侧的浅沟槽隔离210结构顶部拐角处形成残留顶部介质层。

需要说明的是，在第一各向异性干刻工艺和第二各向异性干刻工艺进行前，在保护材料层250上形成图形化的掩膜层，所述图形化的掩膜层的材料为光刻胶，所述图形化的掩膜层对应栅极区的位置，以所述图形化的掩膜层为掩膜进行第一各向异性干刻工艺和第二各向异性干刻工艺。

所述保护层251覆盖顶部介质层241的表面；所述残留保护层覆盖所述残留顶部介质层的侧壁。

结合参考图9a和图9b，采用湿刻工艺刻蚀捕获电荷材料层230(参考图8a和图8b)和隧穿介质材料层220(参考图8a和图8b)直至暴露出半导体衬底200表面，在所述栅极区形成捕获电荷层231和隧穿介质层221，同时去除保护层251(参考图8a和图8b)、残留保护层和残留顶部介质层。

具体的，采用湿刻工艺刻蚀捕获电荷材料层230和隧穿介质材料层220的步骤包括：采用第一湿刻工艺刻蚀捕获电荷材料层230直至暴露出隧穿介质材料层220的表面，在所述栅极区形成捕获电荷层231，同时去除保护层251和残留保护层；第一湿刻工艺后，采用第二湿刻工艺刻蚀隧穿介质材料层220直至暴露出半导体衬底表面200，在所述栅极区形成隧穿介质层221，同时去除残留顶部介质层。

需要说明的是，所述栅极区两侧的浅沟槽隔离结构210顶部拐角处的捕获电荷材料层230也会在第一湿刻工艺中去除，所述栅极区两侧的浅沟槽隔离结构210顶部拐角处的隧穿介质材料层220也会在第二湿刻工艺中去除。

所述第一湿刻工艺的参数为：采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～180摄氏度。所述磷酸的浓度指的是质量百分比浓度。

所述第二湿刻工艺的参数为：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的浓度为20％～50％，刻蚀温度为10摄氏度～50摄氏度。所述氢氟酸的浓度指的是质量百分比浓度。

需要说明的是，由于本实施例中，采用第一湿刻工艺刻蚀捕获电荷材料层230时，采用的刻蚀溶液为磷酸溶液，由于所述图形化的掩膜层的材料为光刻胶，光刻胶在第一湿刻工艺中会严重变形，故需要将定义栅极区的所述图形化的掩膜层去除，然后进行第一湿刻工艺。

另需说明的是，本实施例中，本实施例中，在第二湿刻工艺中，由于顶部介质材料层240暴露在第二湿刻的环境中，会刻蚀去除部分厚度的顶部介质材料层240，形成的顶部介质层241的厚度小于顶部介质材料层240的厚度，为45埃～55埃。为了避免在第二湿法刻蚀中形成的顶部介质材料层240的厚度过薄，需要顶部介质材料层的厚度需要大于等于70埃，同时为了减少工艺成本，使顶部介质材料层的厚度小于等于90埃。

所述顶部介质层241、捕获电荷层231和隧穿介质层221构成ONO结构。

结合参考图10a和图10b，进行所述湿刻工艺后，在所述顶部介质层241表面形成栅电极260。

所述栅电极260的材料为多晶硅。

形成所述栅电极260的步骤为：形成覆盖所述半导体衬底200的导电材料层(未图示)，形成所述导电材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺或者原子层沉积工艺，然后图形化所述导电材料层，形成栅电极260。

形成栅电极250后，还可以在ONO结构的两侧形成SONOS存储器的源漏区。

由于当采用湿刻工艺刻蚀隧穿介质材料层和捕获电荷材料层时，在半导体衬底的栅极区形成隧穿介质层和捕获电荷层，同时将保护层、残留保护层和残留顶部介质层去除，而所述栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层和捕获电荷材料层也在湿刻工艺中去除，避免在湿刻工艺中在栅极区两侧的浅沟槽隔离结构顶部拐角处发生底切现象而导致栅电极的材料进入底切位置而难以去除，从而避免半导体器件发生短路。

另外，由于采用各向异性干刻工艺刻蚀保护材料层250和顶部介质材料层240后，半导体衬底200上具有捕获电荷材料层230和隧穿介质材料层220，相比现有技术中采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层后，在半导体衬底上只具有隧穿介质材料层的情况，两层的捕获电荷材料层230和隧穿介质材料层220增加了对半导体衬底200的保护作用，使得本发明在所述各向异性干刻工艺的过程中，避免半导体衬底200表面受到刻蚀损伤。

需要说明的是，采用第一湿刻工艺刻蚀捕获电荷材料层时，会存在横向刻蚀的现象，使得形成的捕获电荷层的线宽尺寸减小；采用第二湿刻工艺刻蚀隧穿介质材料层时，会存在横向刻蚀的现象，使得形成的隧穿介质层的线宽尺寸减小，同时也会减小顶部介质层的线宽尺寸。从而难以控制形成的ONO结构的线宽尺寸。为了较好的控制最终形成的ONO结构的线宽尺寸，控制在形成栅电极之前形成的ONO结构的线宽尺寸大于栅电极的线宽尺寸，在ONO结构上形成栅电极时，用各向异性干刻工艺图形化导电材料层，使得形成的栅电极的线宽尺寸较为精准，然后采用各向异性干刻工艺去除未被栅电极覆盖的ONO结构，使得最终形成的ONO结构的线宽尺寸和栅电极的线宽尺寸一致，且得到较好的控制。

第二实施例

第二实施例与第一实施的区别在于：形成的半导体器件包括SONOS存储器和MOS晶体管。具体的，形成所述ONO结构后，还包括：在所述ONO结构暴露出的半导体衬底表面形成栅介质材料层；形成覆盖所述栅介质材料层和ONO结构的栅极材料层；图形化所述栅极材料层和所述栅介质材料层，在所述半导体上形成栅介质层和位于所述栅介质层表面的第一栅电极，同时在所述ONO结构表面形成第二栅电极。

所述栅介质材料层的材料为氧化硅；形成所述栅介质材料层的工艺为氧化工艺，包括干法氧化工艺或湿法氧化工艺；所述栅极材料层的材料为多晶硅；形成所述栅极材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。

图形化所述栅极材料层和所述栅介质材料层的工艺优选为各向异性干刻工艺。图形化所述栅极材料层后，所述栅极材料层的一部分形成第一栅电极，另一部分在ONO结构表面形成第二栅电极。所述栅介质层和所述第一栅电极构成MOS晶体管的栅极结构。

图形化所述栅极材料层和所述栅介质材料层后，还可以在所述栅极结构两侧形成MOS晶体管的源漏区，在ONO结构的两侧形成SONOS存储器的源漏区。

本实施例中，将SONOS存储器和MOS晶体管的形成步骤兼容在一起，即在一套制程中实现形成SONOS存储器和MOS晶体管；另外，由于采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层时，避免了半导体衬底表面受到刻蚀损伤，使得形成的栅介质层和半导体衬底之间具有良好的界面，从而使得形成的MOS晶体管的性能得到提高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、横跨所述浅沟槽隔离结构的条状的栅极区；

在所述半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层、顶部介质材料层和保护材料层，所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同；

采用各向异性干刻工艺刻蚀所述保护材料层和所述顶部介质材料层直至暴露出所述捕获电荷材料层的表面，在所述栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构的顶部拐角处形成残留保护层和残留顶部介质层，所述残留保护层由栅极区两侧浅沟槽隔离结构的顶部拐角处的保护材料层形成，所述残留顶部介质层由栅极区两侧浅沟槽隔离结构的顶部拐角处的顶部介质材料层形成，所述栅极区两侧浅沟槽隔离结构的顶部拐角处还存在捕获电荷材料层和隧穿介质材料层；

采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层、以及栅极区两侧浅沟槽隔离结构的顶部拐角处的捕获电荷材料层和隧穿介质材料层。

2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护材料层和捕获电荷材料层的材料为氮化硅。

3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述顶部介质材料层和隧穿介质材料层的材料为氧化硅。

4.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述保护材料层的工艺为等离子体化学气相沉积工艺或原子层沉积工艺。

5.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层的步骤包括：

采用第一湿刻工艺刻蚀捕获电荷材料层直至暴露出隧穿介质材料层的表面，在所述栅极区形成捕获电荷层，同时去除保护层和残留保护层、以及栅极区两侧浅沟槽隔离结构的顶部拐角处的捕获电荷材料层；

第一湿刻工艺后，采用第二湿刻工艺刻蚀隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成隧穿介质层，同时去除残留顶部介质层、以及栅极区两侧浅沟槽隔离结构的顶部拐角处的隧穿介质材料层。

6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第一湿刻工艺的参数为：采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70％～90％，刻蚀温度为120摄氏度～180摄氏度。

7.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第二湿刻工艺的参数为：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的浓度为20％～50％，刻蚀温度为10摄氏度～50摄氏度。

8.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层的步骤为：

采用第一各向异性干刻工艺刻蚀保护材料层直至暴露出顶部介质材料层的表面，在所述栅极区形成保护层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层，所述栅极区两侧浅沟槽隔离结构的顶部拐角处还存在顶部介质材料层、捕获电荷材料层和隧穿介质材料层；

第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀顶部介质材料层直至暴露出捕获电荷材料层的表面，在所述栅极区形成顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留顶部介质层，所述栅极区两侧浅沟槽隔离结构的顶部拐角处还存在捕获电荷材料层和隧穿介质材料层。

9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护材料层的厚度为80埃～110埃；所述顶部介质材料层的厚度为70埃～90埃；所述捕获电荷材料层的厚度为80埃～110埃；所述隧穿介质材料层的厚度为18埃～35埃。

10.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行所述湿刻工艺后，还包括：在所述顶部介质层表面形成栅电极。