CN105359276A - 具有增大的安全工作区的sic垂直功率dmos - Google Patents

具有增大的安全工作区的sic垂直功率dmos Download PDF

Info

Publication number
CN105359276A
CN105359276A CN201380074906.1A CN201380074906A CN105359276A CN 105359276 A CN105359276 A CN 105359276A CN 201380074906 A CN201380074906 A CN 201380074906A CN 105359276 A CN105359276 A CN 105359276A
Authority
CN
China
Prior art keywords
sic
power mosfet
region
channel region
mosfet structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380074906.1A
Other languages
English (en)
Inventor
D·丝助拉
B·奥登科克
M·范登堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Corp
Original Assignee
Microsemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Corp filed Critical Microsemi Corp
Publication of CN105359276A publication Critical patent/CN105359276A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

描述了一种场效应类型(MOSFET、IGBT或者类似器件)的SiC功率半导体器件，在某些单元内具有“减弱的”沟道电导并且具有负的沟道迁移率温度系数，允许用于提高安全工作区的所述单元的最佳热管理。通过在“活动”与“不活动”(“减弱的”)沟道之间的分隔并且通过在感兴趣的温度范围下在沟道中调整载流子迁移率，实现了对相对于该漏电流的零温度交叉点(ZTCP)位置的控制。通过利用“不活动”单元/指状物包围所述“活动”单元/指状物而实现了所述“热管理”，并且在其他可能性中，通过在每一源极接触内部执行原位“镇流”电阻根据栅极偏置的局部增长而实现了漏极/集电极电流的“负”反馈。

Description

具有增大的安全工作区的SIC垂直功率DMOS
技术领域
本发明涉及将在这种电气条件下使用的功率MOSFET半导体器件，该电气条件为当该器件处于开启状态时由最大允许电流和最大阻断电压定义的全部安全工作区(下称“SOA”)必须是适用的，并且更特别地涉及改善碳化硅(SiC)垂直功率MOSFET器件的SOA特性。
背景技术
共同归Klodzinski所有的美国专利号6503786和6664594，通过引用在此引入，描述了在硅垂直功率MOSFET器件的制造和结构上的改进以实现增大的SOA以及以增强这种器件的线性工作。期望对SiC垂直功率MOSFET器件扩展这些性能。然而，在硅功率MOSFET技术中所采用的方法和结构不易于扩展到制造SiC功率MOSFET器件。
如图1所示(功率MOSFET的理想SOA)，功率MOSFET的安全工作区由器件右侧的阻断电压、左侧的Rdson、最大额定电流以及最大功率耗散能力(在SOA曲线图右上侧的斜线)限定。
近来，参考图2，Spirito等人(由Spirito，“AnalyticalmodelforthermalinstabilityoflowvoltagepowerMOSandS.O.A.inpulseoperation”，ProceedingsISPSD2002，第269-272页的图6)已经示出如果器件在低于零温度系数点的漏电流水平下工作，硅功率MOSFET的SOA事实上被该器件的热不稳定性限制在高电压高电流侧，具有被Vth的负温度系数引发的热不稳定性。
在图3中示出了真实SOA曲线图(开关功率MOSFET的真实SOA曲线)，其中能够看到偏置条件和管芯温度这二者在该器件的热不稳定性中起到作用。
如本领域技术人员所熟知，如果“单元”(该结构由源、栅和源接触构成)的密度较高，那么功率MOSFET的导通电阻较低。
当每一单元开启时，由单元至单元的开启电压的最轻微不均匀将会使得一个或若干单元“盗取”即使不是全部也是大多数的漏电流。这种不均匀甚至在目前技术水平的制造工艺中是常见的。由于该阈值电压的负温度系数，具有增大电流的单元将具有甚至更低的Vth并将会开始传导甚至更多电流。这种局部自加热现象的最终结果是使得那些单元短路。由于发射极基极二极管的负温度系数，任何MOSFET器件固有的这种效应与功率BJT的基极发射极结短路非常相似。
在SiCMOSFET的情况中，对其来说比硅更好的导热性似乎将缓解此问题的一个方面(所述热方面)，单元设计的管芯尺寸和高封装密度将会使得在高偏置条件下启动热不稳定性的状况恶化。
此外，对于具有1700V或更低的额定电压的SiC功率MOSFET，沟道电阻是总导通电阻的主要部分。因此，当在饱和区时，SiCMOSFET沟道电阻的温度依赖性是最重要的。
对于功率MOSFET“工作”在输出特性的“饱和区”的应用来说，器件增大的SOA比其导通电阻更加重要得多，并且因此以更高的导通电阻为代价而得到提高的SOA的交换完全是可以接受的。
功率SiC晶体管通常工作在高电压和高漏电流下，导致了相当大的自加热，并且这样该工作温度能够明显升高。
在其中需要功率MOSFET“线性”工作的应用示例是：
-电池充电器(手机、移动设备、电车)
-风扇控制器(自动)
-以太网供电(TCP/IP路由器、网络交换机)
-线性功率放大器(音频)
-负载开关，以及实质上所有应用程序，其中器件在开-关中切换并且“负载”线经穿过高电压高电流工作机制。
此外，高工作频率将会进一步使得SOA退化，因此来自美国申请系列号13/195632的所有措施适用于在本专利。
发明内容
本发明的目的是公开适用于具有增大的SOA的SiC功率MOSFET的方法和器件结构。
本发明的前述和其他目的、特征和优点将由于参考附图而进行的本发明优选实施方式的下列详细说明而变得更加显而易见。
附图说明
图1是硅功率MOSFET的典型(理想化)数据表SOA具有的漏电流对漏源电压的曲线图。
图2是依照Spirito等人所公开的像图1那样示出了“真实”硅功率MOSFET的SOA的曲线图。
图3是硅功率MOSFET的实际SOA曲线的曲线图。
图4是目前技术水平下来自于1200VCMF20120DCree数据表第8页，图2010-2011的SiC功率MOSFET所具有的典型传输特性，示出了不同温度下不相交的两条迹线。
图5A是根据本发明的一个实施方式，具有台阶形氧化层和“缺口”多晶栅的垂直(VDMOS)SiC功率MOSFET的横截面视图。
图5B是根据本发明的另一实施方式，具有台阶形氧化层和通过在特定位置处偏置源区注入而形成的“减弱”沟道的垂直SiC功率MOSFET的横截面视图。
图6是垂直SiC功率MOSFET的顶视图，所述图6A、6B和6C垂直SiC功率MOSFET的横截面视图，示出根据本发明的另一实施方式的旨在于预定位置处减弱沟道的多晶硅(“多晶”)缺口概念。
图7是垂直SiC功率MOSFET的顶视图，所述图7A和7B是垂直SiC功率MOSFET的横截面视图，示出根据本发明的另一实施方式的“缺口”多晶和“缺口”源区注入的组合，旨在于布图上的预定位置处减弱沟道。
图8是根据本发明的另一实施方式，具有单元格设计以及活动和不活动单元的对称排列的垂直SiC功率MOSFET的顶视图，使用了在此提出的减弱方法的任何一个，用于均匀化横跨管芯的温度分布。
图9是根据本发明的另一实施方式，具有梳状或条形设计以及交替的活动和不活动沟道(“减弱”单元)的垂直SiC功率MOSFET的顶视图，使用了在此所述的方法中的一种方法。
图10是根据本发明的另一实施方式，具有台阶形氧化层以及使用朝向沟道的较轻N型掺杂而形成的“镇流(ballast)”源区电阻的垂直SiC功率MOSFET的横截面视图。
图11是根据本发明的另一实施方式，具有台阶形氧化层以及使用在每一单元中的“阻挡”缓冲金属而在原处形成的“镇流”源区电阻的垂直SiC功率MOSFET的横截面视图。
图12A和12B是将在三个开氏温度(300K-实线，245K-点划线，425K-断线)下工作，并且具有不同的交叉(ZTCP)点的两个垂直SiC功率MOSFET进行比较的两个Id-Vgs绘图。
图13是根据本发明的另一实施方式，具有均匀栅氧化层和通过在管芯的特定区域偏置源区注入而形成的“减弱”沟道的垂直SiC功率MOSFET的横截面视图。
图14是根据本发明的另一实施方式，具有均匀栅氧化层和在特定位置处的“缺口”多晶栅的垂直SiC功率MOSFET的横截面视图。
图15是根据本发明的另一实施方式，具有均匀栅氧化层和通过在沟道中调整所述掺杂(在P阱中的逆向掺杂)而形成的“定制”Vth的垂直SiC功率MOSFET的横截面视图。
图16是根据本发明的另一实施方式，具有台阶形栅氧化层和在沟道中利用增强掺杂而形成的不活动单元的垂直SiC功率MOSFET的横截面视图。
图17是根据本发明的另一实施方式，具有台阶形氧化层和使用沟道的较低掺杂(在P阱中的逆向掺杂轮廓)而在特定位置形成的较低Vth的垂直SiC功率MOSFET的横截面视图。
图18是根据本发明的另一实施方式，具有均匀栅氧化层和通过在沟道中调整所述(较低)掺杂(具有逆向掺杂的P阱)而形成的“定制”Vth的垂直SiC功率MOSFET的横截面视图。
图19是将用于图10和11实施方式的每一单元中的分布镇流电阻模型化的示意图。
图20A是对于具有正温度系数的SiCMOSFET，沟道迁移率对温度的图。
图20B是对于像图4那样的器件，对如图20A所述的模型化SiCMOSFET的Id-Vgs图。
图21A是对于所述的SiCMOSFET，沟道迁移率对温度的图。
图21B是对于如图21A所述的模型化SiCMOSFET的Id-Vgs图。
图22是根据本发明的实施方式的优选P阱垂直掺杂轮廓的曲线图。
图23是发明人模型化的两个SiC垂直MOSFET器件的传输特性曲线图-三条迹线像图20B和21B的那些层叠-示出对于第一器件迹线不交叉并且对于第二器件迹线具有一交叉点。(注意：对于两个器件以实线示出的室温迹线重合。)
图24是根据本发明的另一实施方式，具有相同沟道长度和两个栅氧化层厚度，具有台阶形氧化层的SiC功率MOSFET的横截面视图。
具体实施方式
在附图中，其并不必按照比例，SiCMOSFET的相同或相对应的部件由相同的附图标记指示。
图1表示在硅或SiC上制备的功率MOSFET的理想SOA。实际上，器件的功率耗散能力受限于增大的漏偏压，如在图2和3中非常良好的描述出。本发明的目的是在整个电压范围上将功率MOSFET的SOA“恢复”为其全部能力。
以下对于本领域技术人员来说将是清楚的并且如在功率MOSFET的SOA的此主题上的许多出版物(例如参见“PowerSemiconductorDevices，TheoryandApplications，Benda，Gowar，andGrant，JohnWiley&Sons1999)中所解释的。当收到增大电流和电压条件下的压力时，存在两种促成器件损毁的机理：
-与栅源偏压有关的漏极/集电极电流的负温度系数；
-由于管芯附接过程的微小缺陷导致的横跨该管芯的不均匀温度分布。
如果横跨漏电流全部范围功率MOSFET仅具有漏电流对栅偏压的正温度系数(参见图12A和12B在不同温度曲线的交叉点或者ZTCP以上)，那么对于任何温度增量该漏电流将会降低，有效地“冷却”由于微小工艺变动而短暂具有较高温度的各单元。
Klodzinski，在共同所有的美国专利号6664594B1中，非常清楚地限定了决定漏电流对栅极偏压依赖性的要素，并且在此给出来自于他的专利中的等式：
I d r ( V g , T ) : = μ n ( T ) · C o x · Z 2 L · ( V g - V t h ( T ) ) 2
其中μn(T)是沟道中的迁移率，Cox是栅氧化层的电容，Z是沟道宽度，L是沟道长度，Vg是施加到栅极端子上的电压并且Vth(T)是温度相关的阈值电压。
Klodzinski还示出，由于Vth(T)和μn(T)负温度依赖性，对于各温度，漏电流对栅源电压的迹线具有交叉点，其中，对于一给定Vgs，漏电流不依赖于温度(零温度系数点)。当器件在ZTCP以上工作时，如果温度增大电流将降低，并且如果器件在低于ZTCP的电流下工作时出现其他方式。
漏电流随着温度不稳定的这种机制对于在管芯内部(并且在此术语“单元”指的是管芯的任何部件，其跨越该管芯的活动区重复)的单个“单元”或者对于并行连接的SiCMOSFET管芯是有效的。换句话说，如果SiC功率MOSFET芯片在混合电路或者功率模块中并行连接，并目该混合电路或者该功率模块是偏置的从而使得该部分的总电流低于ZTCP，那么在较高温度下具有最大Vth压降的管芯将会“消耗(hog)”所有电流并且最终将会被损毁。
因此创建(通过设计以及通过处理)具有尽可能低的ZTCP的SiC功率MOSFET是所期望的，即使通过这么做使得导通电阻变得更高。
并不显而易见并且尚未被充分公开的是如果沟道迁移率不依赖于温度，或者如果它具有正温度系数，对于不同温度Id-Vgs迹线将根本不会在感兴趣的漏电流范围内交叉，甚至如果该MOSFET的阈值电压具有负温度系数。
图4中的曲线图只是示出了该情况，在其中两个不同温度下的Id-Vgs迹线不交叉，显然由于该反型层(Idex)的迁移率具有轻微的正温度系数。
图4，取之于近来上市的SiC功率MOSFET的数据表，示出了对于两种温度，25℃和125℃的跨导特性曲线。能够容易地注意到，跨越整个漏电流范围，当温度升高时该漏电流将会增大(对于相同的栅源电压)。此SiCMOSFET将是热不稳定的，尤其在增大的消耗功率下并且其SOA将会显著降低，特别在增大的漏源电压下。尤其如此，此SiC功率MOSFET将不适于并联，因为管芯附接工艺中任何不均匀将会诱导具有更高热阻的管芯产生热击穿。
图23示出了叠置的传输特性，三个迹线的每一个，对于发明人模型化的两个SiC垂直晶体管MOSFET器件：一个具有轻微的正温度系数-并且由此没有交叉点，而另一个具有相对于温度的反型层迁移率“常规”变化-具有一交叉点。
如图23中能够清楚看到的，该Id-Vgs迹线具有ZTCP而Idex-Vgs迹线不交叉。如果第一器件的工作电流接近或者在交叉点以上，此功率MOSFET将会是热稳定的，而对于第二类型的MOSFET，器件将在所有的漏电流条件下热失控，假如该管芯的温度足够高。
不考虑阈值电压的负温度系数，漏电流对栅源电压和温度的这种依赖性是准确的。换句话说，功率MOSFET具有零温度系数点的唯一原因是由于沟道迁移率的负温度系数并且对于功率MOSFET这是必要条件以站稳具有热稳定的机会并且显示出一适当大的SOA。如在Klodzinski的专利中所解释的，ZTCP越低，功率MOSFET的SOA将会变得越大。
功率MOSFET热不稳定性的一个方面是部分性能耗散功率。对于短功率脉冲，该SOA仅被该部分的电压和电流性能限制，而对于长功率脉冲，该SOA如Spirito等人已经示出的那样被明显限制。
本发明的目的是描述通过管理跨越该管芯的活动和不活动单位的布置而产生跨越该活动区的更均匀温度分布的手段和方法。
过去在SiCMOSFET的反型层中的迁移率一直较低并且寻求增大其值，设计师和工艺工程师已经完全忽略了SiC功率MOSFET的沟道迁移率具有负温度依赖性的基本需求。
例如，在论文“Effectoftemperaturevariation(300-600K)inMOSFETmodelingin6H-siliconcarbide”，Md.Hasanuzzaman等人，SolidStateElectronics，48，2004，第125-132页，第2.3段，迁移率，其清楚地阐述道“开始，迁移率对于300K-500K的工作温度范围是增长的(其与预期的迁移率特性相反)……因此，该反型层迁移率对于温度范围(300-500K)几乎是恒定的”。基于以上理论分析并且在引用文献的上下文中，显然，在SiCMOSFET的情况中最终器件可能显示出反型层迁移率的恒定或者甚至轻微的正温度系数的不期望特性，在其情况中该部分不适于并联并且将具有一被限制的SOA。
SiC垂直功率MOSFET结构
根据本发明实施方式碳化硅(SiC)垂直功率MOSFET结构在图5A、5B、6A-6C、7A-7B、10、11以及13-18和24中以横截面形式示出。另一实施方式，在其中同样的垂直功率MOSFET结构被嵌入在SiC垂直IGBT中，其能够具有P型物质、外延层或注入物，如美国系列号13/195632的图20中所示，通过引用被并入。相同的附图标记指示相同结构，并且相同的附图标记用在SiC垂直功率MOSFET结构的制备工艺的说明中。
如图所示在各实施方式中，该垂直SiC功率MOSFET结构包括具有第一掺杂类型的单晶SiC基底21，其包括定义漂移区的相同掺杂类型的上层22，该漂移区从该基底的上表面(通过它相对于栅氧化层28的界面划分界限)向深度方向延伸进入该基底。在所述实施方式的一实施例中，在漂移区中该基底的第一掺杂类型是N型，在这种情况下第二，相反掺杂类型，例如体区25，指的是P型。可选地，基底的第一掺杂类型能够是P型，在这种情况下相反掺杂类型是N型。为简单起见，我们按照具有P型体区的N型基底描述了该垂直功率MOSFET结构。为简单起见，在每一体区中仅示出了一个源区，尽管它们通常如在美国系列号13/195632中所示被成对形成。
第一掺杂类型的JFET区23(如所示的N型)能够形成在上层的一较上部分中或上，增强漂移区附近并且特别是所述体区之间的掺杂浓度。该JFET的替代形式能够适用于、例如注入或外延层中。
一对体区25处于该上层中，在该JFET区23之内，并且邻接该基底的上表面。所述体区25在该JFET区内留出大约该漂移区的部分D1。所述体区是与第一掺杂类型相反的第二掺杂类型，即，在所示实施例中为P型。所述体区的每一个具有相对的侧外围，其每一个均与漂移区形成第一PN结。
使用图形化氧化层或者光致抗蚀剂，通过合适受主种类、优选为铝的离子注入形成该P体区25。为了使得残留注入损伤最小化，所有的注入优选地在400℃-1000℃温度范围中的高晶片温度下完成。P体区的逆向掺杂，事实上对耐用性是可取的。离子注入自然地形成这种轮廓，且具有在晶片表面处较轻掺杂的P体区以及进入SiC晶片之内的更深处的较高(较重)掺杂。
源区26对在每个体区25中跨越基底的上表面而相隔以在表面处定义源和体接触区。源区26在相邻体区中相对于毗邻漂移区D1的各体区的横向外围被横向定位以形成与第一PN结横向隔开的第二PN结。此间隔用于沿着上表面在每一第一和第二PN结之间定义沟道区24A、25B。
第二掺杂类型的UIS(非钳位感应切换)区(在美国系列号13/195632中示出)能够向深度方向定位在源区之下的上层中的体区内并且在它们自沟道区向内之间而居中，以在不影响栅极阈值电压的情况下，增强源区之下及之间的体区的掺杂浓度。
在基底上表面上具有各种厚度的栅氧化层28或28a(图24)在每一所述沟道区之上延伸。典型地掺杂多晶硅的栅极导体32，接触该栅氧化层并且耦接至在基底外围的电极或者直接至金属电极，该金属电极经由该层间介电层33(图11)中的栅极通孔而沿着该多晶硅延伸。源极导体34(图11)接触该源区和其间在基底上表面上的该体区。
台阶形介电层29，典型地为氧化硅，在体区之间漂移区D1之上的栅氧化层区28之间的上表面上延伸。可选地，台阶形介电层还能够在毗邻JFET区外围的体区所具有的外部外围处定位在该漂移区之上，即，在沟道区的横向外部与漂移区层叠的部分栅极接触之下。此台阶形介电层具有比栅氧化层的第一厚度更厚的第二厚度。在某些实施方式中(图13-15，18)，采用了均匀厚度介电层。
一对相反掺杂区36能够沿着相反横向延伸，所述的体区的每一个所具有的较低外围在美国系列号13/195632中得到了更加充分的描述和表示。该相反掺杂区在沟道区之下相隔并且与源区相分离以及在上表面处具有小于体区的掺杂浓度的掺杂浓度。深度和相反掺杂浓度在注入步骤中被控制。区域36将具有与体区相似的净掺杂(在实施例中为P型)但是作为N型离子定向掺杂的结果，局部降低的P型掺杂浓度。
SiC垂直功率MOSFET工艺
在美国系列号13/195632中描述了整体工艺流程，其通过引用被引入。此处的工艺说明重点在于与在SiC功率MOSFET器件中增大的SOA相关的步骤以及所产生的结构上。该功率MOSFET(或者IGBT)工艺从根据当前发展水平技术准备的N+单晶SiC基底21开始。一个基底具有4H多晶类型，但是其他适用多晶类型也可以如下所论述被优选。在该基底上生长N-SiC漂移层22，并且基底与该漂移层一起形成用于MOSFET制备的开始材料。
使用图形化氧化层或者光致抗蚀剂，N+层(JFET层23)优选地被注入在预期深度并且通过合适施主种类(优选地为氮)的离子注入具有指定掺杂。或者，如图6A和7A所示该N+层能够在N--漂移层的顶部外延生长并且作为开始材料24的一部分。该JFET层的掺杂比漂移层的掺杂高大约一个数量级。JFET层23的主要目的是降低在沟道之间MOSFET的附近表层中的电阻率。
为了本发明的目的，JFET区的注入是可取的。注入破坏了上表面附近的SiC晶格结构，有助于实现反型层的负迁移率系数。
具有如上所述的结构，其具有负迁移率系数以使得SiCMOSFET显示ZTCP，该SOA能够通过许多方式得到提高。能够使用用于产生不同阈值电压的技术，如Klodzinski所教授的那样。接下来描述适用于SiC工艺的其他技术。
在图4和6中所述的一个实施方式中，该栅多晶层32被图形化从而使得该结构预定部件的预定区域不被栅多晶硅覆盖，并且这样在那些位置处的沟道是被“减弱的”(在那些位置处没有传导发生)。
图6和横截面6A、6B和6C示出了普通方式的设计方案，在此描述了其全部，以及如何实现这种概念。图6示出了用于制作在栅多晶硅中的缺口10以在不被覆盖的栅氧化层下留下部分沟道区的掩模布局或图形，如图5A、6B和6C所示。此具有“减弱”沟道下层部分的效果，被示为沟道24A。该栅多晶硅的其他部分没有缺口，如图6A所示。缺口部分至无缺口栅部分的比例能够变化以改变器件的SOA。
在第二实施方式中，在图7中示出，连同图7A中的横截面，该源区注入(N型)是“有缺口的”以在管芯上的预定位置处延长或实质上消除沟道24A。这能够与在图7B中所示的多晶缺口相组合。
控制栅极偏压上的漏电流温度依赖性的一种优良的方式是生成具有较低阈值电压的多个小MOSFET区域。通过“定制”该体注入(逆向注入)这在垂直SiC功率MOSFET中实现从而使得沟道中的表面掺杂(参见图17)低于其余管芯的标称掺杂。通过在沟道中采用逆向掺杂以及在通过引用在此并入的专利申请“LowLossSiCMOSFET”中所述的UIS1注入技术，并且在图22中所示，在低Vth位置的短沟道效应被完全消除。
本发明的另一重要方面，如图8和9所示，是如此设置在布局上的“活动”和“不活动”单元的位置以使得管芯的整体温度分布降低。在图8和9中，通过利用“不活动”单位包围“活动”单元而实现此目的。图8示出了方形单元矩阵；它们能够被替换为六边形。图9示出了条状单元，其能够叉合。在图8中所示的横跨管芯的温度变化(还适用于图9)在每一布局之上以任意单位(au)示出。在图8中的不活动单元被在此所述的任何技术减弱。能够使用活动/不活动单元的任何其他组合。例如，降低在管芯中心的“活动”单元的密度，在该中心该管芯温度常在其最大值，是生成跨越该管芯的更均匀温度分布的一个可能方式。而且，当将SiCMOSFET设计为线性工作时(设计为宽SOA)，鉴于芯片每一侧长度之间的纵横比，“活动”和“不活动”单元(在图9中的缺口部分)的位置，能够并且应当予以考虑。图9还示出了在源注入区的局部缺口，其能够被用于产生源极补偿和图5B的长沟道24A。
在另一执行方式中，通过降低朝向沟道的源区层的掺杂(图10)，或者通过在每一单元中设置预定义电阻的阻挡金属薄层(图11)，能够实现源电阻的原位“镇流”。
通过使用此镇流电阻，漏电流的任何非预期增大将会在栅极偏压上提供负反馈，如在图19中所示。例如，第一源区注入剂量的建议剂量是lE13/cm2至lE14/cm2的氮，而对于第二氮注入，其将保证源区的低欧姆接触，建议剂量可能会在lE15-5E15/cm2。
本发明的一个重要方面，其特别地解决SiC功率MOSFET的工艺，是要求沟道中迁移率具有负温度系数。
对于垂直SiC功率MOSFET，在沟道之间的分隔、JFET和漂移电阻是使得沟道电阻是器件总串联导通电阻的一很大部分。如果迁移率具有正温度依赖性(在升高的温度下具有更高迁移率)那么，当器件在线性模式下工作时(在输出特性的饱和部分中)，在MOSFET的传输特性上将会不存在交叉点(零温度交叉点)并且因此那种部件类型的SOA将会被降低(参见图4)。
接着，目标是设计具有增大SOA的SiCMOSFET从而使得沟道迁移率将具有负温度系数。沟道迁移率对温度的依赖性的简单表达式将被假定是：μ沟道(T)＝μo(T/300)α，其中μo是常数，α是迁移率的温度依赖性系数，而T是开氏度数的温度。对于(200-500K)的感兴趣温度范围，优选地该α应当是负数并且，α在-2至-5之间。
控制沟道中迁移率的温度系数的某些手段是：
界面退火条件：所熟知的是，作为一示例，NO(氮-氧)退火，后栅氧化层的形成能够引起随着温度的升高而降低的迁移率。
选择合适的SiC多晶类型：在常规4H之上具有增大的声子散射的15R多晶类型是优良候选物。3C多晶类型还可以作为候选物因为它已经显示出具有高沟道迁移率并且，因此具有作为一种利用，例如在沟道中的高表面粗糙度的处理的能力，其被期望提供所需要的所述负温度系数。
选择用于沟道区的合适“表面晶面”，当施加栅极电压时其承受反型。SiC晶体的碳表面(C-表面)有希望在室温下产生具有高迁移率的栅极区。利用退火的充分均衡化以降低界面表面状态，有可能产生负温度系数。
通过在反型区中留下或产生蓄意“散射”位置，该反型区在反型层中包括被选取的较高掺杂区，将会使迁移率的温度系数沿负方向移动。散射位置能够通过诸如氩的非掺杂种类的注入产生，其能够破坏晶格顺序。
在优选实施方式其中已经描述并示出了本发明的原理，在不脱离这种原理的情况下，本发明能够在安排和细节上得到修正应当是显而易见的。我们要求所有的修正和变化进入在下述权利要求的精神和范围之内。

Claims (19)

1.一种碳化硅(SiC)垂直功率MOSFET结构，包括：
SiC基底，包括具有第一掺杂剂类型的上层，该第一掺杂剂类型的上层定义从该基底的上表面向深度方向延伸进入该基底的漂移区；
第一和第二体区，所述第一和第二体区在所述上层中并且毗邻所述基底的上表面并且在所述漂移区周围间隔开，所述体区具有的第二掺杂剂类型，所述第二掺杂剂类型与第一掺杂剂类型相反，并且具有相反的横向外围，每一个横向外围均与漂移区形成第一PN结；
第一和第二源区，跨越所述基底的上表面而分别定位在第一和第二体区中以定义第一和第二源接触区并相对体区的相对横向外围安置以形成与该第一PN结横向相隔的第二PN结并且以沿着该上表面在第一和第二PN结之间定义第一和第二沟道区；
栅氧化层，所述栅氧化层在所述上表面上并在每一沟道区之上延伸；
栅极导体，所述栅极导体与该栅氧化层接触；以及
源极导体，所述源极导体与所述源区及在其间的体区接触；
部分第一沟道区，相对于该第二沟道区被减弱，从而在该第一沟道区被减弱部分变得导通之前使该第二沟道区变得导通。
2.根据权利要求1所述的碳化硅(SiC)垂直功率MOSFET结构，具有对于不同温度的Id-Vgs跨导特性，所述Id-Vgs跨导特性在由部分的最大额定电流指定的漏电流范围内具有一个或更多交叉点。
3.根据权利要求1所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，形成沟道区的反型层的迁移率具有负温度系数。
4.根据权利要求1所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，第一源区的一部分从第一体区的横向外围偏移第一距离，所述第一距离大于第二源区距第二体区的横向外围的第二距离，从而使得第一沟道区的一部分具有比第二沟道区更长的沟道。
5.根据权利要求1所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，第一沟道区的一部分利用比第二沟道区的掺杂浓度更高的掺杂浓度进行掺杂。
6.根据权利要求5所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，第二体区利用逆向掺杂轮廓掺杂。
7.根据权利要求1所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，与部分第一沟道区层叠的该栅极导体的一部分被缺口化，从而使得所述第一沟道区的部分相对于第二沟道区被减弱。
8.根据权利要求7所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，第一源区的一部分是被缺口化的。
9.根据权利要求1所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，第一源区的一部分是被缺口化的。
10.根据权利要求1所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，源区包括原位镇流电阻。
11.根据权利要求10所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，毗邻第二PN结的源区的一部分具有比源区的剩余部分更低的掺杂浓度。
12.根据权利要求10所述的碳化硅(SiC)垂直功率MOSFET结构，其特征在于，源区经由电阻阻挡金属层耦接至源极导体。
13.根据权利要求1所述的SiC功率MOSFET结构，其特征在于，栅氧化层具有第一厚度，所述结构进一步包括在所述上表面上的台阶形介电层，所述台阶形介电层在漂移区之上从所述栅氧化层横向延伸，所述台阶形介电层具有比所述栅氧化层的第一厚度更大的第二厚度。
14.根据权利要求1所述的SiC功率MOSFET结构，在上层的上部分中包括第一掺杂类型的JFET区，增强在体区周围的所述漂移区的掺杂浓度。
15.根据权利要求1所述的SiC功率MOSFET结构，在上层的上部分中包括第一掺杂类型的JFET注入区，在沟道区中形成了被破坏的晶格结构以提供负迁移率特性。
16.根据权利要求1所述的SiC功率MOSFET结构，包括在源区之下与沟道区向内横向相隔的上层中第二掺杂类型的UIS区，增强了在源区之下的体区的掺杂浓度。
17.根据权利要求1所述的SiC功率MOSFET结构，包括沿着体区的相反横向外围延伸的一对相反掺杂区，所述相反掺杂区在沟道区之下相分离且与该源区分离并且具有的掺杂浓度小于在上表面处该体区的掺杂浓度。
18.根据权利要求1所述的SiC功率MOSFET结构，其特征在于，第一和第二沟道区的每一个均具有阈值电压，部分第一沟道的阈值电压大于第二沟道区的阈值电压。
19.根据权利要求1所述的SiC功率MOSFET结构，其特征在于，在部分第一沟道区之上的栅氧化层比在第二沟道区之上的该栅氧化层厚。
CN201380074906.1A 2013-03-21 2013-03-21 具有增大的安全工作区的sic垂直功率dmos Pending CN105359276A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/033330 WO2014149047A1 (en) 2013-03-21 2013-03-21 Sic power vertical dmos with increased safe operating area

Publications (1)

Publication Number Publication Date
CN105359276A true CN105359276A (zh) 2016-02-24

Family

ID=48083635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380074906.1A Pending CN105359276A (zh) 2013-03-21 2013-03-21 具有增大的安全工作区的sic垂直功率dmos

Country Status (4)

Country Link
EP (1) EP2976786A1 (zh)
JP (1) JP2016519428A (zh)
CN (1) CN105359276A (zh)
WO (1) WO2014149047A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242394A (zh) * 2016-12-27 2018-07-03 全球能源互联网研究院 一种碳化硅mos栅控功率器件及其制备方法
CN110673009A (zh) * 2019-10-14 2020-01-10 北京工业大学 一种用于高压下SiC MOS热阻测量的栅漏短路及栅压供给装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876445A (zh) * 2017-03-23 2017-06-20 深圳基本半导体有限公司 一种大功率平面栅d‑mosfet结构设计
US11222782B2 (en) 2020-01-17 2022-01-11 Microchip Technology Inc. Self-aligned implants for silicon carbide (SiC) technologies and fabrication method
US11888060B2 (en) 2021-09-01 2024-01-30 Semiconductor Components Industries, Llc Power MOSFET with improved safe operating area
US20230139205A1 (en) * 2021-11-02 2023-05-04 Analog Power Conversion LLC Semiconductor device with improved temperature uniformity
CN117497604A (zh) * 2023-12-29 2024-02-02 深圳天狼芯半导体有限公司 一种改进型平面栅mosfet及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772241A1 (en) * 1995-10-30 1997-05-07 STMicroelectronics S.r.l. High density MOS technology power device
US20030201456A1 (en) * 2002-04-26 2003-10-30 Wataru Saitoh Insulated gate semiconductor device
US6664594B2 (en) * 2000-08-08 2003-12-16 Advanced Power Technology, Inc. Power MOS device with asymmetrical channel structure for enhanced linear operation capability
WO2010073991A1 (ja) * 2008-12-23 2010-07-01 三菱電機株式会社 半導体装置およびその製造方法
US20120018743A1 (en) * 2010-07-26 2012-01-26 Sumitomo Electric Industries, Ltd. Semiconductor device
US8110472B2 (en) * 2008-02-28 2012-02-07 Alpha And Omega Semiconductor Ltd High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
US20120153303A1 (en) * 2009-09-02 2012-06-21 Panasonic Corporation Semiconductor element and method for manufacturing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772241A1 (en) * 1995-10-30 1997-05-07 STMicroelectronics S.r.l. High density MOS technology power device
US6664594B2 (en) * 2000-08-08 2003-12-16 Advanced Power Technology, Inc. Power MOS device with asymmetrical channel structure for enhanced linear operation capability
US20030201456A1 (en) * 2002-04-26 2003-10-30 Wataru Saitoh Insulated gate semiconductor device
US8110472B2 (en) * 2008-02-28 2012-02-07 Alpha And Omega Semiconductor Ltd High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
WO2010073991A1 (ja) * 2008-12-23 2010-07-01 三菱電機株式会社 半導体装置およびその製造方法
US20120153303A1 (en) * 2009-09-02 2012-06-21 Panasonic Corporation Semiconductor element and method for manufacturing same
US20120018743A1 (en) * 2010-07-26 2012-01-26 Sumitomo Electric Industries, Ltd. Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K. FUJIHIRA ET AL: "Realization of Low On-resistance 4H-SiC Power MOSFETs by Using Retrograde Profile in P-body", 《MATERIALS SCIENCE FORUM》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242394A (zh) * 2016-12-27 2018-07-03 全球能源互联网研究院 一种碳化硅mos栅控功率器件及其制备方法
CN110673009A (zh) * 2019-10-14 2020-01-10 北京工业大学 一种用于高压下SiC MOS热阻测量的栅漏短路及栅压供给装置

Also Published As

Publication number Publication date
JP2016519428A (ja) 2016-06-30
EP2976786A1 (en) 2016-01-27
WO2014149047A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN105359276A (zh) 具有增大的安全工作区的sic垂直功率dmos
CN101300679B (zh) 制造半导体器件的方法
US10840367B2 (en) Transistor structures having reduced electrical field at the gate oxide and methods for making same
US8436367B1 (en) SiC power vertical DMOS with increased safe operating area
JP4393144B2 (ja) 電力用半導体装置
JP6740986B2 (ja) 炭化珪素半導体装置およびその製造方法
CN1520616A (zh) 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
US20130277793A1 (en) Power device and fabricating method thereof
JP2020119939A (ja) 半導体装置
JP2011103482A (ja) 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
CN102723355B (zh) 槽栅半导体功率器件
CN108122975A (zh) 超结器件
CN104518032A (zh) 半导体器件及其制造方法
CN104518007A (zh) 半导体装置
CN109065623A (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
Zhang et al. A U-shaped channel SOI-LIGBT with dual trenches
CN107611167A (zh) 一种具有多个浓度中心的超结半导体器件及其制造方法
JPH0370910B2 (zh)
CN101589471B (zh) 半导体器件及形成半导体器件的方法
JP6528640B2 (ja) 半導体装置及びその製造方法
CN103579296B (zh) 半导体装置及其制造方法
CN102646712A (zh) 一种ldmos器件及其制造方法
CN111725318B (zh) 一种功率半导体器件的元胞结构及其制作方法
JP7127546B2 (ja) 半導体装置
US7741655B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160224