CN105336699A

CN105336699A - Nand闪存器件的形成方法

Info

Publication number: CN105336699A
Application number: CN201410350413.2A
Authority: CN
Inventors: 任佳; 张翼英
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-07-22
Filing date: 2014-07-22
Publication date: 2016-02-17
Anticipated expiration: 2034-07-22
Also published as: CN105336699B

Abstract

一种NAND闪存器件的形成方法，包括：提供半导体衬底，所述半导体衬底具有核心器件区和位于所述核心器件区边缘的外围电路区；在所述核心器件区上形成多个分立的第一栅极结构和位于所述第一栅极结构上的第一硬掩膜层，所述第一栅极结构包括第一栅极和第一栅介质层；在所述第一栅极结构两侧形成第一介质层；刻蚀所述第一介质层，直至形成暴露所述第一栅极侧壁的沟槽；对所述沟槽的侧壁进行冲刷工艺；在进行所述冲刷工艺之后，去除所述第一硬掩膜层。所述形成方法能够提高NAND闪存器件的性能。

Description

NAND闪存器件的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种NAND闪存器件的形成方法。

背景技术

非易失性半导体存储器当中，包括电可擦除可编程只读存储器(EEPROM)以及电可编程只读存储器(EPROM)。EEPROM包括FLASHEEPROM。一种流行的FLASHEEPROM架构利用NAND阵列，NAND阵列具有大量的存储器单元串，存储器单元通过在各位线与共用源极线之间的一个或多个选择晶体管连接，即通常所称的NAND闪存器件。

NAND闪存器件的标准物理结构称为存储单元(bit)。NAND闪存器件中，不同MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开。绝缘层一般为氧化层(gateoxide)，NAND闪存器件在控制栅(controlgate，CG)与导电沟道间还多了一层物质，称之为浮栅(floatinggate，FG)。由于浮栅的存在，使NAND闪存器件可以完成信息的读、写、擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。

图1至图4示出了现有NAND闪存器件的形成方法。

请参考图1，提供半导体衬底(未示出)，所述半导体衬底包括核心器件区和外围电路区。图1中以虚线(未标注)隔开核心器件区和外围电路区上方的区域，位于虚线左边的区域为核心器件区上方的区域，位于虚线右边的区域为外围电路区上方的区域，图2至图4沿用此操作，在此一并说明。

请继续参考图1，在所述半导体衬底的核心器件区上形成第一栅极结构，所述第一栅极结构包括第一栅介质层(未示出)和第一栅极111。在所述半导体衬底的外围电路区上形成第二栅极结构，所述第二栅极结构包括第二栅介质层(未示出)、第二栅极121和第二栅极131。第一栅极111两侧具有第一介质层101a，而第二栅极121和第二栅极131之间具有第二介质层102a。第一栅极结构上还具有第一硬掩膜层112，第二栅极结构上具有第二硬掩膜层122和第二硬掩膜层132，第二硬掩膜层122位于第二栅极121上，第二硬掩膜层132位于第二栅极131上。

请参考图2，去除第一硬掩膜层112、第二硬掩膜层122和第二硬掩膜层132。在此过程中，第一介质层101a和第二介质层102a会受到损伤，并且被部分刻蚀，因此第一介质层101a和第二介质层102a的厚度通常会减小一部分。

请参考图3，形成光刻胶覆盖第一介质层101a和第二介质层102a，并且进行曝光显影工艺去除第一介质层101a上的光刻胶，直至形成图案化的光刻胶层103覆盖第二介质层102a，并且光刻胶层103暴露第一介质层101a。

请参考图4，以图案化的光刻胶层103为掩膜，刻蚀第一介质层101a，形成沟槽104。在刻蚀第一介质层101a的过程中，光刻胶层103也被不断消耗，直至光刻胶层103被完全去除，并且所述刻蚀工艺还会对第二介质层102a造成一定的刻蚀作用，导致最终剩余的第二介质层102b减小至高度T1。

形成沟槽104后，后续还包括形成ONO层覆盖第一栅极111，然后在ONO层上形成控制栅等步骤。现有方法形成的NAND闪存器件性能不佳。

发明内容

本发明解决的问题是提供一种NAND闪存器件的形成方法，以提高NAND闪存器件的性能。

为解决上述问题，本发明提供一种NAND闪存器件的形成方法，包括：

提供半导体衬底，所述半导体衬底具有核心器件区和位于所述核心器件区边缘的外围电路区；

在所述核心器件区上形成多个分立的第一栅极结构和位于所述第一栅极结构上的第一硬掩膜层，所述第一栅极结构包括第一栅极和第一栅介质层；

在所述第一栅极结构两侧形成第一介质层；

刻蚀所述第一介质层，直至形成暴露所述第一栅极侧壁的沟槽；

对所述沟槽的侧壁进行冲刷工艺；

在进行所述冲刷工艺之后，去除所述第一硬掩膜层。

可选的，所述冲刷工艺采用的气体包括O₂，O₂的流量范围为50sccm～300sccm，所述冲刷工艺采用的时间范围为10s～60s。

可选的，所述冲刷工艺采用的气体包括N₂，N₂的流量范围为50sccm～500sccm，所述冲刷工艺采用的时间范围为30s～100s。

可选的，所述冲刷工艺采用的温度范围为35℃～60℃。

可选的，所述第一栅极为浮栅，在去除所述第一硬掩膜层之后，所述形成方法还包括在所述第一栅极的侧壁和顶部形成ONO层的步骤。

可选的，在去除所述第一硬掩膜层之后，且在形成所述ONO层之前，还包括对所述沟槽进行清洗的步骤。

可选的，采用干法刻蚀工艺刻蚀所述第一介质层，所述干法刻蚀工艺采用的气体包括C₄F₆、Ar和O₂，C₄F₆的流量范围为10sccm～20sccm，Ar的流量范围为400sccm～1000sccm，O₂的流量范围为8sccm～20sccm。

可选的，采用湿法刻蚀工艺刻蚀所述第一介质层，所述湿法刻蚀工艺采用的溶液包括稀氢氟酸，所述氢氟酸的质量浓度为0.1％～50％，所述稀氢氟酸的温度范围为0℃～90℃。

可选的，在形成所述沟槽之后，且在进行所述冲刷工艺之前，还包括对所述沟槽进行清洗的步骤。

可选的，所述形成方法，在所述核心器件区上形成所述第一栅极结构和所述第一硬掩膜层时，在所述外围电路区上形成至少两个第二栅极结构和位于所述第二栅极结构上的第二硬掩膜层；在所述第一栅极结构两侧形成第一介质层时，在相邻所述第二栅极结构之间形成第二介质层；在刻蚀所述第一介质层之前，形成保护层覆盖所述第二介质层和所述第二硬掩膜层。

可选的，在形成所述第一介质层和所述第二介质层之后，且在形成所述保护层之前，还包括对所述第一介质层和所述第二介质层进行平坦化的步骤。

可选的，所述第一硬掩膜层的材料为氮化硅层，采用热磷酸去除所述第一硬掩膜层。

可选的，所述保护层的材料为光刻胶。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在形成位于第一栅极结构两侧的沟槽之后，进行冲刷工艺，所述冲刷工艺能够修复第一栅极侧壁在所述沟槽形成过程中受到的损伤，更重要的是，此冲刷工艺能够在第一栅极侧壁形成保护层，所述保护层能够避免后续制程在用热磷酸去除第一硬掩膜层的过程中对沟槽的侧壁的损坏，从而保证后续ONO层良好的覆盖在所述第一栅极表面上，提高NAND闪存器件的性能。

进一步，选择在第二硬掩膜层去除之前形成保护层覆盖第二介质层和第二硬掩膜层，然后以保护层为掩膜形成沟槽。由于第二硬掩膜层未被去除，第二介质层与第二硬掩膜层的高度差异较大，而形成的保护层具有一定的填平作用，因此保护层覆盖所述第二介质层部分的厚度增加，因此保护层能够更好地保护第二介质层。并且第二硬掩膜层的存在也更好地保护第二介质层。最终使所述沟槽形成后，第二介质层的厚度基本保持不变，相比于现有方法而言，提高了等效氧化层厚度。

附图说明

图1至图4是现有NAND闪存器件的形成方法各步骤对应的剖面结构示意图；

图5至图9是本发明实施例所提供的NAND闪存器件的形成方法各步骤对应的剖面结构示意图。

具体实施方式

正如背景技术所述，现有方法形成的NAND闪存器件性能不佳，其原因如下：

当以图1至图4所示方法形成NAND闪存器件之后，通过透射电子显微镜照片发现，NAND闪存器件中第一栅极111的侧壁不平坦，进一步分析发现，在形成沟槽104之后，栅极111存在明显损伤；原来在形成沟槽104的过程中，相应的刻蚀工艺会对第一栅极111的侧壁造成一定的刻蚀作用，导致后续ONO层无法很好地覆盖在第一栅极111侧壁，并进一步造成NAND闪存器件性能下降。

此外，现有方法在去除第二硬掩膜层122和第二硬掩膜层132之后再形成光刻胶层103，在形成沟槽104时仅以光刻胶层103保护第二介质层102a，导致第二介质层102a剩余部分(即第二介质层102b)的厚度T1减小，从而使等效氧化层厚度(EFO)减小，进一步造成NAND闪存器件性能下降。综上可知，随着半导体器件尺寸缩小，去除第一介质层101a以形成沟槽104的过程更加具有挑战性，因此，现有方法无法形成性能良好的NAND闪存器件。

为此，本发明提供一种新的NAND闪存器件的形成方法，所述形成方法在形成位于第一栅极结构两侧的沟槽之后，进行冲刷工艺，所述冲刷工艺能够修复第一栅极侧壁在所述沟槽形成过程中受到的损伤，从而保证后续ONO层良好的覆盖在所述第一栅极表面上，提高NAND闪存器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种NAND闪存器件的形成方法，请结合参考图5至图9。

请参考图5，提供半导体衬底(未示出)，所述半导体衬底具有核心器件区(未示出)和位于核心器件区边缘的外围电路区(未示出)。图5中以虚线(未标注)隔开核心器件区和外围电路区上方的区域，位于图5中虚线左边的区域为核心器件区上方的区域，位于图5中虚线右边的区域为外围电路区上方的区域，图6至图9沿用此操作，在此一并说明。

本实施例中，所述半导体衬底可以为：元素半导体，包括硅晶体或锗晶体，绝缘体上硅(SiliconOnInsulator，SOI)结构或硅上外延层结构；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合。

请继续参考图5，在所述半导体衬底的核心器件区上形成多个第一栅极结构，图5中示出其中一个第一栅极结构为例进行说明。所述第一栅极结构包括第一栅介质层(未示出)和第一栅极211，所述第一栅介质层位于所述半导体衬底与所述第一栅极211之间。

请继续参考图5，在所述半导体衬底的外围电路区上形成两个第二栅极结构。第一个所述第二栅极结构包括第二栅极221和第二栅介质层(未示出)，所述第二栅介质层位于第二栅极221与所述半导体衬底之间；第二个所述第二栅极结构包括第二栅极231和另一个第二栅介质层(未示出)，所述第二栅介质层位于第二栅极231与所述半导体衬底之间。

请继续参考图5，第一栅极211两侧具有第一介质层201a(图5中仅示出其中一侧为代表)，而第二栅极221和第二栅极231之间具有第二介质层202a。第一栅极结构上还具有第一硬掩膜层212。第二栅极结构上具有第二硬掩膜层222和第二硬掩膜层232。其中，第二硬掩膜层222位于第二栅极221上，第二硬掩膜层232位于第二栅极231上。

本实施例中，第一栅极211可以为浮栅，第二栅极221和第二栅极231可以分别为高压晶体管和低压晶体管的栅极。

本实施例中，所述第一栅介质层和第二栅介质层的材料可以为氧化硅。第一栅极211、第二栅极221和第二栅极231的材料可以为掺杂多晶硅。第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232的材料可以为氮化硅层。

本实施例中，所述第一栅介质层和第二栅介质层可以采用同一工艺同时形成。第一栅极211、第二栅极221和第二栅极231可以采用同一工艺同时形成。第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232可以采用同一工艺同时形成。

具体的，形成各栅极结构、各硬掩膜层和各介质层的过程可以为：在半导体衬底上形成栅介质材料层(未示出)，在所述栅介质材料层上形成栅材料层(未示出)，在所述栅材料层上形成硬掩膜材料层(未示出)，之后依次蚀刻所述硬掩膜材料层、栅材料层和栅介质材料层，直至形成第一栅介质层、第二栅介质层、第一栅极211、第二栅极221、第二栅极231、第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232，并且相邻所述栅极结构之间为凹槽(未示出)，最后采用沉积工艺形成第一介质层201a和第二介质层202a填充所述凹槽。

请参考图6，在形成第一介质层201a和第二介质层202a之后，对第一介质层201a和第二介质层202a进行平坦化。可以采用化学机械研磨法(CMP)进行平坦化。

本实施例中，所述平坦化过程通常对第一介质层201a和第二介质层202a的研磨作用大于对第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232的研磨作用，因此，第一介质层201a和第二介质层202a的厚度会略有减小，形成第一介质层201b和第二介质层202b。

请参考图7，形成保护层203覆盖第二介质层202b。

本实施例中，保护层203的材料可以为光刻胶。形成保护层203的过程可以为：采用旋涂工艺在各硬掩膜层(包括第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232)和各介质层(包括第一介质层201b和第二介质层202b)上形成光刻胶层(未示出)，然后采用曝光工艺和显影工艺图案化所述光刻胶层，直至形成保护层203。

请参考图8，以图7所示保护层203为掩膜，刻蚀图7所示第一介质层201b，直至形成暴露第一栅极211侧壁的沟槽204，而第一介质层201b被刻蚀至剩余位于沟槽204底部的第一介质层201c。在刻蚀第一介质层201b时，保护层203也一同被刻蚀，并且在形成沟槽204后，保护层203也被同时消耗去除。

本说明书前面已经提到，保护层203位于第二介质层202b上方的部分厚度较大，因此，在形成沟槽204后，保护层203刚好被完全消耗，因而第二介质层202b的厚度基本不受影响。

本实施例中，可以采用干法刻蚀工艺蚀刻第一介质层201b，从而形成沟槽204和位于沟槽204底部的第一介质层201c。所述干法刻蚀工艺采用的气体可以包括C₄F₆、Ar和O₂，C₄F₆的流量范围可以为10sccm～20sccm，Ar的流量范围可以为400sccm～1000sccm，O₂的流量范围可以为8sccm～20sccm。

需要说明的是，在本发明的其它实施例中，也可以采用湿法刻蚀工艺蚀刻第一介质层，所述湿法刻蚀工艺采用的溶液可以包括稀氢氟酸，氢氟酸的质量浓度可以为0.1％～50％，稀氢氟酸的温度范围可以为0℃～90℃。

请继续参考图8，对沟槽204进行清洗。

本实施例中，可以采用去离子水对沟槽进行清洗，并在清洗后进行烘干。

请继续参考图8，对沟槽204的侧壁进行冲刷工艺。

无论是使用干法刻蚀还是湿法刻蚀，由于沟槽204的深宽比较大，因此需要进行较长时间的刻蚀作用，而第一栅极211侧壁从上至下被逐渐暴露出来，因此，先暴露出的上部分侧壁会被后续的刻蚀作用所损伤，当沟槽204最终完全形成时，第一栅极211侧壁不同位置受到不同程度的损伤，总体而言，越靠近上方的部分损伤越严重。当第一栅极211侧壁受到损伤后，会影响后续ONO层在第一栅极211侧壁上的覆盖，导致最终形成的NAND闪存器件出现编辑和擦除失效的问题。并且虽然前面已经进行清洗工艺，但是清洗工艺通常只能去除污染物，却无法对栅极侧壁的损伤起到修复作用。

因此，本实施例特别对沟槽204的侧壁进行冲刷工艺。所述冲刷工艺能够对第一栅极211的侧壁进行从上而下的等离子冲刷作用，使原本表面不平整的侧壁表面重新平整化，从而修复第一栅极211的侧壁。更加重要的是，所述冲刷工艺能够对第一栅极211的侧壁进行氧化或者氮化作用(根据冲刷工艺采用的不同气体作用不同)，从而在第一栅极211的侧壁形成一层薄薄的保护层(未显示)，所述保护层能够避免后续制程在用热磷酸去除第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232的过程中对沟槽204的侧壁的损坏。

本实施例中，所述保护层的厚度可以控制在一方面保证保护层具有足够的保护作用，另一方面防止因保护层厚度太大而影响第一栅极本身的性能。

具体的，本实施例中，所述冲刷工艺采用的气体可以包括O₂，使用O₂进行所述冲刷工艺原理是使第一栅极211侧壁不平坦的部分(亦即被损伤的表面)进行氧化，从而形成(二)氧化硅材质的一层保护层。O₂的流量范围可以为50sccm～300sccm，所述冲刷工艺采用的时间范围可以为10s～60s。在所述流量和时间范围内，所述冲刷工艺既能够修复侧壁，又不会影响其它结构的表面。而如果O₂的流量太大或者所述时间太长，则会导致第一栅极211侧壁被过度氧化，致使第一栅极211最终被损耗太多，影响器件的最终性能。

本实施例中，所述冲刷工艺采用的温度范围可以为35℃～60℃。在此温度范围内，冲刷工艺对第一栅极211的冲刷作用较为平缓，在保证相应修复作用的同时，防止因冲刷作用过于强烈而影响其它结构的表面。

需要说明的是，在本发明的其它实施例中，所述冲刷工艺采用的气体也可以包括N₂，使用N₂进行所述冲刷工艺原理是使第一栅极侧壁不平坦的部分(亦即被损伤的表面)进行氮化，从而形成氮化硅的保护层，对第一栅极侧壁起到保护作用。N₂的流量范围可以为50sccm～500sccm，冲刷工艺采用的时间范围可以为30s～100s。N₂流量和冲刷时间的选择与前述原因相同，都是为了保证起到相应的冲刷效果(亦即修复效果)和防止过度损耗第一栅极。

请参考图9，在进行冲刷工艺之后，去除图8所示第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232。

本实施例中，由于第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232的材料为氮化硅，因此，可以采用热磷酸进行去除。

请继续参考图9，在去除图8所示第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232之后，对沟槽204进行湿式清洗。前面已经提到，经过所述冲刷工艺之后，第一栅极211侧壁形成氧化硅(或者氮化硅)材质的保护层，而在此湿式清洗过程中，所述保护层表面被清洗，从而使第一栅极211的侧壁更加平坦，并且由于此保护层的保护作用，第一栅极121的侧壁不会受到(热)磷酸的损坏。

图中虽未显示，但是，本实施例在所述湿式清洗之后，还包括在第一栅极的侧壁和顶部形成ONO层的步骤，以及在ONO层上形成控制栅等步骤，直至最终形成完整的NAND闪存器件。

请继续参考图9，前面已经提到，由于在硬掩膜层(包括第一硬掩膜层212、第二硬掩膜层222和第二硬掩膜层232)去除之前先形成保护层203，保护层203位于第二介质层202b上的部分厚度增加，从而更好地保护第二介质层202b在沟槽204形成过程中不受到刻蚀作用。虽然在去除硬掩膜层时，第二介质层202b仍然会有部分损耗，而形成剩余的第二介质层202c。但是，经过实验测得，采用本实施例的方法形成的最终器件结构中，第二介质层202c的损耗厚度小于而现有方法最终形成的器件结构中，第二介质层的损耗厚度通常大于也就是说，图9中，第二介质层202c的厚度T2通常比图4中第二介质层102b的厚度T1大以上，可知本实施例可以提高等效氧化层厚度，同时降低台阶高度差(所述台阶高度差指第二栅极与第二介质层之间的高度差异)，从而提高最终形成的NAND闪存器件的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种NAND闪存器件的形成方法，其特征在于，包括：

在所述第一栅极结构两侧形成第一介质层；

对所述沟槽的侧壁进行冲刷工艺；

在进行所述冲刷工艺之后，去除所述第一硬掩膜层。

2.如权利要求1所述的NAND闪存器件的形成方法，其特征在于，所述冲刷工艺采用的气体包括O₂，O₂的流量范围为50sccm～300sccm，所述冲刷工艺采用的时间范围为10s～60s。

3.如权利要求1所述的NAND闪存器件的形成方法，其特征在于，所述冲刷工艺采用的气体包括N₂，N₂的流量范围为50sccm～500sccm，所述冲刷工艺采用的时间范围为30s～100s。

4.如权利要求2或3所述的NAND闪存器件的形成方法，其特征在于，所述冲刷工艺采用的温度范围为35℃～60℃。

5.如权利要求2所述的NAND闪存器件的形成方法，其特征在于，所述第一栅极为浮栅，在去除所述第一硬掩膜层之后，所述形成方法还包括在所述第一栅极的侧壁和顶部形成ONO层的步骤。

6.如权利要求5所述的NAND闪存器件的形成方法，其特征在于，在去除所述第一硬掩膜层之后，且在形成所述ONO层之前，还包括对所述沟槽进行清洗的步骤。

7.如权利要求1所述的NAND闪存器件的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述第一介质层，所述干法刻蚀工艺采用的气体包括C₄F₆、Ar和O₂，C₄F₆的流量范围为10sccm～20sccm，Ar的流量范围为400sccm～1000sccm，O₂的流量范围为8sccm～20sccm。

8.如权利要求1所述的NAND闪存器件的形成方法，其特征在于，采用湿法刻蚀工艺刻蚀所述第一介质层，所述湿法刻蚀工艺采用的溶液包括稀氢氟酸，所述氢氟酸的质量浓度为0.1％～50％，所述稀氢氟酸的温度范围为0℃～90℃。

9.如权利要求1所述的NAND闪存器件的形成方法，其特征在于，在形成所述沟槽之后，且在进行所述冲刷工艺之前，还包括对所述沟槽进行清洗的步骤。

10.如权利要求1所述的NAND闪存器件的形成方法，其特征在于：

在所述核心器件区上形成所述第一栅极结构和所述第一硬掩膜层时，在所述外围电路区上形成至少两个第二栅极结构和位于所述第二栅极结构上的第二硬掩膜层；

在所述第一栅极结构两侧形成第一介质层时，在相邻所述第二栅极结构之间形成第二介质层；

在刻蚀所述第一介质层之前，形成保护层覆盖所述第二介质层和所述第二硬掩膜层。

11.如权利要求10所述的NAND闪存器件的形成方法，其特征在于，在形成所述第一介质层和所述第二介质层之后，且在形成所述保护层之前，还包括对所述第一介质层和所述第二介质层进行平坦化的步骤。

12.如权利要求1所述的NAND闪存器件的形成方法，其特征在于，所述第一硬掩膜层的材料为氮化硅层，采用热磷酸去除所述第一硬掩膜层。

13.如权利要求1所述的NAND闪存器件的形成方法，其特征在于，所述保护层的材料为光刻胶。