CN105931994B - 改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法 - Google Patents
改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法 Download PDFInfo
- Publication number
- CN105931994B CN105931994B CN201610357144.1A CN201610357144A CN105931994B CN 105931994 B CN105931994 B CN 105931994B CN 201610357144 A CN201610357144 A CN 201610357144A CN 105931994 B CN105931994 B CN 105931994B
- Authority
- CN
- China
- Prior art keywords
- slot wall
- shallow slot
- wall embeded
- flash memory
- processing methods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，包括：对包含逻辑区和存储区的晶圆执行浅槽嵌壁光刻工艺，以在逻辑区形成光刻胶层；对存储区的浅沟槽隔离执行第一次部分湿法刻蚀；执行第二次浅槽嵌壁光刻工艺，由此去除第一次部分湿法刻蚀造成的光刻胶表面的不平整；对浅沟槽隔离执行第二次部分湿法刻蚀，以使得浮栅结构高出浅沟槽隔离的高度满足浅槽嵌壁深度要求；在存储区执行ONO层生长。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法。
背景技术
闪存器件由于擦写速度要求在存储区采用浅槽嵌壁(CRS)工艺，增加ONO(Oxide-Nitride-Oxide，氧化物/氮化物/氧化物，一般为二氧化硅/氮化硅/二氧化硅)的面积从而提高耦合率。
由于浅槽嵌壁需要通过湿法刻蚀工艺来完成，对湿法刻蚀光阻侵蚀能力存在一定程度的挑战。
但是，如图1所示，在现有技术的浅槽嵌壁工艺中，湿法刻蚀易发生光阻剥落，导致浅槽嵌壁刻蚀阻挡，最终影响器件耦合率，对良率及可靠性存在直接的影响。
因此，希望能够提供一种能够有效改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法。
为了实现上述技术目的，根据本发明，提供了一种改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，包括：
第一步骤：对包含逻辑区和存储区的晶圆执行浅槽嵌壁光刻工艺，以在逻辑区形成光刻胶层；
第二步骤：对存储区的浅沟槽隔离执行第一次部分湿法刻蚀；
第三步骤：执行第二次浅槽嵌壁光刻工艺，由此去除第一次部分湿法刻蚀造成的光刻胶表面的不平整；
第四步骤：对浅沟槽隔离执行第二次部分湿法刻蚀，以使得浮栅结构高出浅沟槽隔离的高度满足浅槽嵌壁深度要求；
第五步骤：在存储区执行ONO层生长。
优选地，在第一步骤，存储区中形成有被浅沟槽隔离隔开的在有源区中形成的浮栅结构。
优选地，晶圆为硅衬底晶圆。
优选地，在第二步骤中，逻辑区的光刻胶层表面被刻蚀以形成不平整表面。
优选地，第一次浅槽嵌壁光刻工艺和第二次浅槽嵌壁光刻工艺采用相同的浅槽嵌壁光刻工艺。
优选地，在第四步骤中，逻辑区的光刻胶层表面被刻蚀以形成不平整表面。
优选地，第一次部分湿法刻蚀和第二次部分湿法刻蚀采用相同的湿法刻蚀工艺。
优选地，在第五步骤中去除逻辑区的光刻胶层。
本发明涉及采用双光刻方案，解决了浅槽嵌壁湿法刻蚀工艺中面临的光阻剥落从而导致刻蚀阻挡影响最终耦合率这一问题。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了现有技术中存在的浅槽嵌壁湿法刻蚀光阻剥落导致的刻蚀阻挡的缺陷。
图2示意性地示出了根据本发明优选实施例的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法的第一步骤。
图3示意性地示出了根据本发明优选实施例的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法的第二步骤。
图4示意性地示出了根据本发明优选实施例的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法的第三步骤。
图5示意性地示出了根据本发明优选实施例的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法的第四步骤。
图6示意性地示出了根据本发明优选实施例的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法的第五步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明采用浅槽嵌壁双光刻方案，有效的解决了湿法刻蚀过程中面临的光阻剥落问题，防止了浅槽嵌壁刻蚀阻挡，保证了闪存阵列的耦合率。
下面将结合附图来描述本发明的具体优选实施例。
图2至图6示意性地示出了根据本发明优选实施例的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法的各个步骤。
如图2至图6所示，根据本发明优选实施例的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法包括：
第一步骤：对包含逻辑区和存储区的晶圆执行浅槽嵌壁光刻工艺，以在逻辑区形成光刻胶层；其中，存储区中形成有被浅沟槽隔离20隔开的在有源区10中形成的浮栅结构30，如图2所示；一般，晶圆为硅衬底晶圆。
第二步骤：对存储区的浅沟槽隔离执行第一次部分湿法刻蚀；由此可以减少湿法刻蚀侵蚀光阻的时间；在第二步骤中，逻辑区的光刻胶层表面被刻蚀以形成不平整表面(如图3中虚线框出的部分所示)，但是无光刻胶剥落现象发生，如图3所示。
第三步骤：进行第二次浅槽嵌壁光刻工艺，由此去除第一次部分湿法刻蚀造成的光刻胶表面的不平整，如图4所示；由于浅槽嵌壁光刻为整个闪存阵列显开，对特征尺寸精度要求不高，所以双光刻方案可行性较高。
优选地，第一次浅槽嵌壁光刻工艺和第二次浅槽嵌壁光刻工艺采用相同的浅槽嵌壁光刻工艺。
第四步骤：对浅沟槽隔离执行第二次部分湿法刻蚀，以使得浮栅结构30高出浅沟槽隔离的高度满足浅槽嵌壁深度要求，如图5所示；在第四步骤中，逻辑区的光刻胶层表面被刻蚀以形成不平整表面(如图5中虚线框出的部分所示)，但是无光刻胶剥落现象发生。
优选地，第一次部分湿法刻蚀和第二次部分湿法刻蚀采用相同的湿法刻蚀工艺。
第五步骤：在存储区执行ONO层40生长。进一步地，会在第五步骤中去除逻辑区的光刻胶层。
最终浅槽嵌壁形貌正常，执行ONO生长后形貌也正常，闪存耦合率得到保证，如图6所示。
本发明的双光刻方案通过两次光刻，并减少单步湿法刻蚀时间的方法，有效的防止了光刻胶剥落而导致的刻蚀阻挡，能保证器件的耦合率并提升整个闪存阵列的阈值电压分布窗口，有效地提升了产品性能。
本发明可有效地针对浅槽嵌壁这类大块区域显影，对特征尺寸精度要求不高的光刻工艺，双光刻方案第二次曝光不会因表面形貌的改变而影响光刻的效果。
在本发明中，两次湿法刻蚀的总量要保持与原始方案一致，从而在保证耦合率不变的前提下改善刻蚀阻挡缺陷。在第二次光刻时，由于已进行了一次部分湿法刻蚀而形成了一定的浅槽，第二次光刻的显影程式的优化避免了在浅槽中有光阻残留的现象。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，其特征在于包括：
第一步骤：对包含逻辑区和存储区的晶圆执行浅槽嵌壁光刻工艺，以在逻辑区形成光刻胶层；
第二步骤：对存储区的浅沟槽隔离执行第一次部分湿法刻蚀；
第三步骤：执行第二次浅槽嵌壁光刻工艺，由此去除第一次部分湿法刻蚀造成的光刻胶表面的不平整，第一次浅槽嵌壁光刻工艺和第二次浅槽嵌壁光刻工艺采用相同的浅槽嵌壁光刻工艺；
第四步骤：对浅沟槽隔离执行第二次部分湿法刻蚀，以使得浮栅结构高出浅沟槽隔离的高度满足浅槽嵌壁深度要求；
第五步骤：在存储区执行ONO层生长。
2.根据权利要求1所述的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，其特征在于，在第一步骤，存储区中形成有被浅沟槽隔离隔开的在有源区中形成的浮栅结构。
3.根据权利要求1或2所述的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，其特征在于，晶圆为硅衬底晶圆。
4.根据权利要求1或2所述的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，其特征在于，在第二步骤中，逻辑区的光刻胶层表面被刻蚀以形成不平整表面。
5.根据权利要求1或2所述的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，其特征在于，在第四步骤中，逻辑区的光刻胶层表面被刻蚀以形成不平整表面。
6.根据权利要求1或2所述的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，其特征在于，第一次部分湿法刻蚀和第二次部分湿法刻蚀采用相同的湿法刻蚀工艺。
7.根据权利要求1或2所述的改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法，其特征在于，在第五步骤中去除逻辑区的光刻胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610357144.1A CN105931994B (zh) | 2016-05-25 | 2016-05-25 | 改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610357144.1A CN105931994B (zh) | 2016-05-25 | 2016-05-25 | 改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105931994A CN105931994A (zh) | 2016-09-07 |
| CN105931994B true CN105931994B (zh) | 2018-12-11 |
Family
ID=56842377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610357144.1A Active CN105931994B (zh) | 2016-05-25 | 2016-05-25 | 改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105931994B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070036521A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR20090074536A (ko) * | 2008-01-02 | 2009-07-07 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| CN104733396A (zh) * | 2013-12-24 | 2015-06-24 | 北京兆易创新科技股份有限公司 | 一种制造快闪存储器的方法 |
| CN105336699A (zh) * | 2014-07-22 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | Nand闪存器件的形成方法 |
-
2016
- 2016-05-25 CN CN201610357144.1A patent/CN105931994B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070036521A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR20090074536A (ko) * | 2008-01-02 | 2009-07-07 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| CN104733396A (zh) * | 2013-12-24 | 2015-06-24 | 北京兆易创新科技股份有限公司 | 一种制造快闪存储器的方法 |
| CN105336699A (zh) * | 2014-07-22 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | Nand闪存器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105931994A (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070128804A1 (en) | Method for Fabricating Isolation Structures for Flash Memory Semiconductor Devices | |
| CN103227111B (zh) | 半导体器件的制造方法 | |
| CN209044299U (zh) | 掩膜板 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN102087471A (zh) | 用于沟槽工艺改善光刻关键尺寸的方法 | |
| CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
| CN111128713B (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| CN105931994B (zh) | 改善闪存浅槽嵌壁工艺缺陷的双光刻处理方法 | |
| CN105244261B (zh) | 半导体器件的制备方法 | |
| CN104867826A (zh) | 一种避免硅片边缘薄膜剥离的方法 | |
| US7951674B2 (en) | Method for fabricating a SONOS memory | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN103021925A (zh) | Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法 | |
| KR20010014912A (ko) | 반도체장치 제조방법 | |
| CN110098109A (zh) | 金属栅极及其制造方法 | |
| CN106128951B (zh) | 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 | |
| TWI483307B (zh) | 降低微負載效應的方法 | |
| CN102856168B (zh) | 改善岛状光刻胶剥落的方法 | |
| US20140273388A1 (en) | Method of manufacturing the trench of u-shape | |
| CN106783859A (zh) | 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 | |
| CN103972147A (zh) | 一种窄沟槽制作方法 | |
| CN104538360B (zh) | 一种闪存的存储单元栅极制备方法 | |
| CN108847388B (zh) | 一种分裂栅结构下的浮栅隔离刻蚀工艺 | |
| CN103887160B (zh) | 控制栅极刻蚀方法 | |
| CN102117764B (zh) | 针对深孔衬底上进行光刻工艺的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |