CN105336355B

CN105336355B - 存储装置及其控制方法

Info

Publication number: CN105336355B
Application number: CN201410385634.3A
Authority: CN
Inventors: 林立伟; 蔡宗寰; 林家鸿; 廖培享
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2014-08-07
Filing date: 2014-08-07
Publication date: 2018-03-30
Anticipated expiration: 2034-08-07
Also published as: CN105336355A

Abstract

本发明提供了一种存储装置及其控制方法，该存储装置包括一控制单元以及至少一存储单元。控制单元控制一字线、一位线以及一源极线的电平。存储单元包括一晶体管以及一可变电阻。晶体管的栅极耦接字线。可变电阻耦接于晶体管的漏极与位线之间。晶体管的源极耦接源极线。在一预设期间，控制单元提供多个脉冲予字线、位线以及源极线中的一第一特定线。预设期间至少大于1微秒。本发明能够大幅缩短格式化或初始化重置操作的时间，并且改善格式化或初始化重置操作的效率。

Description

存储装置及其控制方法

技术领域

本发明有关于一种存储装置及其控制方法，特别是有关于一种电阻式存储装置及其控制方法。

背景技术

目前新型易失性存储器包括，铁电存储器、相变化存储器、磁性存储器及电阻式存储器。由于电阻式存储器具有结构简单、成本低、速度快与低功耗等优点，故大幅被使用。在电阻式存储器中，控制一特殊金属导电层的跨压，用以在金属导电层中形成导电丝。然而，现有技术所产生的导电丝太粗并且数量少，因此，在后续的操作中，不易打断导电丝。再者，现有技术所产生的导电丝数量较少，故不易降低金属导电层的阻抗。

发明内容

本发明要解决的技术问题是，提供一种存储装置及其控制方法，大幅缩短格式化或初始化重置操作的时间，并且改善格式化或初始化重置操作的效率。

本发明提供一种存储装置，包括一控制单元以及至少一存储单元。控制单元控制一字线、一位线以及一源极线的电平。存储单元包括一晶体管以及一可变电阻。晶体管的栅极耦接字线。可变电阻耦接于晶体管的漏极与位线之间。晶体管的源极耦接源极线。在一预设期间，控制单元提供多个脉冲予字线、位线以及源极线中的一第一特定线。预设期间至少大于1微秒(microsecond)。

本发明另提供一种控制方法，适用于一存储装置。存储装置具有至少一存储单元。存储单元具有一晶体管以及一可变电阻。晶体管的栅极耦接一字线。可变电阻耦接于晶体管的漏极与一位线之间。晶体管的源极耦接一源极线。本发明的控制方法包括，在一预设期间，提供多个脉冲予字线、位线以及源极线中的一第一特定线；以及提供一第一电平及一第二电平予字线、位线以及源极线中的一第二特定线以及一第三特定线。预设期间至少大于1微秒。

综上所述技术方案，本发明能够使得金属导电层中形成细而多的导电丝，在对存储单元的操作过程中易于打断导电丝并且能够降低金属导电层的阻抗，大幅缩短格式化或初始化重置操作的时间，并且改善格式化或初始化重置操作的效率。

为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：

附图说明

图1为本发明的存储装置的示意图。

图2A～图2E为可变电阻的阻态变化示意图。

图3A及图3B为本发明的格式化操作的可能实施例。

图4A及图4B为本发明的初始化重置操作的可能实施例。

图5A～图5I为脉冲的可能形状及电平示意图。

图6A～图6C为本发明的控制方法的可能流程示意图。

图中符号说明：

100：存储装置；

110：控制单元；

120：阵列单元；

WL₁～WL_n：字线；

BL₁～BL_m：位线；

SL₁～SL_m：源极线；

112：列解码器；

114：行解码器；

116：存取控制器；

AD₁、AD₂：地址信息；

DATA_I、DATA_O：数据；

M₁₁～M_mn：存储单元；

T₁₁：晶体管；

R₁₁：可变电阻；

210：上电极；

220：金属氧化物；

230：下电极；

240：导电丝；

VL₁₁～VL₁₆、VL₂₁～VL₂₆、VL₃₁～VL₃₄、VL₄₁～VL₄₄、V₁～V₄：电平；

210、220、230、240、250、410、420：期间；

PS₁～PS₉：脉冲；

S612、S614、S616、S622、S624、S626、S628：步骤。

具体实施方式

图1为本发明的存储装置的示意图。如图所示，存储装置100包括一控制单元110以及一阵列单元120。控制单元110控制字线WL₁～WL_n、位线BL₁～BL_m以及源极线SL₁～SL_m的电平，用以存取阵列单元120。本发明并不限定控制单元110的内部架构。只要能够适当地控制字线WL₁～WL_n、位线BL₁～BL_m以及源极线SL₁～SL_m的电平的电路架构，均可作为控制单元110。在本实施例中，控制单元110包括一列解码器112、一行解码器114以及一存取控制器116。

列解码器112解码地址信息AD₁，并根据解码结果提供适当的电平予字线WL₁～WL_n。行解码器114解码地址信息AD₂，并根据解码结果提供适当的电平予位线BL₁～BL_m。存取控制器116将外部数据DATA_I写入阵列单元120，或是读取并输出阵列单元120所储存的数据DATA_O。

阵列单元120包括存储单元M₁₁～M_mn。由于存储单元M₁₁～M_mn具有相同的电路架构，故图1仅显示存储单元M₁₁的电路架构。如图所示，存储单元M₁₁包括一晶体管T₁₁以及一可变电阻R₁₁。晶体管T₁₁的栅极耦接字线WL₁。可变电阻R₁₁耦接于晶体管T₁₁的漏极与位线BL₁之间。晶体管T₁₁的源极耦接源极线SL₁。在本实施例中，控制单元110由调整字线WL₁～WL_n、位线BL₁～BL_m以及源极线SL₁～SL_m的电平，便可令可变电阻R₁₁为高阻态或是低阻态。

图2A～图2D为可变电阻的阻态变化示意图。由图2A可知，可变电阻R₁₁由一上电极210、一金属氧化物220以及一下电极230所构成。金属氧化物220形成在上电极210与下电极220之间。请参考图2B～图2D，由控制上电极210以及下电极230的电平，便可形成导电丝(conductive filamentary；CF)240或是打断导电丝240。

图2B显示一格式化(forming)操作，其施加适当的格式化电压至上电极210以及下电极230，用以在上电极210以及下电极230之间形成导电丝240。此时，可变电阻R₁₁为低阻态(Low resistance state；LRS)。图2C显示一初始化重置(initial reset)操作，由施加适当的初始化重置电压至上电极210以及下电极230，便可打断上电极210以及下电极230之间的导电丝240。此时，可变电阻R₁₁为高阻态(High resistance state；HRS)。

图2D显示一设定(set)操作，由施加适当的设定电压至上电极210以及下电极230，便可恢复上电极210以及下电极230之间的导电丝240。此时，可变电阻R₁₁为低阻态。图2E显示一重置(reset)操作，由施加适当的重置电压至上电极210以及下电极230，便可打断上电极210以及下电极230之间的导电丝240。此时，可变电阻R₁₁为高阻态。

一般而言，存储装置100在出厂前，必须先对存储单元M₁₁～M_mn进行格式化操作，用以产生导电丝240。在另一可能实施例中，在进行完格式化操作后，更进行初始化重置操作，用以打断导电丝240。在出厂后，不需要再对存储单元M₁₁～M_mn进行格式化及初始化重置操作。使用者可依实际需求，对存储单元M₁₁～M_mn进行设定及重置操作，用以将存储单元M₁₁～M_mn设定成低阻态或高阻态。

图3A为本发明的格式化操作的一可能实施例。在本实施例中，控制单元110提供电平VL₁₁与VL₁₂予位线BL₁及源极线SL₁。在一可能实施例中，电平VL₁₁大于电平VL₁₂。电平VL₁₂可为一接地电平。在预设期间210内，控制单元110提供多个脉冲予字线WL₁。在本实施例中，字线WL₁的电平在电平VL₁₃及VL₁₄之间变化。在一些实施例中，电平VL₁₃可能等于或不等于电平VL₁₂。

在本实施例中，预设期间210至少大于1微秒(microsecond)。举例而言，预设期间210约在200～250微秒之间。在其它实施例中，每一脉冲的持续期间220约在50～150纳秒(nanosecond)之间。

由提供多个脉冲予字线WL₁，便可形成多且细长的导电丝。因此，在后续的初始化重置或重置操作中，可轻易地打断导电丝。另外，借由大量的导电丝，可有效地降低可变电阻R₁₁的阻抗，进而改变数据保留度(data retention)与擦写稳定性(endurancestability)。再者，由多个脉冲，可大幅降低格式化时间。

完成格式化操作后，可对存储单元M₁₁进行一设定操作。在设定期间230中，控制单元110提供电平VL₁₅、VL₁₆以及VL₁₂予位线BL₁、字线WL₁以及源极线SL₁。在本实施例中，电平VL₁₅小于电平VL₁₁，用以避免过度崩溃。举例而言，当电平VL₁₅大于或等于电平VL₁₁时，将造成流经金属氧化物220的电流过大，因而发生过度崩溃，进而破坏导电丝240。因此，电平VL₁₅需小于电平VL₁₁。

在另一可能实施例中，设定期间230远小于预设期间210。举例而言，当设定期间230过大，如达微秒等级时，可能会造成过度崩溃现象。因此，在一可能实施例中，设定期间230为纳秒(ns)等级。

图3B为本发明的格式化操作的另一可能实施例。图3B相似图3A，不同之处在于控制单元110将多个脉冲提供予位线BL₁，并提供电平VL₂₁与VL₂₂予字线WL₁与源极线SL₁。在本实施例中，在预设期间240，控制单元110交替地提供电平VL₂₃以及VL₂₄予位线BL₁，用以产生多且细长的导电丝。在其它实施例中，电平VL₂₂可能等于或不等于电平VL₂₃。由于预设期间240的特性与预设期间210的特性相同，故不再赘述。另外，脉冲的持续期间250约为50～150纳秒。

在设定期间260，控制单元110提供电平VL₂₅与VL₂₆予字线WL₁与位线BL₁，并提供电平VL₂₂予源极线SL₁。在本实施例中，电平VL₂₆小于电平VL₂₄，并且设定期间260远小于预设期间240，用以避免发生过度崩溃现象。在一可能实施例中，设定期间260约略等于持续期间250。本发明并不限定电平VL₂₁与VL₂₅之间的关系。在一可能实施例中，电平VL₂₁小于电平VL₂₅。

图4A为本发明的初始化重置操作的一可能实施例。如图所示，控制单元110提供电平VL₃₁与VL₃₂予源极线SL₁与位线BL₁。在一可能实施例中，电平VL₃₂为一接地电平。在预设期间410中，控制单元110将多个脉冲提供予字线WL₁。在本实施例中，字线WL₁的电平在电平VL₃₃与VL₃₄之间变动。预设期间410的持续时间至少大于1微秒。

图4B为本发明的初始化重置操作的另一可能实施例。图4B相似图4A，不同之处在于控制单元110将多个脉冲提供予源极线SL₁，并提供电平VL₄₁与VL₄₂予字线WL₁与位线BL₁。如图所示，在预设期间420，控制单元110交替提供电平VL₄₃与VL₄₄予源极线SL₁。在一可能实施例中，电平VL₄₂为一接地电平。预设期间420的特性相似于预设期间410，故不再赘述。

在其它实施例中，图4A及图4B所示的初始化重置操作可设置在图3A及图3B的格式化操作与设定操作之间。在一可能实施例中，控制单元110只会在格式化操作下(即预设期间210、240)提供多个脉冲，或是只在初始化重置操作下(即期间410、420)提供多个脉冲，或是在格式化操作与初始化重置操作下提供多个脉冲予适合的传输线，如字线WL₁、位线BL₁及源极线SL₁中的一个。

在格式化操作下，当控制单元110提供多个脉冲予字线或是位线时，便可在存储单元中形成多且细长的导电丝，因而降低存储单元的阻抗。另外，在初始化重置操作下，当控制单元110提供多个脉冲予字线或是源极线时，便可均匀地打断各导电丝，而不会造成部分导电丝未被打断。再者，当控制单元110在格式化操作及初始化重置操作下均提供多个脉冲时，不仅可形成许多细导电丝，更可确保每一导电丝均被打断。

另外，本发明并不限定图3A、图3B、图4A、图4B中的脉冲的形状及数量。以图3A为例，脉冲具有相同的形状及电平。在另一可能实施例中，其中之一脉冲的形状或电平不同于脉冲中的另一个的形状或电平。图5A～图5I为脉冲的可能形状及电平示意图。如图所示，脉冲PS₁～PS₉在电平V₁与V₂之间变化。图5B的脉冲PS₂仅仅在电平V₁与V₂之间变化。除图5B以外的其它图示的脉冲，在多个电平之间变化。以图5A为例，脉冲PS₁在电平V₁～V₃之间变化。在图5E中，脉冲PS₅在电平V₁～V₄之间变化。

在一些实施例中，图5A～图5I的任一个均可应用在图3A、图3B、图4A、图4B中。以图3A为例，在图3A中，仅仅使用图5B所示的脉冲PS₂，但并非用以限制本发明。在其它实施例中，可任意组合图5A～图5I所示的脉冲PS₁～PS₉，以形成图3A所示的多个脉冲。

图6A为本发明的控制方法的一可能流程示意图。本发明的控制方法适用于一存储装置。存储装置具有至少一存储单元，如图1所示。存储单元M₁₁具有一晶体管T₁₁以及一可变电阻R₁₁。由于晶体管T₁₁与可变电阻R₁₁的连接关系已揭露如上，故不再赘述。为方便说明，以下将以存储单元M₁₁为例。

在一预设期间，提供多个脉冲予字线WL₁、位线BL₁以及源极线SL中的一第一特定线(步骤S612)。在一可能实施例中，脉冲的电平在两电平之间变化。接着，提供一第一电平以及一第二电平予字线WL₁、位线BL₁以及源极线SL₁中的一第二特定线以及一第三特定线(步骤S614)。在一可能实施例中，由控制第一特定字线至第三特定线的电平，便可对存储单元M₁₁进行格式化操作及初始化重置操作。

举例而言，若提供多个脉冲予字线WL₁或是位线BL₁，并提供第一电平及第二电平予未接收到脉冲的传输线时，便可对存储单元M₁₁进行格式化操作。在一可能实施例中，进行完格式化操作后，存储单元为低阻态。另外，在其它实施例中，第一电平或第二电平为一接地电平。

在其它实施例中，若提供多个脉冲予字线WL₁或是源极线SL₁，并且提供第一电平及第二电平予未接收到脉冲的传输线时，便可对存储单元M₁₁进行初始化重置操作。在一可能实施例中，进行完初始化重置操作后，存储单元M₁₁为高阻态。另外，第一电平或第二电平为一接地电平。

在本实施例中，提供多个脉冲的预设期间至少大于1微秒。另外，本发明并不限定多个脉冲的形状及电平。在一可能实施例中，脉冲的形状均相同。在另一可能实施例中，脉冲的电平在两电平之间变化。在一些实施例中，脉冲中的一第一脉冲的形状不同于脉冲中的一第二脉冲。在其它实施例中，每一脉冲的持续时间约在50～150纳秒(nanosecond)中。

图6B为本发明的控制方法的另一可能流程示意图。图6B相似图6A，不同之处在于图6B多了步骤S616，用以对存储单元进行一设定操作。在本实施例中，步骤S612及S614对存储单元进行格式化操作及初始化重置操作。

在一可能实施例中，若步骤S612及S614对存储单元进行格式化操作时，则可直接地对存储单元进行设定操作，如步骤S616。若骤S612及S614对存储单元进行初始化重置操作时，则在步骤S612之前，需先对存储单元进行格式化操作(未显示)，用以形成导电丝。

在本实施例中，进行完格式化操作及初始化重置操作后，提供相对应的电平予字线WL₁、位线BL₁以及源极线SL₁(步骤S616)。本发明并不限定在设定操作下的字线WL₁、位线BL₁以及源极线SL₁的电平。

在一可能实施例中，若步骤S612及S614为一格式化操作时，则在格式化操作下的位线BL₁的电平可能持续或间断地大于在设定操作下的位线BL₁的电平。在另一可能实施例中，在格式化操作及设定操作下，源极线SL₁的电平均为接地电平，并且位线BL₁的电平大于源极线SL₁的电平。另外，在格式化操作与设定操作下，字线WL₁的电平可能相同或不同。

图6C为本发明的控制方法的另一可能流程示意图。在本实施例中，步骤S622与S624对存储单元进行格式化操作，用以产生导电丝。由于步骤S622与S624相似于步骤S612与S614，故不再赘述。另外，步骤S628对存储单元进行设定操作，其原理相似于步骤S616，故不再赘述。

步骤S626对存储单元进行初始化重置操作。在一可能实施例中，步骤S626提供多个脉冲予字线WL₁或源极线SL₁，并提供相对应的电平予没有接收到多个脉冲的字线WL₁、源极线SL₁或位线BL₁。在此例中，步骤S626提供多个脉冲的时间至少大于1微秒，其中每一脉冲的持续时间为纳秒等级。

在另一可能实施例中，步骤S624及S628提供一接地电平予源极线SL₁，而步骤S626提供该接地电平予位线BL₁。另外，步骤S624的字线WL₁、位线BL₁及源极线SL₁的电平可能相同或不同于步骤S626与S628的字线WL₁、位线BL₁及源极线SL₁的电平。

由在格式化或初始化重置操作下，提供多个脉冲予相对应的字线WL₁、源极线SL₁及位线BL₁，便可大幅缩短格式化或初始化重置操作的时间，并且可改善格式化或初始化重置操作的效率。举例而言，若多个脉冲应用在格式化操作时，则可产生多且细的导电丝。若多个脉冲应用在初始化重置操作时，则可均匀地打断导电丝，而不会造成部分导电丝未被打断。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定的为准。

Claims

1.一种存储装置，其特征在于，包括：

一控制单元，用以控制一字线、一位线以及一源极线的电平；以及

至少一存储单元，包括一晶体管以及一可变电阻，该晶体管的栅极耦接该字线，该可变电阻耦接于该晶体管的漏极与该位线之间，该晶体管的源极耦接该源极线；

其中，在一预设期间，该控制单元提供多个脉冲予该字线、该位线以及该源极线中的一第一特定线，该预设期间至少大于1微秒；

其中，每一脉冲的持续期间在50～150纳秒中。

2.如权利要求1所述的存储装置，其特征在于，在该预设期间，该控制单元提供一第一电平以及一第二电平予该字线、该位线以及该源极线中的一第二特定线以及一第三特定线。

3.如权利要求2所述的存储装置，其特征在于，在一设定期间，该控制单元提供一第三电平、一第四电平以及一第五电平予该第一特定线至第三特定线，该设定期间晚于该预设期间，该第一电平大于该第四电平。

4.如权利要求2所述的存储装置，其特征在于，在一设定期间，该控制单元提供一第三电平、一第四电平以及一第五电平予该第一特定线至第三特定线，该设定期间晚于该预设期间，所述脉冲的电平在一第六电平以及一第七电平之间变化，该第七电平大于该第四电平及第六电平。

5.如权利要求1所述的存储装置，其特征在于，所述脉冲中的一第一脉冲的形状不同于所述脉冲中的一第二脉冲的形状。

6.一种控制方法，适用于一存储装置，其特征在于，该存储装置具有至少一存储单元，所述存储单元具有一晶体管以及一可变电阻，该晶体管的栅极耦接一字线，该可变电阻耦接于该晶体管的漏极与一位线之间，该晶体管的源极耦接一源极线，该控制方法包括：

在一预设期间，提供多个脉冲予该字线、该位线以及该源极线中的一第一特定线；以及

提供一第一电平及一第二电平予该字线、该位线以及该源极线中的一第二特定线以及一第三特定线，其中该预设期间至少大于1微秒；

其中，每一脉冲的持续期间在50～150纳秒中。

7.如权利要求6所述的控制方法，其特征在于，还包括：

在一设定期间，提供一第三电平、一第四电平以及一第五电平予该第一特定线至第三特定线，其中该第四电平大于该第一电平。

8.如权利要求6所述的控制方法，其特征在于，还包括：

在一设定期间，提供一第三电平、一第四电平以及一第五电平予该第一特定线至第三特定线，其中该第一特定线的电平在一第六电平以及一第七电平之间变化，该第七电平大于该第四电平及第六电平。

9.如权利要求6所述的控制方法，其特征在于，所述脉冲中的一第一脉冲的形状不同于所述脉冲中的一第二脉冲的形状。