CN105304647B - 一种阵列基板、其制作方法、及显示装置 - Google Patents
一种阵列基板、其制作方法、及显示装置 Download PDFInfo
- Publication number
- CN105304647B CN105304647B CN201510690237.1A CN201510690237A CN105304647B CN 105304647 B CN105304647 B CN 105304647B CN 201510690237 A CN201510690237 A CN 201510690237A CN 105304647 B CN105304647 B CN 105304647B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- transparency conducting
- region
- sunk area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明实施例公开了一种阵列基板、其制作方法、及显示装置。该阵列基板包括具有至少一个凹陷区域的透明导电层和位于所述透明导电层上的取向层,所述阵列基板还包括填充于所述透明导电层的至少一个凹陷区域处的填充层。本发明实施例中,由于在透明导电层上的至少一个凹陷区域处有填充层,即凹陷区域处已被填充层所填充,这样在凹陷区域中,填充层所填充的地方就无积蓄的取向层(如PI液),积蓄的取向层就减少了,从而提高了阵列基板上的取向层的均匀性。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板、其制作方法、及显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor LCD,TFT-LCD),包括扭曲向列(Twisted Nematic,TN)型,边缘场切换(Fringe Field Switching,FFS)型,共面转变模式(In Plane Switching,IPS)型等等,这些TFT-LCD的显示屏中包括薄膜晶体管(Thin FilmTransistor,TFT)阵列基板。TFT阵列基板上均存在很多连接孔,例如,像素电极与漏极之间的连接孔,公共电极与公共电极之间的连接孔,等等。其中,像素电极和公共电极通常为氧化铟锡导电膜(Indium Tin Oxide,ITO)层。如图1所示,其中包括位于衬底基板10上的金属层11(如漏极),位于金属层11上的氮化硅层12,位于金属层11和氮化硅层12上的ITO层13(如像素电极),在ITO层13上与金属层11的连接处有凹陷,称为凹陷区域。TFT-LCD的制作过程中,需要在上述ITO层上涂布聚酰亚胺(Polyimide,PI)液,形成取向层。但是上述凹陷区域的存在,会容易导致PI液大量积蓄在上述凹陷区域中,凹陷区域的PI液比凹陷区域之外的区域的PI液要厚的多,容易出现涂布、扩散的PI液均匀性较差等问题,并且上述凹陷区域越深,涂布、扩散的PI液的均匀性越差。
发明内容
本发明实施例的目的是提供一种阵列基板、其制作方法、及显示装置,用于解决TFT阵列基板的ITO层上存在的凹陷区域容易导致涂布、扩散的PI液均匀性较差,并且凹陷区域越深,涂布、扩散的PI液均匀性越差的问题
本发明实施例的目的是通过以下技术方案实现的:
一种阵列基板,所述阵列基板包括具有至少一个凹陷区域的透明导电层和位于所述透明导电层上的取向层,所述阵列基板还包括填充于所述透明导电层的至少一个凹陷区域处的填充层。
较佳地,所述填充层的上表面与所述透明导电层除凹陷区域之外区域的上表面位于同一水平面。
较佳地,所述填充层的材料为光刻胶或者氮化硅。
较佳地,所述填充层的材料为正性光刻胶或者负性光刻胶。
较佳地,所述透明导电层为像素电极或公共电极。
一种显示装置,包括以上任一所述的阵列基板。
一种如以上任一所述的阵列基板的制作方法,该方法包括:
在衬底基板上形成具有至少一个凹陷区域的透明导电层的图形;
在至少一个所述凹陷区域处形成填充层的图形;
在所述透明导电层的图形和所述填充层的图形上涂覆取向层。
较佳地,所述在至少一个所述凹陷区域处形成填充层的图形,包括:
在所述透明导电层上涂覆光刻胶层;
对光刻胶层进行曝光显影,保留光刻胶层中与至少一个所述凹陷区域对应的区域以形成填充层的图形。
较佳地,所述在至少一个所述凹陷区域处形成填充层的图形,包括:
在所述透明导电层上形成氮化硅层;
在所述氮化硅层上涂覆光刻胶层;
对光刻胶层进行曝光显影,在光刻胶层中与至少一个所述凹陷区域对应的区域形成光刻胶完全保留区域;
对所述氮化硅层进行刻蚀,保留氮化硅层中与光刻胶完全保留区域对应的区域以形成填充层的图形;
对光刻胶完全保留区域的光刻胶层进行剥离。
较佳地,所述在阵列基板上形成具有至少一个凹陷区域的透明导电层的图形,在至少一个所述凹陷区域处形成填充层的图形,包括:
在衬底基板上形成透明导电层;
在所述透明导电层上涂覆光刻胶层;
对光刻胶层进行曝光显影,在光刻胶层中与将要形成的所述透明导电层的图形对应的区域形成光刻胶部分保留区域,与至少一个所述凹陷区域对应的区域形成光刻胶完全保留区域,与将要形成的所述透明导电层的图形和至少一个所述凹陷区域之外对应的区域形成光刻胶完全去除区域;
对光刻胶完全去除区域对应的透明导电层刻蚀形成透明导电层的图形;
对光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层进行灰化处理,完全去除光刻胶部分保留区域对应的光刻胶层,同时部分去除光刻胶完全保留区域的光刻胶层以形成填充层的图形。
本发明实施例的有益效果如下:
本发明实施例提供的一种阵列基板、其制作方法、及显示装置中,由于在透明导电层上的至少一个凹陷区域处有填充层,即凹陷区域处已被填充层所填充,这样在凹陷区域中,填充层所填充的地方就无积蓄的取向层(如PI液),积蓄的取向层就减少了,从而提高了阵列基板上的取向层的均匀性。
附图说明
图1为现有技术中TFT阵列基板上的ITO层上的凹陷区域的示意图;
图2为本发明实施例提供的一种阵列基板的结构示意图;
图3为图2所示的阵列基板中填充层的上表面和透明导电层的上表面的示意图;
图4为本发明实施例提供的另一种阵列基板的结构示意图;
图5为本发明实施例提供的一种阵列基板的制作方法的流程图;
图6为本发明实施例提供的采用半色调掩膜版对光刻胶层进行曝光的示意图;
图7为本发明实施例提供的采用如图6所示的半色调掩模版对光刻胶层曝光显影后的示意图。
具体实施方式
下面结合附图和实施例对本发明提供的一种阵列基板、其制作方法、及显示装置进行更详细地说明。
本发明实施例提供一种阵列基板,如图2所示,该阵列基板包括具有至少一个凹陷区域的透明导电层20和位于透明导电层20上的取向层21,该阵列基板还包括填充于透明导电层20的至少一个凹陷区域处的填充层22(图2中阵列基板的其它结构未体现)。
本发明实施例中,由于在透明导电层20上的至少一个凹陷区域处有填充层22,即凹陷区域处已被填充层22所填充,这样在凹陷区域中,填充层22所填充的地方就无积蓄的取向层21(如PI液),积蓄的取向层21就减少了,从而提高了阵列基板上的取向层21的均匀性。
较佳地,上述实施例中,填充层22的上表面(如图3所示)与透明导电层20除凹陷区域之外区域的上表面(如图3所示)位于同一水平面。
本实施例中,透明导电层20的凹陷区域恰好被填充层22完全填充,这样,凹陷区域中就完全没有积蓄的取向层21,进一步使得位于填充层22和透明导电层20上的取向层21整体更加均匀、平整,从而使得阵列基板更加平整。另外,取向层的平整也有利于摩擦布的摩擦均匀。
上述实施例仅是对上述凹陷区域被填充程度的一种举例并非限定,也可以是:填充层的上表面所在的水平面低于透明导电层除凹陷区域之外区域的上表面所在的水平面,当然,凹陷区域内被填充层所填充的地方越多,取向层的均匀性越高;或者填充层的上表面所在的水平面高于透明导电层除凹陷区域之外区域的上表面所在的水平面。这两种结构都可以保证在凹陷区域中,填充层所填充的地方无积蓄的取向层,从而提高取向层的均匀性。
上述各个实施例中,填充层22的材料有多种,需要保证其为绝缘材料,具有温度稳定性,且极性稳定(即对液晶分子无影响)。
较佳地,上述各个实施例中,填充层22的材料可以为光刻胶或者氮化硅。这些材料方便易得。
较佳地,上述各个实施例中,填充层22的材料可以为正性光刻胶或者负性光刻胶。
较佳地,上述各个实施例中,透明导电层20可以但不限于为像素电极或公共电极。
本发明实施例中,上述阵列基板为TFT阵列基板,TFT阵列基板可以是扭曲向列(Twisted Nematic,TN)型的,边缘场切换(Fringe Field Switching,FFS)型的,或者共面转变(In Plane Switching,IPS)型的阵列基板,等等。
基于同样的发明构思,本发明实施例还提供一种显示装置,包括以上任意实施例所述的阵列基板。该显示装置可以为:液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
下面以液晶显示器中的TFT阵列基板为例,对本发明实施例提供的一种阵列基板进行更加详细地说明。
如图4所示,在衬底基板23上除了包括上述透明导电层20,取向层21和填充层22,还包括位于衬底基板23上的金属层24,和位于金属层24上的氮化硅层25(作为钝化层或者绝缘层),等等(其它结构未示出)。上述透明导电层20位于金属层24和氮化硅层25上。
其中,透明导电层20的材料为ITO。
其中,如果透明导电层20为像素电极,相应的,金属层24可以为漏极。
如果透明导电层20为公共电极,相应的,金属层24可以为公共电极之间的连接线。
如果透明导电层20为栅极之间的连接线,相应的,金属层24可以为栅极。
其中,填充层22的材料为正性光刻胶、负性光刻胶或者氮化硅其中一种。
并且,其中,填充层22的上表面与透明导电层20除凹陷区域之外区域的上表面位于同一水平面。
基于同样的发明构思,本发明实施例提供一种如以上任意实施例所述的阵列基板的制作方法,如图5所示,其具体步骤如下:
步骤501:在衬底基板上形成具有至少一个凹陷区域的透明导电层的图形。
其中,衬底基板是指待形成透明导电层的衬底基板。
步骤502:在至少一个上述凹陷区域处形成填充层的图形。
步骤503:在上述透明导电层的图形和上述填充层的图形上涂覆取向层。
本发明实施例中,由于在上述具有至少一个凹陷区域的透明导电层的图形上,至少一个凹陷区域处形成了填充层的图形,这样在凹陷区域中,填充层所填充的地方就无积蓄的取向层(如PI液),积蓄的取向层就减少了,从而提高了阵列基板上的取向层的均匀性。
上述实施例中,在至少一个上述凹陷区域处形成填充层的图形的实现方式有多种,可以但不限于以下列举的其中几种实现方式。
如果填充层的材料为光刻胶,较佳地,在至少一个上述凹陷区域处形成填充层的图形的一种实现方式如下:
步骤一:在透明导电层上涂覆光刻胶层。
步骤二:对光刻胶层进行曝光显影,保留光刻胶层中与至少一个上述凹陷区域对应的区域以形成填充层的图形。
在实施中,如果涂覆的光刻胶层为正性光刻胶,对至少一个上述凹陷区域对应的区域的光刻胶层不进行曝光,从而保留该区域的光刻胶层以形成填充层的图形;如果涂覆的光刻胶层为负性光刻胶,对至少一个上述凹陷区域对应的区域的光刻胶层进行曝光,从而保留该区域的光刻胶层以形成填充层的图形。
本实施例中,利用光刻胶形成填充层的图形,可以直接通过曝光显影得到,材料易得,制作工艺简单。
另外,从如图4所示的阵列基板中可以看出,在透明导电层20下的、作为绝缘层或者钝化层的氮化硅层25的图形,与填充层22的图形是互补的,因此,在制作填充层22的图形时,可以使用制作该氮化硅层25时所使用的同一掩模版,但是使用相反性质的光刻胶,这样,就无需增加新的掩模版,从而提高了掩模版的利用率,不会增加成本。
上述相关实施例中,是在透明导电层的图形形成以后,再利用光刻胶形成填充层的图形,发明人在实现本发明的过程中发现,还可以在制作透明导电层的图形的同时,利用该制作过程中使用的掩模版及涂覆的光刻胶来制作填充层的图形,主要是对制作透明导电层的图形时所使用的掩模版进行了改进,使得只需一次掩膜,就可以同时完成透明导电层的图形和填充层的图形的制作,进一步简化工艺流程,提高生产效率。下面结合透明导电层的图形的制作过程,对在至少一个上述凹陷区域处形成填充层的图形的另一种实现方式进行说明,具体的,在衬底基板上形成具有至少一个凹陷区域的透明导电层的图形,在至少一个上述凹陷区域处形成填充层的图形的实现方式为:
步骤一:在衬底基板上形成透明导电层。
步骤二:在透明导电层上涂覆光刻胶层。
该步骤中,涂覆光刻胶层时,采用的是正性光刻胶。
步骤三:对光刻胶层进行曝光显影,在光刻胶层中与将要形成的透明导电层的图形对应的区域形成光刻胶部分保留区域,与至少一个上述凹陷区域对应的区域形成光刻胶完全保留区域,与将要形成的透明导电层的图形和至少一个上述凹陷区域之外对应的区域形成光刻胶完全去除区域。
该步骤中,采用如图6所示的半色调掩模版对光刻胶层进行曝光,对光刻胶层中与将要形成的透明导电层的图形对应的区域A进行部分曝光,显影后形成光刻胶部分保留区域(如图7所示),对光刻胶层中与至少一个上述凹陷区域对应的区域B不进行曝光,显影后形成光刻胶完全保留区域(如图7所示),对光刻胶层中与将要形成的透明导电层的图形和至少一个上述凹陷区域之外对应的区域C进行完全曝光,显影后形成光刻胶完全去除区域(如图7所示)。
步骤四:对光刻胶完全去除区域对应的透明导电层刻蚀形成透明导电层的图形。
步骤五:对光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层进行灰化处理,完全去除光刻胶部分保留区域对应的光刻胶层,同时部分去除光刻胶完全保留区域的光刻胶层以形成填充层的图形。
如果填充层的材料为氮化硅,较佳地,在至少一个上述凹陷区域处形成填充层的图形的又一种实现方式如下:
步骤一:在透明导电层上形成氮化硅层。
步骤二:在上述氮化硅层上涂覆光刻胶层。
步骤三:对光刻胶层进行曝光显影,在光刻胶层中与至少一个上述凹陷区域对应的区域形成光刻胶完全保留区域。
该步骤中,光刻胶为正性光刻胶或者负性光刻胶,其具体的曝光方式可以参照现有方式来实现。
步骤四:对氮化硅层进行刻蚀,保留氮化硅层中与光刻胶完全保留区域对应的区域以形成填充层的图形。
步骤五:对光刻胶完全保留区域的光刻胶层进行剥离。
如果采用其它的材料制作填充层,可以参照以上所述的实施例。
应当指出的是,只要具有上述凹陷区域的结构,需要涂覆取向层的,都可以采用本发明实施例提供的制作方法。
本发明实施例提供的阵列基板、其制作方法、及显示装置,仅是以有限的阵列基板结构为例说明,具体实施时不限于本发明提及的阵列基板结构。另外,本发明实施例附图中所示的阵列基板的结构仅是用于说明本发明的内容,并不用于限制本发明,且阵列基板的具体膜层结构,膜层相对位置,厚度等不代表真实的结构、相对位置及厚度。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种阵列基板的制作方法,所述阵列基板包括具有至少一个凹陷区域的透明导电层和位于所述透明导电层上的取向层,所述阵列基板还包括填充于所述透明导电层的至少一个凹陷区域处的填充层,其特征在于,该方法包括:
在衬底基板上形成具有至少一个凹陷区域的透明导电层的图形;
在至少一个所述凹陷区域处形成填充层的图形;
在所述透明导电层的图形和所述填充层的图形上涂覆取向层;
其中:
所述在衬底基板上形成具有至少一个凹陷区域的透明导电层的图形,在至少一个所述凹陷区域处形成填充层的图形,包括:
在衬底基板上形成透明导电层;
在所述透明导电层上涂覆光刻胶层;
对光刻胶层进行曝光显影,在光刻胶层中与将要形成的所述透明导电层的图形对应的区域形成光刻胶部分保留区域,与至少一个所述凹陷区域对应的区域形成光刻胶完全保留区域,与将要形成的所述透明导电层的图形和至少一个所述凹陷区域之外对应的区域形成光刻胶完全去除区域;
对光刻胶完全去除区域对应的透明导电层刻蚀形成透明导电层的图形;
对光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层进行灰化处理,完全去除光刻胶部分保留区域对应的光刻胶层,同时部分去除光刻胶完全保留区域的光刻胶层以形成填充层的图形。
2.根据权利要求1所述的方法,其特征在于,所述在至少一个所述凹陷区域处形成填充层的图形,包括:
在所述透明导电层上涂覆光刻胶层;
对光刻胶层进行曝光显影,保留光刻胶层中与至少一个所述凹陷区域对应的区域以形成填充层的图形。
3.根据权利要求1所述的方法,其特征在于,所述在至少一个所述凹陷区域处形成填充层的图形,包括:
在所述透明导电层上形成氮化硅层;
在所述氮化硅层上涂覆光刻胶层;
对光刻胶层进行曝光显影,在光刻胶层中与至少一个所述凹陷区域对应的区域形成光刻胶完全保留区域;
对所述氮化硅层进行刻蚀,保留氮化硅层中与光刻胶完全保留区域对应的区域以形成填充层的图形;
对光刻胶完全保留区域的光刻胶层进行剥离。
4.根据权利要求1所述的方法,其特征在于,所述填充层的上表面与所述透明导电层除凹陷区域之外区域的上表面位于同一水平面。
5.根据权利要求1所述的方法,其特征在于,所述填充层的材料为光刻胶或者氮化硅。
6.根据权利要求5所述的方法,其特征在于,所述填充层的材料为正性光刻胶或者负性光刻胶。
7.根据权利要求1~6任一项所述的方法,其特征在于,所述透明导电层为像素电极或公共电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510690237.1A CN105304647B (zh) | 2015-10-22 | 2015-10-22 | 一种阵列基板、其制作方法、及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510690237.1A CN105304647B (zh) | 2015-10-22 | 2015-10-22 | 一种阵列基板、其制作方法、及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105304647A CN105304647A (zh) | 2016-02-03 |
CN105304647B true CN105304647B (zh) | 2018-10-12 |
Family
ID=55201685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510690237.1A Active CN105304647B (zh) | 2015-10-22 | 2015-10-22 | 一种阵列基板、其制作方法、及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105304647B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111490065A (zh) * | 2019-01-25 | 2020-08-04 | 群创光电股份有限公司 | 显示设备 |
CN115220266A (zh) * | 2022-07-07 | 2022-10-21 | 广州华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102650786A (zh) * | 2012-04-27 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制造方法和显示装置 |
CN104576655A (zh) * | 2014-12-01 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种coa基板及其制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW538541B (en) * | 2002-05-15 | 2003-06-21 | Au Optronics Corp | Active matrix substrate of liquid crystal display device and the manufacturing method thereof |
-
2015
- 2015-10-22 CN CN201510690237.1A patent/CN105304647B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102650786A (zh) * | 2012-04-27 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制造方法和显示装置 |
CN104576655A (zh) * | 2014-12-01 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种coa基板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105304647A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105304649B (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
US9570473B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN103293811B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN203894515U (zh) | 一种阵列基板及显示装置 | |
US9530807B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
CN103676354B (zh) | 电极结构及制备方法、阵列基板及制备方法和显示装置 | |
CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
CN104880847A (zh) | IPS型On Cell触控显示面板及其制作方法 | |
KR102314509B1 (ko) | Tft 기판의 제조 방법 및 tft 기판 | |
CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
CN104460157B (zh) | 阵列基板及显示装置 | |
CN105824158A (zh) | 阵列基板、显示装置及阵列基板制作方法 | |
CN105514033A (zh) | 阵列基板的制作方法 | |
CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103278971A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN105789120A (zh) | Tft基板的制作方法及tft基板 | |
US10290660B2 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
CN104882450B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104460093A (zh) | 薄膜晶体管阵列基板及其制造方法、显示装置 | |
CN105304647B (zh) | 一种阵列基板、其制作方法、及显示装置 | |
CN103489878A (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
WO2015180302A1 (zh) | 阵列基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |