CN115220266A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN115220266A
CN115220266A CN202210804180.3A CN202210804180A CN115220266A CN 115220266 A CN115220266 A CN 115220266A CN 202210804180 A CN202210804180 A CN 202210804180A CN 115220266 A CN115220266 A CN 115220266A
Authority
CN
China
Prior art keywords
layer
electrode layer
array substrate
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210804180.3A
Other languages
English (en)
Inventor
鲁俊祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210804180.3A priority Critical patent/CN115220266A/zh
Publication of CN115220266A publication Critical patent/CN115220266A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法，该阵列基板包括：衬底基板、第一电极层、中间层、第二电极层以及填充层；所述第一电极层设置在所述衬底基板上；所述中间层设置在所述第一电极层上，且所述中间层设有第一过孔；所述第二电极层设置在所述中间层上，且所述第二电极层延伸至所述第一过孔内并与所述第一电极层电连接；所述填充层设置在所述第二电极层上，并位于所述第一过孔内。该阵列基板通过在过孔中设置填充层，用以减小阵列基板中的过孔的深度，从而解决配向液扩散不均的问题，提高显示质量。

Description

阵列基板及其制作方法
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制作方法。
背景技术
在薄膜晶体管液晶显示面板制造过程中，需要在面板的内部和周边打孔，例如，用于连接透明导电层和栅线层、或者连接透明导电层和源漏金属、或者连接透明导电层与公共电极线的过孔。涂覆配向液过程中，由于过孔的深度较大，使过孔中存在液压效应，配向液无法进入过孔中从而悬浮，且过孔中气体受热溢出，过孔上配向液炸裂堆积在过孔周围，导致配向液扩散不均的问题，从而严重影响显示区局部显示画面的画面品质。例如，在面板周边出现周边配向层亮度缺陷，即因显示器亮度不均匀造成亮痕或者暗痕的现象；或者出现在像素区内会出现不连续的麻点状的黑点，中间发黑两边发白的现象等。
综上所述，现有技术中，在配向液扩散时，因为过孔的深度较大，从而使得配向液扩散不均，造成了显示质量较差。
发明内容
本申请实施例提供一种阵列基板及其制作方法，用以减小阵列基板中的过孔的深度，从而解决配向液扩散不均的问题，提高显示质量。
一方面，本申请实施例提供一种阵列基板，包括：衬底基板、第一电极层、中间层、第二电极层以及填充层；所述第一电极层设置在所述衬底基板上；所述中间层设置在所述第一电极层上，且所述中间层设有第一过孔；所述第二电极层设置在所述中间层上，且所述第二电极层延伸至所述第一过孔内并与所述第一电极层电连接；所述填充层设置在所述第二电极层上，并位于所述第一过孔内。
在本申请实施例中，所述第一过孔的深度大于2微米。
在本申请实施例中，所述填充层采用的材料为光刻胶材料。
在本申请实施例中，所述阵列基板还包括保护层，所述保护层设置在所述填充层上。
在本申请实施例中，所述中间层包括依次层叠设置在所述第一电极层上的钝化子层、层间介质子层以及缓冲子层；所述第一过孔贯穿所述钝化子层、所述层间介质子层以及所述缓冲子层。
在本申请实施例中，所述阵列基板还包括公共电极层，所述公共电极层设置在所述层间介质子层与所述缓冲子层之间；
所述缓冲子层设有第二过孔，所述第二电极层延伸至所述第二过孔内并与所述公共电极层电连接，所述第二过孔内填充满所述第二电极层。
在本申请实施例中，所述第一过孔的横截面宽度沿着所述衬底基板至所述填充层的方向逐渐增大。
在本申请实施例中，所述填充层远离所述衬底基板一侧的表面与所述中间层远离所述衬底基板一侧的表面平齐。
在本申请实施例中，所述填充层与所述第一过孔的高度差小于1微米。
另一方面，本申请还提供一种阵列基板的制作方法，包括：在衬底基板上形成第一电极层；在所述第一电极层远离所述衬底基板的一侧形成中间层，且所述中间层设有第一过孔；在所述中间层远离所述衬底基板的一侧形成第二电极层，且所述第二电极层延伸至所述第一过孔内并与所述第一电极层电连接；在所述第二电机层远离所述衬底基板的一侧形成填充层，使所述填充层位于所述第一过孔内。
本申请实施例提供一种阵列基板及其制作方法，该阵列基板包括：衬底基板、第一电极层、中间层、第二电极层以及填充层；所述第一电极层设置在所述衬底基板上；所述中间层设置在所述第一电极层上，且所述中间层设有第一过孔；所述第二电极层设置在所述中间层上，且所述第二电极层延伸至所述第一过孔内并与所述第一电极层电连接；所述填充层设置在所述第二电极层上，并位于所述第一过孔内。该阵列基板通过在过孔中设置填充层，用以减小阵列基板中的过孔的深度，从而解决配向液扩散不均的问题，提高显示质量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的第一种结构示意图；
图2是本申请实施例提供的阵列基板的第二种结构示意图；
图3是本申请实施例提供的阵列基板的第三种结构示意图；
图4是本申请实施例提供的阵列基板的第四种结构示意图；
图5是本申请实施例提供的阵列基板制作方法的流程示意图；
图6A至图6H是本申请实施例提供的阵列基板的制作过程结构示意图；
图7是本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种阵列基板及其制作方法，用以减小阵列基板中的过孔的深度，从而解决配向液扩散不均的问题，提高显示质量。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
请参阅图1，图1是本申请实施例提供的阵列基板的第一种结构示意图。如图1所示，本申请提供一种阵列基板100，包括：衬底基板10、第一电极层20、中间层30、第二电极层40以及填充层50。其中，第一电极层20设置在衬底基板10上；中间层30设置在第一电极层20上，且中间层30设有第一过孔31；第二电极层40设置在中间层30上，且第二电极层40延伸至第一过孔31内并与第一电极层20电连接；填充层50设置在第二电极层40上，并位于第一过孔31内。
本申请提供的阵列基板100，通过在连接第一电极层20以及第二电极层40的第一过孔31内可以设置填充层50，从而减小了第一过孔31的深度，降低了在阵列基板表面形成配向膜的工序难度，从而解决由于第一过孔31过深导致的配向液扩散不均的问题，提高显示质量。
在本申请实施例中，第一过孔31的深度大于2微米。具体地，本申请中填充层50仅设置于深度大于2微米的过孔中，低于2微米的过孔中不需要设置。
在本申请实施例中，填充层50采用的材料为光刻胶材料。具体地，填充层50的材料包括硅氧烷系有机光阻材料。
在本申请实施例中，中间层30包括依次层叠设置在第一电极层20上的钝化子层32、层间介质子层33以及缓冲子层34；第一过孔31贯穿钝化子层32、层间介质子层33以及缓冲子层34。中间层30的材料包括氮化硅、氧化硅、氧化铝以及其结合中的至少一种。
在本申请实施例中，在第一电极层20与衬底基板10之间还依次层叠设置有第三电极层60、栅极绝缘层70以及有源层80。其中，第三电极层60的材料包括钼、铝、铜、钛金属中的至少一种。栅绝缘层的材料包括氧化硅、氮化硅或氧化铝中的至少一种。有源层80的材料包括铟镓锌氧化物、铟锌氧化物、铟锌锡氧化物中的至少一种。具体地，第一电机层20，其中，第一电机层20的材料包括钼、铝、铜、钛金属中的至少一种。具体地，第一电极层20包括源极和漏极，第二电极层40包括像素电极，第三电极层60包括栅极。第一过孔31还包括用于连接导电层与第三电极层60的过孔。
在本申请实施例中，阵列基板还包括公共电极层90，公共电极层90设置在层间介质子层33与缓冲子层34之间。具体地，缓冲子层34设有第二过孔52，第二电极层40延伸至第二过孔52内并与公共电极层90电连接，第二过孔52内填充满第二电极层40。具体地，第二过孔52设于缓冲子层34上，其深度小于2微米，故不使用填充层50填充，直接使用第二电机层填充第二过孔52。
在本申请实施例中，第一过孔31的横截面宽度沿着衬底基板10至填充层50的方向逐渐增大。具体地，第一过孔31的横截面形状为倒梯形或锥形，第一过孔31靠近衬底基板10一侧的直径小于第一过孔31远离衬底基板10一侧的直径。这样的设计，使得第一过孔31的内表面呈斜坡状，有利于导电材料、光阻材料以及配向液更均匀、更快速覆盖第一过孔31，进一步降低在阵列基板表面形成配向膜的工序难度，提高显示质量。
在本申请实施例中，填充层50与第一过孔31的高度差小于1微米。通过设置填充层50，降低第一过孔31的深度，使第一过孔31的深度小于1微米，这样的设计，可以增强配向液扩散，从而避免配向液扩散不均引起显示不良的问题。
作为本申请的一个具体实施方式，请参阅图2，图2是本申请实施例提供的阵列基板的第二种结构示意图。本申请提供一种阵列基板200，阵列基板200与阵列基板100的区别在于，阵列基板200还包括保护层53，保护层53设置在填充层50上。这样的设计，有利于提高填充层50的稳定性，避免在其它工艺制程中填充层50的损耗，导致过孔加深，金属电极接触不稳定，进而提高阵列基板的稳定性和显示质量。
阵列基板200还包括：衬底基板10、第一电极层20、中间层30、第二电极层40以及填充层50。具体地，中间层30包括依次层叠设置在第一电极层20上的钝化子层32、层间介质子层33以及缓冲子层34；第一过孔31贯穿钝化子层32、层间介质子层33以及缓冲子层34。进一步地，在第一电极层20与衬底基板10之间还依次层叠设置有第三电极层60、栅极绝缘层70以及有源层80。其中，第一电极层20包括源极和漏极，第二电极层40包括像素电极，第三电极层60包括栅极。第一过孔31还包括用于连接导电层与第三电极层60的过孔。
在本申请实施例中，阵列基板200还包括公共电极层90，公共电极层90设置在层间介质子层33与缓冲子层34之间。具体地，缓冲子层34设有第二过孔52，第二电极层40延伸至第二过孔52内并与公共电极层90电连接，第二过孔52内填充满第二电极层40。具体地，第二过孔52设于缓冲子层34上，其深度小于2微米，故不使用填充层50填充，直接使用第二电机层填充第二过孔52。
作为本申请的一个具体实施方式，请参阅图3，图3是本申请实施例提供的阵列基板的第三种结构示意图。本申请提供一种阵列基板300，阵列基板300与阵列基板100的区别在于，阵列基板300中填充层50远离衬底基板10一侧的表面与中间层30远离衬底基板10一侧的表面平齐。这样的设计，有利于降低第一过孔31的深度的同时提高阵列基板表面的平整度，进一步降低形成配向膜的工艺难度，进而提高显示质量。
阵列基板300还包括：衬底基板10、第一电极层20、中间层30、第二电极层40以及填充层50。具体地，中间层30包括依次层叠设置在第一电极层20上的钝化子层32、层间介质子层33以及缓冲子层34；第一过孔31贯穿钝化子层32、层间介质子层33以及缓冲子层34。进一步地，在第一电极层20与衬底基板10之间还依次层叠设置有第三电极层60、栅极绝缘层70以及有源层80。其中，第一电极层20包括源极和漏极，第二电极层40包括像素电极，第三电极层60包括栅极。第一过孔31还包括用于连接导电层与第三电极层60的过孔。
在本申请实施例中，阵列基板300还包括公共电极层90，公共电极层90设置在层间介质子层33与缓冲子层34之间。具体地，缓冲子层34设有第二过孔52，第二电极层40延伸至第二过孔52内并与公共电极层90电连接，第二过孔52内填充满第二电极层40。具体地，第二过孔52设于缓冲子层34上，其深度小于2微米，故不使用填充层50填充，直接使用第二电机层填充第二过孔52。
作为本申请的一个具体实施方式，请参阅图4，图4是本申请实施例提供的阵列基板的第四种结构示意图。本申请提供一种阵列基板400，阵列基板400与阵列基板200的区别在于，阵列基板400中保护层53远离衬底基板10一侧的表面与中间层30远离衬底基板10一侧的表面平齐。这样的设计，有利于提高填充层50的稳定性，避免在其它工艺制程中填充层50的损耗，导致过孔加深，金属电极接触不稳定，进而提高阵列基板的稳定性和显示质量，同时有利于提高阵列基板表面的平整度，进一步降低形成配向膜的工艺难度，进而提高显示质量。
阵列基板400还包括：衬底基板10、第一电极层20、中间层30、第二电极层40以及填充层50。具体地，中间层30包括依次层叠设置在第一电极层20上的钝化子层32、层间介质子层33以及缓冲子层34；第一过孔31贯穿钝化子层32、层间介质子层33以及缓冲子层34。进一步地，在第一电极层20与衬底基板10之间还依次层叠设置有第三电极层60、栅极绝缘层70以及有源层80。其中，第一电极层20包括源极和漏极，第二电极层40包括像素电极，第三电极层60包括栅极。第一过孔31还包括用于连接导电层与第三电极层60的过孔。
在本申请实施例中，阵列基板400还包括公共电极层90，公共电极层90设置在层间介质子层33与缓冲子层34之间。具体地，缓冲子层34设有第二过孔52，第二电极层40延伸至第二过孔52内并与公共电极层90电连接，第二过孔52内填充满第二电极层40。具体地，第二过孔52设于缓冲子层34上，其深度小于2微米，故不使用填充层50填充，直接使用第二电机层填充第二过孔52。
另一方面，请参阅图5，图5是本申请实施例提供的阵列基板制作方法的流程示意图。如图5所示，并结合6A至6G，本申请还提供一种阵列基板的制作方法，包括以下步骤：
S10、如图6A所示，在衬底基板10上形成第一电极层20。
在本申请实施例中，衬底基板10可以为玻璃基板或柔性基板。第一电极层20包括源极和漏极，源极和漏极可以通过一次构图工序形成。具体地，在形成第一电极层20之前还可以在衬底基板10上先依次形成栅极、栅绝缘层、有源层80。且该栅极、源极和漏极以及有源层80即可组成一个薄膜晶体管。
S20、如图6B所示，在第一电极层20远离衬底基板10的一侧形成中间层30，且中间层30设有第一过孔31。
在本申请实施例中，第一过孔31的深度大于2微米。具体地，中间层30包括依次层叠设置在第一电极层20上的钝化子层32、层间介质子层33以及缓冲子层34；第一过孔31贯穿钝化子层32、层间介质子层33以及缓冲子层34。中间层30的材料包括氮化硅、氧化硅、氧化铝以及其结合中的至少一种。
S30、如图6C所示，在中间层30远离衬底基板10的一侧形成第二电极层40，且第二电极层40延伸至第一过孔31内并与第一电极层20电连接。
在本申请实施例中，第二电极层40包括像素电极。像素电极通过第一过孔31与漏极电性连接。
S40、如图6D所示，在第二电机层远离衬底基板10的一侧形成填充层50，使填充层50位于第一过孔31内。
在本申请实施例中，步骤S40具体包括：
S401、如图6E所示，在第二电机层远离衬底基板10的一侧形成填充层50；如图6F所示，对填充层50进行曝光、显影。
在本申请实施例中，采用掩膜板51图形对填充层50进行曝光、显影，形成填充层完全保留区域511、填充层部分保留区域512以及填充层完全去除区域513，其中，填充层完全去除区域513与用于刻蚀掉的导电层部分相对应，填充层完全保留区域511与第一过孔31区域相对应，填充层部分保留区域512与保留的导电层部分相对应。
在本申请实施例中，利用掩膜板51图形对填充层50进行曝光显影，为了保证将填充层50形成填充层完全去除区域513、填充层部分保留区域512和填充层完全保留区域511，所以掩膜板51一般为半色调掩膜板51、灰色调掩膜板51或具有狭缝的掩膜板51，使得不同区域透过光的强度不同，而使填充层50进行选择性曝光、显影。
在本申请实施例中，填充层50经过掩膜板51曝光显影后，填充层完全保留区域511的高度大于填充层部分保留区域512的高度，且填充层完全保留区域511的横截面宽度大于或等于第一过孔31远离衬底基板10一侧的直径，优选地，填充层完全保留区域511的横截面宽度等于第一过孔31远离衬底基板10一侧的直径。
在本申请实施例中，具体地，掩膜板51中，对应第一过孔31的区域为不透明区域，对应第三电极层60的部分区域、像素电极的区域、第一电机层20的部分区域以及公共电极层90的部分区域为半透明区域，其余区域为透明区域。使得对应第一过孔31区域的填充层50得以完全保留，对应第三电极层60的部分区域、像素电极的区域、第一电机层20的部分区域以及公共电极层90的部分区域的填充层50得以部分保留，而其它区域的填充层50得以完全去除。本申请中，第一过孔31对应不透光区的设计，有利于后期保留过空中的填充层50，使第一过孔31中的填充层50尽可能多的保留，进而减小第一过孔31的深度，保证配向液扩散的均匀性。
S402、如图6G所示，图案化导电层。
在本申请实施例中，采用刻蚀工艺去除填充层完全去除区域513所对应的导电层，形成图案化的导电层。具体地，可以采用湿法刻蚀工艺或者干法刻蚀工艺对填充层完全去除区域513的导电层进行刻蚀。
在本申请实施例中，可以通过同时结合不同的刻蚀手段，如先湿法刻蚀实现对导电层以及第三电极层60进行刻蚀，而后通过干法刻蚀或者湿法刻蚀实现对非金属层，包括栅极绝缘层70、层间介质层91、缓冲层20、钝化层90等的刻蚀。本申请在此不作具体限定。
S403、如图6H所示，去除高于第一过孔31上表面的填充层50。
在本申请实施例中，采用等离子体灰化工艺去除填充层50半保留区域的填充层50以及部分填充层完全保留区域511的填充层50，其中，第一过孔31中的填充层50远离衬底基板10一侧表面与衬底基板10的距离大于或者等于缓冲层20远离衬底基板10一侧表面与衬底基板10的距离，且第一过孔31中的填充层50远离衬底基板10一侧表面与衬底基板10的距离小于或者等于导电层远离衬底基板10一侧表面与衬底基板10的距离。
在本申请实施例中，优选地，填充层50与第一过孔31的高度差小于1微米。这样的高度差有利于保证配向液均匀扩散，以提高显示质量。
如图7所示，本申请还提供一种显示面板500，该显示面板500包括上述阵列基板100/200/300/400以及彩膜基板510，阵列基板100/200/300/400与彩膜基板510相对设置。
本申请实施例提供一种阵列基板及其制作方法，该阵列基板包括：衬底基板10、第一电极层20、中间层30、第二电极层40以及填充层50；所述第一电极层20设置在所述衬底基板10上；所述中间层30设置在所述第一电极层20上，且所述中间层30设有第一过孔31；所述第二电极层40设置在所述中间层30上，且所述第二电极层40延伸至所述第一过孔31内并与所述第一电极层20电连接；所述填充层50设置在所述第二电极层40上，并位于所述第一过孔31内。该阵列基板通过在过孔中设置填充层50，用以减小阵列基板中的过孔的深度，从而解决配向液扩散不均的问题，提高显示质量。
以上对本申请实施例所提供的一种阵列基板及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
第一电极层，所述第一电极层设置在所述衬底基板上；
中间层，所述中间层设置在所述第一电极层上，且所述中间层设有第一过孔；
第二电极层，所述第二电极层设置在所述中间层上，且所述第二电极层延伸至所述第一过孔内并与所述第一电极层电连接；以及
填充层，所述填充层设置在所述第二电极层上，并位于所述第一过孔内。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔的深度大于2微米。
3.根据权利要求1所述的阵列基板，其特征在于，所述填充层采用的材料为光刻胶材料。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括保护层，所述保护层设置在所述填充层上。
5.根据权利要求1所述的阵列基板，其特征在于，所述中间层包括依次层叠设置在所述第一电极层上的钝化子层、层间介质子层以及缓冲子层；
所述第一过孔贯穿所述钝化子层、所述层间介质子层以及所述缓冲子层。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括公共电极层，所述公共电极层设置在所述层间介质子层与所述缓冲子层之间；
所述缓冲子层设有第二过孔，所述第二电极层延伸至所述第二过孔内并与所述公共电极层电连接，所述第二过孔内填充满所述第二电极层。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔的横截面宽度沿着所述衬底基板至所述填充层的方向逐渐增大。
8.根据权利要求1所述的阵列基板，其特征在于，所述填充层远离所述衬底基板一侧的表面与所述中间层远离所述衬底基板一侧的表面平齐。
9.根据权利要求1所述的阵列基板，其特征在于，所述填充层与所述第一过孔的高度差小于1微米。
10.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成第一电极层；
在所述第一电极层远离所述衬底基板的一侧形成中间层，且所述中间层设有第一过孔；
在所述中间层远离所述衬底基板的一侧形成第二电极层，且所述第二电极层延伸至所述第一过孔内并与所述第一电极层电连接；
在所述第二电机层远离所述衬底基板的一侧形成填充层，使所述填充层位于所述第一过孔内。
CN202210804180.3A 2022-07-07 2022-07-07 阵列基板及其制作方法 Pending CN115220266A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210804180.3A CN115220266A (zh) 2022-07-07 2022-07-07 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210804180.3A CN115220266A (zh) 2022-07-07 2022-07-07 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN115220266A true CN115220266A (zh) 2022-10-21

Family

ID=83610529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210804180.3A Pending CN115220266A (zh) 2022-07-07 2022-07-07 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN115220266A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810571A (zh) * 2012-08-13 2012-12-05 京东方科技集团股份有限公司 一种基板、显示装置及该基板的制备方法
CN105304647A (zh) * 2015-10-22 2016-02-03 重庆京东方光电科技有限公司 一种阵列基板、其制作方法、及显示装置
CN107300810A (zh) * 2017-07-25 2017-10-27 深圳市华星光电技术有限公司 一种阵列基板的制程及显示面板的制程
CN109240005A (zh) * 2018-10-15 2019-01-18 深圳市华星光电技术有限公司 一种tft基板
CN110596978A (zh) * 2019-09-06 2019-12-20 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN111610659A (zh) * 2020-05-19 2020-09-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN113782544A (zh) * 2021-08-09 2021-12-10 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN215642178U (zh) * 2021-06-29 2022-01-25 惠科股份有限公司 阵列基板、显示面板、液晶显示器及光罩

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810571A (zh) * 2012-08-13 2012-12-05 京东方科技集团股份有限公司 一种基板、显示装置及该基板的制备方法
CN105304647A (zh) * 2015-10-22 2016-02-03 重庆京东方光电科技有限公司 一种阵列基板、其制作方法、及显示装置
CN107300810A (zh) * 2017-07-25 2017-10-27 深圳市华星光电技术有限公司 一种阵列基板的制程及显示面板的制程
CN109240005A (zh) * 2018-10-15 2019-01-18 深圳市华星光电技术有限公司 一种tft基板
CN110596978A (zh) * 2019-09-06 2019-12-20 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN111610659A (zh) * 2020-05-19 2020-09-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN215642178U (zh) * 2021-06-29 2022-01-25 惠科股份有限公司 阵列基板、显示面板、液晶显示器及光罩
CN113782544A (zh) * 2021-08-09 2021-12-10 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN110911424B (zh) 一种阵列基板及其制备方法、显示面板
US8860898B2 (en) Array substrate and liquid crystal display
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
KR100699987B1 (ko) 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
CN107425010B (zh) 阵列基板及其制作方法、显示面板
KR20080002582A (ko) 액정표시소자의 제조방법
CN111162095B (zh) 驱动背板及其制备方法、显示面板、显示装置
CN107195635B (zh) 薄膜晶体管阵列基板及其制备方法
CN110828476B (zh) 阵列基板及其制备方法、显示装置
US20210408062A1 (en) Tft array substrate and manufacturing method thereof
US6998640B2 (en) Thin film transistor structure
US20070153170A1 (en) Method of fabricating pixel structure
CN115220266A (zh) 阵列基板及其制作方法
US20240038767A1 (en) Array substrate and display panel
CN113690253A (zh) 阵列基板、阵列基板的制造方法及显示面板
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100640089B1 (ko) 반사형 액정 표시 장치 및 그 제조방법
KR100271042B1 (ko) 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same)
KR101216171B1 (ko) 표시장치와 그 제조방법
US11163203B2 (en) COA substrate and method of fabricating same
CN111261644B (zh) 阵列基板及其制备方法
CN105870055A (zh) 一种阵列基板的制造方法
CN117479748A (zh) 显示面板及其制备方法
KR100527079B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
CN114843315A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination