CN105304595B - 电子模块和制造其的方法 - Google Patents

电子模块和制造其的方法 Download PDF

Info

Publication number
CN105304595B
CN105304595B CN201510272273.6A CN201510272273A CN105304595B CN 105304595 B CN105304595 B CN 105304595B CN 201510272273 A CN201510272273 A CN 201510272273A CN 105304595 B CN105304595 B CN 105304595B
Authority
CN
China
Prior art keywords
current path
electronic module
electronic
insulator
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510272273.6A
Other languages
English (en)
Other versions
CN105304595A (zh
Inventor
龙登超
潘添铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105304595A publication Critical patent/CN105304595A/zh
Application granted granted Critical
Publication of CN105304595B publication Critical patent/CN105304595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及电子模块和制造其的方法。提供了电子模块，其包括：布置在电子模块中并包括输入端子和输出端子的电子芯片；电连接到输入端子的第一电流路径；电连接到输出端子的第二电流路径；以及布置在第一电流路径和第二电流路径之间的绝缘体，其中第一电流路径和第二电流路径在相同的方向上延伸并被布置成极接近于彼此。

Description

电子模块和制造其的方法
技术领域
各种实施例涉及电子模块和制造电子模块的方法。
背景技术
在很多技术领域中，电子模块（例如所谓的功率模块）用于向电气部件或器件提供或切换功率。一个可能的领域是例如汽车领域或不间断电源。大部分功率模块包括至少一个晶体管，例如IGBT（绝缘栅双极晶体管）或MOSFET。一般，例如以包括由模塑料形成的壳体或封装的所谓的管壳的形式提供电子模块。
在目前工艺水平下，由于相对长的导体或电流路径，管壳或模块在很大程度上有助于所谓的杂散电感或电磁干扰和相应的寄生效应。此外，当流经电子模块的电流的量增加时，杂散电感和电磁干扰被增加，这个增加在很多应用中是期望的。
发明内容
各种实施例提供电子模块，其包括：布置在电子模块中并包括输入端子和输出端子的电子芯片；电连接到输入端子的第一电流路径；电连接到输出端子的第二电流路径；以及布置在第一电流路径和第二电流路径之间的绝缘物，其中第一电流路径和第二电流路径在相同的方向上延伸并被布置成极接近于彼此。
此外，各种实施例提供电子模块，其包括：布置在电子模块中并包括第一端子和第二端子的管芯；电连接到第一端子的第一电流路径；电连接到第二端子并平行于第一电流路径延伸的第二电流路径；以及布置在第一电流路径和第二电流路径之间的绝缘物，其中在第一电流路径中的电流在与在第二电流路径中流动的电流相反的方向上流动。
而且，各种实施例提供制造电子模块的方法，该方法包括提供包括第一电流路径的载体；在第一电流路径上形成绝缘体；将电子芯片布置在载体上并接触第一电流路径；将第二电流路径布置在绝缘体上并接触电子芯片。
附图说明
在附图中，相似的参考符号遍及视图通常指的是相同的部件。附图并不一定按比例，相反通常将重点放在说明本发明的原理上。在下面的描述中，参考下面的附图描述了各种实施例，其中：
图1示意性示出根据示例性实施例的可在电子模块中使用的电流路径的总布局图；
图2A到2D示意性示出根据不同的示例性实施例的电子模块；
图3A到3D示意性示出根据示例性实施例的电子模块的细节；
图4示意性示出根据示例性实施例的电子模块的透视图；
图5示出制造电子模块的方法的流程图。
具体实施方式
在下文中，将解释电子模块、电子系统和制造电子系统的方法的另外的示例性实施例。应注意，在一个特定的示例性实施例的上下文中描述的特定特征的描述也可与其它示例性实施例组合。
词“示例性”在本文用于意指“用作例子、实例或例证”。在本文被描述为“示例性”的任何实施例或设计不一定应被解释为比其它实施例或设计优选的或有利的。
各种示例性实施例提供电子模块，其包括：布置在电子模块中并包括第一端子和第二端子的管芯；电连接到第一端子的第一电流路径；电连接到第二端子电子芯片的第二电流路径，其中第一电流路径和第二电流路径相对于彼此被布置，使得在电子模块的操作期间，由第一和第二电流路径引起的杂散电感至少部分地彼此抵消。
特别是，电子模块可包括晶体管，例如功率晶体管，即适合于经得起大于1A、大于10A或甚至大于50A的电流的晶体管。电流路径可以是例如通过使用沉积和/或图案化技术在支承结构上布置、设置、印刷或形成的电流路径，或可以是自支承结构，如引线或引线框。术语“电流路径”可特别地表示适合于指引或传导电流的元件或结构。特别是，电流路径可由连接器、引线、管脚、导体路径等形成。为了清楚的原因，应注意，术语电流路径与物理结构本身有关，且必须与流经电流路径并可原则上在穿过电流路径的两个方向上的实际电流流动区分开。特别是，电流流动可以在第一电流路径中的一个方向上和在第二电流路径中的相反方向上。
此外，第一电流路径和第二电流路径可被布置得极接近。术语“极接近”可特别表示极接近的元件，例如第一和第二电流路径可被布置成使得当电流在相反的方向上流经电流路径时可抵消或至少基本上抵消由流动的电流引起的寄生效应。此外，应注意，这两个电流路径的布置可以是并排的或在彼此的顶部上。例如，只有绝缘体或绝缘物被布置在电流路径之间。因此，在这两个电流路径之间的距离可由绝缘体（例如具有例如低于5000微米、低于250微米或甚至低于125微米，例如在1微米和500微米之间或在1微米和250微米之间的厚度的绝缘层）的厚度限定。根据情况或意图的应用，绝缘层的厚度可甚至低于这些值。在原则上，将这两个电流路径布置得尽可能接近在一起（以便实现寄生效应的良好抵消）可能是有利的，但根据意图的电压，当然绝缘层必须确保这两个电流路径的电绝缘。
特别是，电子模块可包括多个管芯和/或电子芯片。特别是，管芯可包括晶体管，优选地，晶体管可以是功率晶体管，例如IGBT或FET，如MOSFET。然而，也可使用不同的电子芯片，例如正常或信号晶体管，和/或电子模块可例如通过实现一个或多个FR放大器和/或一个或多个RF（IC）芯片来形成RF器件。特别是，电子模块可形成RF小信号变体。
例如，电流路径之一可接触到电子芯片的输入端子或输入接触，而另一电流路径接触到电子芯片的输出端子或接触。优选地，第一电流路径和第二电流路径可被布置成平行于或基本上平行于彼此。因此，电磁寄生效应可由于在相反方向上穿过电流路径传导的电流的抵消效应而减小可以是可能的。特别是，载体可以是例如铜或任何其它适当的导电材料的引线框，同时提供支承结构和第一电流路径。
通过将在相反的方向上携带或传导电流的两个电流路径布置得极接近，有害或寄生电磁效应可被减小可以是可能的。例如，可通过抵消单电流路径的效应来减小或甚至抵消电子模块的杂散电感。虽然一个电流路径可生成具有一个取向的电磁场，另一电流路径可生成具有相反的方向或取向的电磁场。因此，这两个场的重叠可导致电磁场的效应的抵消。效应的减小也可例如通过减小潜在的过冲和/或振荡来使得能够实现在较高频率下的改进的性能。它也可例如由于较快的切换和/或较低的损耗而使得能够实现较高的效率。此外，可通过允许使用较宽的导电引线或板作为电流路径来使得能够实现较高的功率能力，而不增加杂散电感或电磁干扰效应。
在下文中，描述了电子模块的示例性实施例。然而，关于这些实施例描述的特征和元件也可与制造电子模块的方法的示例性实施例组合。
根据电子模块的示例性实施例，绝缘体由具有小于500微米的厚度的绝缘层形成。特别是，厚度可小于250微米、125微米、50微米或甚至小于25微米，例如12.5微米。厚度可以特别在0.1微米和500微米之间例如在1微米和250微米之间的范围内。然而，应提到，厚度可以尽可能低，用于提供这两个电流路径的期望或必要的绝缘。
根据电子模块的示例性实施例，绝缘体适合于经得起至少100 V的电压。
特别是，绝缘体可适合于经得起大约1 kV或甚至更大的电压。例如，当使用碳氟化合物膜作为绝缘体时，大约12.5微米的厚度可适合于经得起大约100 V的电压，而大约125微米的膜可适合于经得起大约1 kV的电压。
根据电子模块的示例性实施例，绝缘体包括来自由氮化硅、聚酰亚胺、碳氟化合物和含氟聚合物组成的组的至少一种材料。然而，可替代地使用每种其它适当的绝缘材料。可基于经得起由电子模块的期望应用给出的预先确定阈值电压的能力来选择材料。
根据电子模块的示例性实施例，电子芯片包括晶体管和连接到晶体管的第一开关端子的第一电流路径及连接到晶体管的第二开关端子的第二电流路径。
例如在场效应晶体管（FET）（例如MOSFET）的情况下，第一开关端子可以是源极端子，而第二开关端子可以是漏极端子，或正好相反。在绝缘栅双极晶体管（IGBT）的情况下，第一开关端子可以是集电极端子，而第二开关端子可以是发射极端子，或正好相反。应注意，当使用适合于至少部分抵消电磁干扰的电流路径的布置时，总布局图（例如其的管脚布置）可以不被改变。
根据电子模块的示例性实施例，第一电流路径和第二电流路径被焊接到电子芯片。
根据示例性实施例，电子模块还包括热连接到第一电流路径和第二电流路径中的至少一个的热沉。
特别是，热沉可包括子热沉的两个部分，其中一个部分热连接到第一电流路径，而另一部分热连接到第二电流路径。因此，可使得能够实现双侧冷却。
根据示例性实施例，电子模块还包括至少部分地封装电子芯片的封装。
特别是，封装也可封装第一和第二电流路径。特别是，封装可包括模塑料、环氧树脂材料等。
根据示例性实施例，电子模块还包括布置在封装中的另外的电子部件。
特别是，电子部件可以是电容器，其对于提供备用电源等可以是可用的。
根据电子模块的示例性实施例，封装包括接触孔。
特别是，接触孔可被适应，使得第一接触路径和/或第二接触路径可电接触。因此，使外部电或电子部件（例如电容器）与封装的电子芯片或接触路径电接触或连接可以是可能的。特别是，这可使外部电或电子部件能够被布置成接近或靠近第一和/或第二电流路径。
根据电子模块的示例性实施例，封装包括固定特征。
特别是，固定特征可以是适合于将电子模块固定到外部支承结构或载体的螺丝孔。替换地或附加地，固定特征可以是预先确定区域，在该区域处，电子模块可以用另一方式被焊接或粘附到外部支承结构或载体。
根据电子模块的示例性实施例，绝缘体被布置在第一电流路径的一侧部分上。
特别是，绝缘体可不仅被布置在第一电流路径和第二电流路径上，而且可被布置在电流路径和/或电子模块的更多侧面上。因此，使得能够实现在高电压应用或器件中的电子模块的使用可以是可能的。
根据电子模块的示例性实施例，第一和第二电流路径中的至少一个由直电流路径形成。
特别是，这两个电流路径都由直电流路径或导体形成。也就是说，电流路径可由引线框的引线或另一种类的管脚形成，其中引线或管脚不是弯曲或分段的，导致电流在直方向上流动，这可改进在电子模块中的寄生效应的抵消。替换地或附加地，电流路径中的至少一个可包括台阶或是弯曲的，导致弯曲或分段电流路径。台阶或弯曲可特别地被布置在电子模块的封装中。
根据示例性实施例，电子模块包括多个电子芯片，每个电子芯片电连接到第一电流路径和第二电流路径。
特别是，多个电子芯片可以是相同的和/或不同的电子芯片，其中电子芯片中的每一个包括分别电连接到形成一对电流路径的第一电流路径和第二电流路径的输入端子和输出端子，即可形成扩展配置。每对电流路径以上面描述的方式布置，即极接近于彼此和/或被适应使得电流在第一电流路径和第二电流路径中在相反的方向上流动。在每对电流路径中，第一电流路径和第二电流路径可被极接近地布置成并排或在彼此的顶部上。还应注意，电子芯片和相应的电路中的每一个可形成子模块，即电子模块可包括多个子模块。
在下文中，描述了用于制造电子模块的方法的示例性实施例。然而，关于这些实施例描述的特征和元件可与电子模块的示例性实施例组合。
根据该方法的示例性实施例，通过选择性预涂步骤来执行绝缘体的形成。
特别是，选择性预涂步骤可被执行，使得第一电流路径的至少表面被绝缘材料覆盖，第二电流路径然后被布置在该表面上。因此，绝缘材料可形成在第一和第二电流路径之间的电绝缘层。
根据该方法的示例性实施例，第二电流路径的布置包括接合步骤。
例如，接合步骤可以是线接合步骤、夹子（clip）接合步骤或焊料接合步骤。
根据示例性实施例，该方法还包括至少部分地封装电子芯片及第一和第二电流路径。
特别是，封装可由封装材料（如模塑料或环氧树脂材料）形成。封装可特别地起绝缘和/或钝化的作用。
根据示例性实施例，该方法还包括电镀电子模块以提供接触区域。
可在提供电子模块（例如功率模块）时看到概括示例性实施例的思想，电子模块包括晶体管，其连接到基本上平行于彼此布置并起输入功率路径和输出功率路径的作用的两个电流路径。因此，电流可穿过电流路径在相反的方向上流动，导致相应的电磁场的重叠并因此导致这些杂散电磁场或杂散电感的效应的抵消。因此，也许可能的是，潜在的过冲和振荡可在较高频率下减小以及电子模块可例如通过使得能够实现较快的切换和较低的损耗而具有较高的效率并可例如通过使得能够实现电流路径的较宽导电板或引线而增加功率能力。根据一些特定的实施例，双侧热沉冷却对于电子模块可以是可能的。例如，当使用晶体管作为电子模块的电子芯片或管芯时，漏极接触可被布置在电子模块的底侧处，且源极接触可被布置在电子模块的顶部处，同时这两侧仍然可以是可焊接的。
在下文中，关于附图描述了根据示例性实施例的电子模块和制造电子模块的方法的示例性实施例。
图1示意性示出根据示例性实施例的可在电子模块中使用的电流路径的总布局图。特别是，图1示出通过薄绝缘体或绝缘膜103彼此分离或绝缘的第一电流路径101和第二电流路径102。应注意，电流路径可由相对小的导体或由导体板（即相对阔的或宽的导体）形成。在图1的左侧上，第一电流路径和第二电流路径彼此示意性地连接。在真实器件（如电子模块）中，连接可由例如电子芯片形成。在操作中，流经第一和第二电流路径的电流在图1中由箭头104和105指示的相反的方向上流动。因此，由电流路径中的每一个生成的电磁场至少部分地彼此抵消，使得相对低的杂散电感或电磁干扰效应可以是可实现的。
图2A到2D示意性示出根据不同的示例性实施例的电子模块。特别是，图2A示出根据示例性实施例的电子模块200的第一总布局图。电子模块200包括第一电流路径201（例如漏极接触），其由薄焊接层203电和热连接到管芯或电子芯片的晶体管202的漏极端子。第一电流路径201的一部分可形成热沉或热沉部分204。
晶体管202的源极部分由另外的薄焊接层205连接到形成电子模块200的源极接触的第二电流路径206。此外，薄绝缘体或绝缘层207被布置在彼此电隔离的第一和第二电流路径之间。绝缘体可包括任何适当的绝缘材料或可由任何适当的绝缘材料组成，绝缘材料是如氮化硅、聚酰亚胺、（例如大约12.5微米的）碳氟化合物膜或含氟聚合物。大约12.5微米的这样的膜可足以经得起大约100 v的电压，而125微米的厚度可足以经得起大约1 kV的电压。应注意，可根据用于电子模块的期望电压来选择绝缘体的厚度。
应注意，电子模块的热沉部分和第一电流路径可由单个板或元件形成或可由通过任何适当的电连接（例如通过线接合或夹子接合技术）而电连接到彼此的两个不同的元件形成。这同样适用于第二电流路径。通常，在电流路径和电子芯片或管芯之间的电连接可由任何适当的方法形成。也就是说，上面描述的焊接层203和/或205可由如稍后在图4中示出的接合线或夹子线连接代替。
此外，电子模块200包括封装电子芯片及第一和第二电流路径的部分的封装208。应注意，根据图2的示例性实施例，电流路径201和206是弯曲或分段的。
在操作中，电流在由箭头209指示的相反的方向上流经第一电流路径201和第二电流路径。因为第一和第二电流路径被布置成极接近于彼此（只由薄绝缘体207分离），所以由流经电流路径的电流生成的电磁场可至少基本上彼此抵消掉。
图2B示出根据另一示例性实施例的电子模块210的第二总布局图。通常，布局类似于图2A所示的布局。也就是说，电子模块210也包括由焊接层213焊接到晶体管212和/或任何其它期望电子部件（如电子器件、半导体芯片或二极管芯片等）的第一电流路径211，所述晶体管212和/或任何其它期望电子部件转而由焊接层215焊接到通过薄绝缘体217与第一电流路径211分离的第二电流路径216。
图2A所示的实施例与图2B所示的实施例的差异包括直（即不是弯曲或分段的）电流路径，其也形成第一热沉部分214和第二热沉部分220。此外，应注意，绝缘体217不仅在这两个电流路径之间形成，而且被布置在如在图2B中在右侧上指示的电子模块的侧部分上。然而，绝缘体217可被布置在电子模块的两个、三个、几个或所有侧面上，从而形成用于高电压器件或应用的绝缘膜。
此外，在图2B中描绘的箭头219指示电流路径的直布置和流经电流路径的所得到的直电流。直电流路径的另外的效应可以是，第二热沉部分220在与第二电流路径216相同的水平上，且第一热沉部分214在与第一电流路径211相同的水平上。
图2C示出根据另一示例性实施例的电子模块230的第二总布局图。通常，布局类似于图2A所示的布局。也就是说，电子模块230也包括由焊接层233焊接到晶体管232和/或电子芯片的弯曲的第一电流路径231，所述晶体管232和/或电子芯片转而由焊接层235焊接到通过薄绝缘体237与第一电流路径231分离的弯曲的第二电流路径236。
在与图2A所示的实施例的差异中，图2C所示的实施例示出不仅第一电流路径231形成第一热沉部分234，而且第二电流路径236形成第二热沉部分240。此外，封装238包括可用于将电子模块230螺纹连接到或固定到外部支承件或板的孔241。这样的螺丝孔可特别在电子模块具有双侧热沉或双侧冷却的情况中被使用。
图2D示出根据另一示例性实施例的电子模块230的第二总布局图。通常，布局类似于图2C所示的布局。也就是说，电子模块250也包括由焊接层253焊接到晶体管和/或另一电子芯片或多个电子部件252的第一电流路径251，所述晶体管和/或另一电子芯片或多个电子部件252转而由焊接层255焊接到通过薄绝缘体257与第一电流路径251分离的第二电流路径256。
在与图2C所示的实施例的差异中，图2D所示的实施例包括穿过封装258的第一接触孔262和第二接触孔263，其分别接触第一电流路径251和第二电流路径256。接触孔可用于将外部电子部件264（例如用于备用电源的电容器）电连接到第一和第二电流路径，分别形成例如漏极和源极接触。可替换地，附加的电子部件也可被布置在封装258中。
关于所有上面描述的实施例，应提到，总体布局（如端子或引线配置）可原则上相对于现有技术未改变，其中只重要地规定，第一和第二电流路径（即源极和漏极，如果晶体管被提供在电子芯片中的话）优选地被布置成极接近于彼此。
图3A到3D示意性示出根据示例性实施例的电子模块的细节。特别是，图3A示意性图示电子模块的电流路径，其可由导体板301形成，导体板301可在所有四个外部侧面上（即不形成板的主表面的板的所有侧面上）也被预涂有预涂层302。在预涂的导体板被组装以形成电子模块的部分之前可执行预涂。
图3B示意性示出第一电流路径311和第二电流路径316的端部的详细侧视图，在它们之间已经布置了绝缘体317。如图3B所示，电流路径或引线的端部可具有锥形形状。
图3C示意性示出第一电流路径321和第二电流路径326的端部的详细侧视图，在它们之间已经布置了绝缘体327。然而与图3B所示的端部相比，电流路径或引线的端部具有圆形形状或形成圆形边缘。
此外，图3D示出由绝缘体337围绕的第二电流路径336的端部的示意性顶视图。如图3D所示，该第二电流路径（和当然在顶视图中不可见的第一电流路径）的端部的边缘在顶视图中也是圆形的。
图4示意性示出根据示例性实施例的电子模块400的透视图。特别是，图4示出包括封装408的电子模块400，封装408包围由导线415电连接到第二电流路径或板406的电子芯片或管芯402。此外，在图4中指示布置在第二电流路径406和第一电流路径401之间的绝缘体或绝缘层407。
图5示出制造电子模块的方法500的流程图。在第一步骤中，提供包括第一电流路径的载体，例如引线框或例如包括铜或由铜组成的另一支承结构（步骤501）。此外，绝缘体被布置在第一电流路径上（步骤502）。因此，第一电流路径的至少一个侧面（例如主表面）由绝缘体或绝缘层覆盖。然而，应注意，第一电流路径可在多于仅仅一个侧面上由绝缘体覆盖。绝缘层的这个形成也可以是某个种类的（选择性）预涂步骤，因为它（至少部分地）涂覆第一电流路径和可选地也涂覆载体的部分。
此外，电子芯片或管芯被布置在载体上，载体接触第一电流路径以形成电接触和可选地形成热接触（步骤503）。例如，管芯可通过任何适当的接合技术连接到载体和/或第一电流路径。然后，第二电流路径被布置在绝缘体上并接触电子芯片（步骤504）。这个步骤也可通过任何适当的方法（如焊接、线接合、夹子接合等）来执行。
应注意，第二电流路径被以这样的方式布置或放置在第一电流路径的顶部上，使得第一电流路径和第二电流路径基本上彼此共同对准（coalign）。应注意，所有接触（例如第一电流路径与电子芯片的接触、在电子芯片和第二电流路径之间的接触）可通过任何适当的接合技术（例如焊接、线接合、夹子接合等）执行。
可选地，可执行形成在电子芯片和/或载体的部分周围的封装的另外的步骤。封装可在模制过程等中形成。在这个封装中，可形成通孔或孔，其可用于接触在封装中的元件或化合物或也用于例如在高电压应用中填充和脱气。附加地，可执行用于向电子模块提供电接触和提供来自电子模块的电接触的另外的可选的步骤，电镀步骤。
应注意，术语“包括”并不排除其它元件或特征，以及“一”或“一个”并不排除多个。也可组合结合不同的实施例描述的元件。也应注意，参考符号不应被解释为限制权利要求的范围。虽然参考特定的实施例已经特别示出和描述了本发明，本领域中的技术人员应理解，可在其中做出在形式和细节上的各种改变而不偏离如所附权利要求限定的本发明的精神和范围。本发明的范围因此由所附权利要求指示，且出现在权利要求的等效性的含义和范围内的所有改变因此意图被包括。

Claims (20)

1.一种电子模块，包括：
电子芯片，其被布置在所述电子模块中并包括输入端子和输出端子；
第一电流路径，其电连接到所述输入端子；
第二电流路径，其电连接到所述输出端子；以及
绝缘体，其被布置在所述第一电流路径和所述第二电流路径之间，
其中所述第一电流路径和所述第二电流路径在相同的方向上延伸并被布置成极接近于彼此；
其中所述第一电流路径和所述第二电流路径各自包括连接到所述电子芯片的第一部分，以及 其中所述第一电流路径和所述第二电流路径各自包括连接到所述绝缘体的第二部分； 其中所述第一电流路径和所述第二电流路径中的至少一个包括所述第一部分与所述第二部分之间的台阶；以及 其中所述第一电流路径的所述第一部分与所述第二电流路径的所述第一部分之间的距离大于所述第一电流路径的所述第二部分与所述第二电流路径的所述第二部分之间的距离。
2.如权利要求1所述的电子模块，其中所述绝缘体由具有小于500微米的厚度的绝缘层形成。
3.如权利要求1所述的电子模块，其中所述绝缘体适合于经得起至少100V的电压。
4.如权利要求1所述的电子模块，其中所述绝缘体包括来自由下列材料组成的组的至少一种材料：
氮化硅；
聚酰亚胺；
碳氟化合物；以及
含氟聚合物。
5.如权利要求1所述的电子模块，其中所述电子芯片包括晶体管，且所述第一电流路径连接到所述晶体管的第一开关端子，以及所述第二电流路径连接到所述晶体管的第二开关端子。
6.如权利要求1所述的电子模块，其中所述第一电流路径和所述第二电流路径被焊接到所述电子芯片。
7.如权利要求1所述的电子模块，还包括：
热连接到所述第一电流路径和所述第二电流路径中的至少一个的热沉。
8.如权利要求1所述的电子模块，还包括至少部分地封装所述电子芯片的封装。
9.如权利要求8所述的电子模块，其中所述电子模块还包括布置在所述封装中的另外的电子部件。
10.如权利要求8所述的电子模块，其中所述封装包括接触孔。
11.如权利要求8所述的电子模块，其中所述封装包括固定特征。
12.如权利要求1所述的电子模块，其中所述绝缘体被布置在所述第一电流路径的侧部分上。
13.如权利要求1所述的电子模块，其中所述第一电流路径和第二电流路径中的至少一个由直电流路径形成。
14.如权利要求1所述的电子模块，其中所述电子模块包括多个电子芯片，每个电子芯片电连接到所述第一电流路径和所述第二电流路径。
15.一种电子模块，包括：
管芯，其被布置在所述电子模块中并包括第一端子和第二端子；
第一电流路径，其电连接到所述第一端子；
第二电流路径，其电连接到所述第二端子并平行于所述第一电流路径延伸；以及
绝缘体，其被布置在所述第一电流路径和所述第二电流路径之间，
其中在所述第一电流路径中的电流在与在所述第二电流路径中流动的电流相反的方向上流动；
其中所述第一电流路径和所述第二电流路径各自包括连接到所述管芯的第一部分，以及 其中所述第一电流路径和所述第二电流路径各自包括连接到所述绝缘体的第二部分；其中所述第一电流路径和所述第二电流路径中的至少一个包括所述第一部分与所述第二部分之间的台阶；以及 其中所述第一电流路径的所述第一部分与所述第二电流路径的所述第一部分之间的距离大于所述第一电流路径的所述第二部分与所述第二电流路径的所述第二部分之间的距离。
16.一种制造电子模块的方法，所述方法包括：
提供包括第一电流路径的载体；
在所述第一电流路径上形成绝缘体；
将电子芯片布置在所述载体上并接触所述第一电流路径；以及
将第二电流路径布置在所述绝缘体上并接触所述电子芯片；
其中所述第一电流路径和所述第二电流路径各自包括连接到所述电子芯片的第一部分，以及 其中所述第一电流路径和所述第二电流路径各自包括连接到所述绝缘体的第二部分； 其中所述第一电流路径和所述第二电流路径中的至少一个包括所述第一部分与所述第二部分之间的台阶；以及 其中所述第一电流路径的所述第一部分与所述第二电流路径的所述第一部分之间的距离大于所述第一电流路径的所述第二部分与所述第二电流路径的所述第二部分之间的距离。
17.如权利要求16所述的方法，其中所述绝缘体的形成由选择性预涂步骤执行。
18.如权利要求16所述的方法，其中所述第二电流路径的布置包括接合步骤。
19.如权利要求16所述的方法，还包括：
至少部分地封装所述电子芯片及所述第一电流路径和第二电流路径。
20.如权利要求16所述的方法，还包括：
电镀所述电子模块以提供接触区域。
CN201510272273.6A 2014-05-26 2015-05-26 电子模块和制造其的方法 Active CN105304595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/287,083 US9655265B2 (en) 2014-05-26 2014-05-26 Electronic module
US14/287083 2014-05-26

Publications (2)

Publication Number Publication Date
CN105304595A CN105304595A (zh) 2016-02-03
CN105304595B true CN105304595B (zh) 2018-04-06

Family

ID=54431978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510272273.6A Active CN105304595B (zh) 2014-05-26 2015-05-26 电子模块和制造其的方法

Country Status (3)

Country Link
US (1) US9655265B2 (zh)
CN (1) CN105304595B (zh)
DE (1) DE102015108253B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112602A1 (de) * 2016-07-08 2018-01-11 Danfoss Silicon Power Gmbh Niederinduktives Leistungsmoduldesign
US10741313B1 (en) 2019-02-06 2020-08-11 Eaton Intelligent Power Limited Bus bar assembly with integrated surge arrestor
DE102021126850A1 (de) 2021-10-15 2023-04-20 Infineon Technologies Ag Halbleitermodul, verfahren zur herstellung eines halbleitermoduls und system
CN216565726U (zh) * 2021-12-29 2022-05-17 长春捷翼汽车零部件有限公司 一种低电磁干扰的pcb板、电源分配单元及车辆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138389A (zh) * 1994-09-29 1996-12-18 Abb研究有限公司 限流装置
CN1577831A (zh) * 2003-06-26 2005-02-09 恩益禧电子股份有限公司 半导体器件
KR20060093628A (ko) * 2005-02-22 2006-08-25 엘에스전선 주식회사 바리스터 일체형 ｐｔｃ 소자
CN103155147A (zh) * 2011-02-17 2013-06-12 富士电机株式会社 半导体装置的内部布线结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053298B2 (ja) 1992-08-19 2000-06-19 株式会社東芝 半導体装置
JP3552549B2 (ja) 1998-09-08 2004-08-11 株式会社豊田自動織機 半導体モジュールの電極端子接続構造
JP3876770B2 (ja) 2002-06-07 2007-02-07 日産自動車株式会社 配線構造
TWI361490B (en) * 2003-09-05 2012-04-01 Renesas Electronics Corp A semiconductor device and a method of manufacturing the same
JP5447453B2 (ja) * 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138389A (zh) * 1994-09-29 1996-12-18 Abb研究有限公司 限流装置
CN1577831A (zh) * 2003-06-26 2005-02-09 恩益禧电子股份有限公司 半导体器件
KR20060093628A (ko) * 2005-02-22 2006-08-25 엘에스전선 주식회사 바리스터 일체형 ｐｔｃ 소자
CN103155147A (zh) * 2011-02-17 2013-06-12 富士电机株式会社 半导体装置的内部布线结构

Also Published As

Publication number Publication date
DE102015108253A1 (de) 2015-11-26
CN105304595A (zh) 2016-02-03
US9655265B2 (en) 2017-05-16
DE102015108253B4 (de) 2019-04-25
US20150342073A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US9640471B2 (en) Leadless electronic packages for GaN devices
CN105981274B (zh) 电力用半导体模块
US8921998B2 (en) Semiconductor module
US10283488B2 (en) Semiconductor module
CN105304595B (zh) 电子模块和制造其的方法
CN103946978B (zh) 半导体装置以及电子设备
US8736040B2 (en) Power module with current routing
US7952460B2 (en) Manufacturing of an electronic circuit having an inductance
US20140334203A1 (en) Power converter and method for manufacturing power converter
JP6405383B2 (ja) パワートランジスタモジュール
US20150078044A1 (en) Power conversion apparatus
WO2017163612A1 (ja) パワー半導体モジュール
JP4826845B2 (ja) パワー半導体モジュール
JP2019514216A (ja) ロバストな低インダクタンスパワーモジュールパッケージ
KR20190095144A (ko) 반도체 장치
JP2018532260A (ja) インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合
KR101594218B1 (ko) 낮은 열 저항을 갖는 낮은 인덕턴스 플렉스 본드
JP2013051295A (ja) 半導体装置及びその製造方法
JP6057734B2 (ja) 電力変換装置
CN109801892A (zh) 多管芯封装及方法
JP2021072293A (ja) 半導体パワーモジュール
JP2016001644A (ja) 半導体モジュール
US11887942B2 (en) Package structure for power supply module
US11322461B2 (en) Package with integrated multi-tap impedance structure
US20220336339A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant