CN105264656A - 搭载二次电池的电路芯片及其制造方法 - Google Patents

搭载二次电池的电路芯片及其制造方法 Download PDF

Info

Publication number
CN105264656A
CN105264656A CN201480011105.5A CN201480011105A CN105264656A CN 105264656 A CN105264656 A CN 105264656A CN 201480011105 A CN201480011105 A CN 201480011105A CN 105264656 A CN105264656 A CN 105264656A
Authority
CN
China
Prior art keywords
secondary cell
circuit
layer
circuit chip
lift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480011105.5A
Other languages
English (en)
Other versions
CN105264656B (zh
Inventor
津国和之
井上龙雄
桧皮清康
殿川孝司
中泽明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Guala Technology Co Ltd
Original Assignee
Micronics Japan Co Ltd
Guala Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd, Guala Technology Co Ltd filed Critical Micronics Japan Co Ltd
Publication of CN105264656A publication Critical patent/CN105264656A/zh
Application granted granted Critical
Publication of CN105264656B publication Critical patent/CN105264656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H01M50/574—Devices or arrangements for the interruption of current
    • H01M50/578—Devices or arrangements for the interruption of current in response to pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0436—Small-sized flat cells or batteries for portable equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0463—Cells or batteries with horizontal or inclined electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H01M10/0525—Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S50/00—Monitoring or testing of PV systems, e.g. load balancing or fault identification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/049—Processes for forming or storing electrodes in the battery container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H01M10/0585—Construction or manufacture of accumulators having only flat construction elements, i.e. flat positive electrodes, flat negative electrodes and flat separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/446—Initial charging measures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • H01M2200/20—Pressure-sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0402—Methods of deposition of the material
    • H01M4/0421—Methods of deposition of the material involving vapour deposition
    • H01M4/0423—Physical vapour deposition
    • H01M4/0426—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/36—Selection of substances as active materials, active masses, active liquids
    • H01M4/48—Selection of substances as active materials, active masses, active liquids of inorganic oxides or hydroxides
    • H01M4/483—Selection of substances as active materials, active masses, active liquids of inorganic oxides or hydroxides for non-aqueous cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/661—Metal or alloys, e.g. alloy coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/40—Printed batteries, e.g. thin film batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Battery Mounting, Suspending (AREA)
  • Secondary Cells (AREA)

Abstract

提供一种搭载二次电池的电路芯片及其制造方法，其中二次电池被直接地装配在电路和二次电池的集成结构的所形成电路的相反的表面。搭载二次电池的电路芯片被配置为这样：二次电池被直接地装配在对应于电路和二次电池的集成结构的电路的区域中。芯片是搭载二次电池的电路芯片，其中二次电池形成与在晶片上所装配的电路区域相对的表面上。通过将具有多层布线的电路的最上部形成到被钝化的电路表面的上部上的二次电池结构中，形成通过制作要被共同使用的表面结构中的电路的多层布线部的最上的布线层所直接堆叠的二次电池，或者将二次电池形成在使其上形成电路的基板的后表面上，从而二次电池和电路形成到集成结构中。

Description

搭载二次电池的电路芯片及其制造方法
技术领域
本发明涉及搭载二次电池的电路芯片的结构及其制造方法，在该电路芯片中用在硅基板等上装配的电路一体地形成二次电池。
背景技术
已经开发并且实践地使用如能够充电并保持在其中的电力的二次电池(铅酸蓄电池、镍镉蓄电池、锂离子二次电池等)。最近，能够被形成薄膜的全固态二次电池由于其安全性和封装空间中的减少，吸引了注意并且被渐进地应用于较小的设备。
在非专利文献1中，二次电池被搭载在一个小型装置中，该小型设备测量作为眼的病症的青光眼等诱因的眼压。为了测量在眼睛中所插入的该小型设备压力，搭载了可以缩小尺寸的薄膜锂离子电池。图18是非专利文献1中所公开的IOPM(眼压监视器)。该IOPM是要被插入到眼球中的微尺寸的设备，并且薄膜锂离子二次电池被用作一体式电源。薄膜锂离子二次电池102被搭载在压力传感器100的顶部，并且用于控制的微处理器、诸如存储元件等的电路部104被进一步地搭载。通过物理地叠加各个分立组件来制作压力传感器10、薄膜锂离子二次电池102以及电路部。
在非专利文献2中，如图19所示，已经开发了用于医疗领域中的环境监测和生物监测的紧凑的传感器，并且该紧凑的传感器不需要充电或者电池变化。已经传统地公布了通过抑制电力消耗来用于长时间操作的传感器单元，但是并不能随着整个传感器而缩小尺寸，因为小尺寸电池在电力容量方面不充足，并且因此电池的尺寸成为了障碍。因此，节电技术已经被引进到微处理器和传感器的控制中，并且通过将太阳能电池和在其中内置的锂离子电池做薄已经将他们缩小尺寸，从而开发用于长时间操作的紧凑的传感器单元。传感器单元的外观具有3.5毫米(mm)×2.5毫米×1.0毫米的尺寸以及8.75立方毫米(mm3)的体积。在顶部，提供四块太阳能电池芯124并且具有2平方毫米(mm2)的总面积。在该太阳能电池芯134下，存储了32位微处理器132、存储器以及薄膜锂离子二次电池130。薄膜锂离子二次电池的体积极其小，例如2.9立方毫米。
通过将多个芯片装配到硅晶片上并且将他们切割为各个芯片，来制作嵌入在紧凑传感器中的薄膜锂离子二次电池120。实际上该芯片被附加到磁带(tape)或者被封装以用于封装，并且通过封装设备被封装并焊接到电路板上。可以将已经被制作到上述芯片中的二次电池作为一个组件处理。
专利文献1公开了在其中通过将固态薄膜二次电池形成在基板上来单片地嵌入固态薄膜二次电池的半导体设备，以及在其中将电子元件和固态薄膜二次电池被单片地配置在电路中的半导体设备。固态薄膜二次电池是全固态锂离子二次电池，并且通过形成固态薄膜二次电池，来被单片地嵌入到基板上，该固态薄膜二次电池使用由半导体基板的表面改质所形成的多孔膜作为阳极活性材料。
如图20所示，在半导体基板所嵌入的单片二次电池上的IC/LSI芯片116中，通过内部连接件112-1、112-2，单片形成的固态薄膜二次电池连接到IC/LSI部。在IC/LSI芯片116的基板上，将用于向存储电路部114提供电力的单片固态薄膜二次电池组110-1与用于主要向逻辑电路部113提供电力的单片固态薄膜二次电池组110-2一起集成在电路组中。可以通过多个各自的内部连接件将他们二者电连接。他们也可以被外部连接，然而在这种情况下，认为单片方法的优势被极大地损失了。
专利文献2还公开了半导体元件基板，在该基板上搭载全固态锂离子二次电池作为固态电池。
专利文献3公开了搭载电池式集成电路设备，在该设备中将半导体芯片搭载在固态电池上。固态电池具有充电元件和充电元件外部的保护膜，该充电元件包括阴极、阳极和固态电介质材料，其中该保护膜被配置在多层结构中并且其至少一层具有正电位。使用保护膜能够防止执行充电和放电时离子扩散到集成电路中，以便于抑制半导体设备的故障和特性劣化并且从而将半导体设备放入到封装，以便于可以提供具有减少的封装面积的搭载电池式集成电路设备。
如图21所示，将银浆施加到用于搭载电池所装配的引线框120上，并且固态电池122被以200℃加热并且被放置。在其上施加液体环氧树脂，并且放置半导体芯片124。半导体芯片和引线框、以及固态电池122和引线框128被焊接，并且通过具有100微米(μm)直径的绝缘包覆金线被布线，并且环氧树脂126用于密封他们。
现有技术文献
专利文献
专利文献1：日本特开专利公报No.2004-281593
专利文献2：日本特开专利公报No.2004-320011
专利文献3：日本特开专利公报No.2007-026982
非专利文献
非专利文献1：GregoryChen,HassanGhaed,Razi-ulHaque,MichaelWieckowski,Yejoong,Kim,GyouhoKim,DavidFick,DaeyeonKim,MingooSeok,KensallWise,DavidBlaauw,DennisSylvesterACubic-MillimeterEnergy-AutonomousWireless,IntraocularPressureMonitorISSCC2011/SESSION17/BIOMEDICAL&DISPLAYS/17.6
非专利文献2：Chen,G.,etal.,Millimeter-ScaleNearlyPerpetualSensorSystemwithStackedBatteryandSolarCells,IEEEInternationalSolid-StateCircuitsConferenceDigestofTechnicalPapers,pp.288-289,(2010)
发明内容
本发明要解决的技术问题
如上所述，已经做出关于将固态薄膜二次电池搭载到半导体基板上的技术的各种建议，并大致被分为一个结构，其中的固态薄膜二次电池被单独装配作为电路芯片并且被物理地搭载在半导体基板上并与半导体基板集成，以及一个结构，在该结构中在一个半导体基板上提供用于固态薄膜二次电池的装配区域，并且在其中装配固态薄膜二次电池。
固态薄膜二次电池比作为传统二次电池的镍镉蓄电池和铅酸电池更薄并且更小，并且因此可以实现二次电池的显著的空间节省。进一步地，可以将固态薄膜二次电池做成例如微电池的极其小的电池。相应地，可以仅通过整体搭载固态薄膜二次电池作为电路芯片来实现具有二次电池的小型设备或半导体基板。也可以将二次电池直接形成在电路上。
然而，如最近几年由蜂窝电话所表现出的，减少电子设备的尺寸和重量的技术显著地进步。因此，要被搭载到他们上的固态薄膜二次电池本身需要被进一步缩小尺寸。
为了解决该问题，增加二次电池本身的每单位体积的容量是非常有效的。
下面应用到制作方法。即，半导体集成电路元件被称作IC(集成电路)芯片或集成电路芯片，并且多个半导体集成电路元件通常被同时形成在硅晶片上并通过划切切割成单独的芯片。然而，还未发现用于将多个半导体基板与固态薄膜二次电池同时装配在硅晶片上的制造方法的任何现有技术。
进一步地，需要运用在电路芯片上无影响的处理以便直接地将固态薄膜二次电池搭载在电路芯片上，但是在很多情况下传统的固态薄膜二次电池的装配需要处于高温的处理或者压力下的处理。然而，这些方法不适用于根据如将固态薄膜二次电池直接地搭载到电路芯片上的方法的处理，因为电路芯片被损坏了。
考虑到上述内容，本发明的目的是提供关于在其中集成地形成固态薄膜二次电池的电路芯片的结构及其制造方法。
解决问题的手段
本发明的搭载二次电池的电路芯片是与电路一体形成的搭载二次电池的电路芯片，其中二次电池形成在面向电路的区域中。该电路至少具有由逻辑电路、传感器或MEMS(微机电系统)所组成的组件，并且是用诸如存储器元件或CPU(中央处理器)的功能元件形成电路，它们中的每一个由电子电路组成逻辑电路，或者通过将机械组件、传感器以及致动器中的任何一个增加到电子电路所制作的MEMS所组成逻辑电路。在电路的芯片基板上不存在特定限定，并且只要可以在其上形成有源元件，就可以使用除硅基板之外的诸如SiC基板、玻璃基板的任何基板。
本发明的另一搭载二次电池的电路芯片是其中电路和二次电池被一体构成的搭载二次电池的电路芯片，并且不需要用于装配二次电池的其他基板，并且因此关于半导体集成电路芯片的厚度(几百微米)仅增加几微米。进一步地，根据平面结构，仅增加用于控制二次电池的操作的几个电路，结果是搭载二次电池的电路芯片的外部尺寸即使对于在其上在装配二次电池也很少增加。
至于要被搭载的二次电池，堆叠具有多层布线的电路的最上部作为二次电池，或者二次电池形成在电路的后表面。进一步地，二次电池形成在具有多层布线的电路的最上部并且二次电池也可以形成在电路的后表面，或者二次电池可以仅形成在电路的后表面。
二次电池的上电极和/或下电极经由电路的布线层和通孔连接于电路内部的电源层布线。进一步地，二次电池还可以连接于被布置以在封装处向另一电组件供应电力的板。
电路提供有控制二次电池的电路，并且二次电池的电极经由布线和通孔连接到那里。
二次电池可以是多个被分隔开的二次电池，或者可以堆叠多个二次电池。
二次电池直接地装配在已经被钝化(表面保护)的电路表面上。进一步地，电路的多层布线的最上面的布线层的至少一部分或者全部可以是具有表面结构的负电极或正电极并且与二次电池的负电极或正电极共同使用。
二次电池的下电极或上电极可以经由电路芯片的外部连接于电路芯片中的二次电池控制电路或电源布线，或者二次电池的下电极或上电极可以经由贯穿电路芯片的基板的通孔连接于电路芯片中的二次电池控制电路或电源布线。
通过搭载量子电池作为二次电池，可以以温度400℃或更低温度装配二次电池。在这点是出色的：能够避免现有电路芯片由于二次电池的搭载处理的断裂。在此，量子电池涉及由本申请的申请人所提交的WO2013/065093A1所公开的二次电池。
一种搭载二次电池的电路芯片的制造方法，其是具有在电路上搭载二次电池的搭载二次电池的电路芯片的制造方法，所述方法包括：下电极层形成步骤：在已经被钝化用于在晶片上所形成的多个电路的上表面上，形成下电极层，下电极层被划分用于每个电路芯片，并且在除了电路芯片被电连接的电路芯片的区域之外的区域、以及包括具有钝化低层的布线的连接部的区域被图案化；电荷层形成步骤：通过涂覆并且燃烧在晶片的下电极上的电荷层材料，形成存储电的电荷层；以及上电极层形成步骤：至少在电荷层上和连接于钝化层低层的区域中，形成图案化的上电极层。
另一种搭载二次电池的电路芯片的制造方法，其是在电路上搭载二次电池的搭载二次电池的电路芯片的制造方法，所述方法包括：电荷层形成步骤：通过涂覆并且燃烧电荷层材料，在电路芯片上形成存储电的电荷层，在该电路芯片中，在电路芯片的最上层布线处在钝化之后曝光二次电池的下电极图案；以及上电极层形成步骤：至少在电荷层上和连接于钝化层低层的区域中，形成图案化的上电极层。
又一种搭载二次电池的电路芯片的制造方法，其是一种在电路上搭载二次电池的搭载二次电池的电路芯片的制造方法，所述方法包括：在晶片上所形成的多个电路的基板的后表面上形成绝缘层的步骤；下电极层形成步骤：形成被划分为每个电路芯片的下电极层；电荷层形成步骤：通过涂覆并且燃烧在已经形成下电极层的晶片的后表面上以及至少在下电极上的电荷层材料，来形成存储电的电荷层，电荷层光刻胶图案形成步骤：在电荷层上，形成用于对应于每个电路的电荷层的光刻胶图案；电荷层移除步骤：移除不存在用于电荷层的光刻胶图案的电荷层区域；电荷层光刻胶图案移除步骤：移除用于电荷层的光刻胶图案；以及上电极层形成步骤：除了连接于外部的下电极区域之外的下电极区域以及电荷层中，形成图案化的上电极层。
在上电极层和下电极的形成步骤中，形成光刻胶图案并且形成电极薄膜，并且然后移除并且剥离抗蚀剂以形成图案。
在上电极层和下电极的形成步骤中，形成电极薄膜，然后使用光刻胶图案作为掩膜来蚀刻电极薄膜，并且移除抗蚀剂以形成图案。
在下电极形成步骤、电荷层形成步骤以及上电极形成步骤中，可以执行图案化以形成多个二次电池。
应注意，可以不仅通过使用光刻胶图案还通过使用印刷技术，来执行下电极层形成步骤、电荷层形成步骤以及上电极层形成步骤。
所述电荷层形成步骤包括：电荷层形成步骤：至少在包括晶片的前表面和后表面上的整个下电极层的区域，通过涂覆并且燃烧电荷层材料，来形成存储电的电荷层，在该晶片上已经形成下电极层；电荷层光刻胶形成步骤：形成用于对应于下电极电荷层的电荷层的光刻胶图案；电荷层移除步骤：移除不存在用于电荷层的光刻胶图案的电荷层区域；以及电荷层光刻胶图案移除步骤：移除用于电荷层的光刻胶图案。
通常地，在测试二次电池的步骤和通过将电压施加到二次电池来执行调节的调节步骤之后，使用通过搭载二次电池的电路芯片的制造方法所制造的搭载二次电池的电路芯片。
本发明的效果
本发明是搭载二次电池的电路芯片，其中二次电池形成在与在晶片上所装配的电路区域相对的表面上。通过将二次电池形成在具有多层布线的电路的最上部以及将二次电池形成在被钝化的电路表面的上部上，形成通过制作要被共同使用的表面结构中的电路的多层布线部的最上部中的布线层所直接堆叠的二次电池，或者将二次电池形成在具有在其上所形成的电路的基板的后表面上，在该搭载二次电池的电路芯片中，二次电池和电路形成到集成结构中。这可以将二次电池形成在电路装配区域的整个表面上，以便电荷容量比起在电路的部分区域中形成二次电池的情况大。将要被封装的每个电路芯片上的二次电池装配到电子设备，使得可以显著地节省用于二次电池的空间并且因此有效地减少了设备的尺寸。
进一步地，搭载二次电池的电路芯片的制造方法同时在晶片上形成了多个搭载二次电池的电路，并且可以形成厚电荷层，通过应用并且燃烧整个晶片表面上的电荷层材料，比通过溅射方法和蒸气蒸发方法更容易。
可以利用从搭载堆叠的二次电池的电路芯片提供的电力，用以经由封装的引线向基板上的设备的封装处的其他电子组件供电。这是因为电力不仅用于电路内部的存储器和逻辑电路的备份电源，还用于当芯片搭载到设备上时整个设备的电源，从而使能显著的减少空间。用于正电极或负电极的下电极和/或上电极经由通孔连接于电路内部的电源层布线并且被用作电路的电源。
附图说明
图1是说明在本发明中要被搭载在晶片上的量子(quantum)电池的视图；
图2是示出在其上装配多个集成电路芯片的晶片；
图3是说明集成电路芯片的配置的视图；
图4是说明集成电路芯片的横截面的视图；
图5是示出搭载二次电池的电路芯片的制造方法的流程图；
图6是用于说明制造方法的、制造处理中搭载二次电池的集成电路芯片的横截面视图；
图7是完成的搭载二次电池的集成电路芯片的横截面视图；
图8示出集成电路芯片，其中根据本发明的集成电路芯片的最上层是表面电极；
图9是在其中最上层是表面电极的集成电路芯片的平面视图；
图10是在其中共同提供二次电池和集成电路的电极的搭载二次电池的集成电路芯片的横截面视图；
图11是在将二次电池搭载到晶片的后表面上的情况下在制造处理中的搭载二次电池的集成电路芯片的横截面视图；
图12是示出在将二次电池搭载到晶片的后表面的情况下后平面表面的视图；
图13是在将二次电池搭载到晶片的后表面上的情况下在封装基板上搭载的视图；
图14示出搭载二次电池的集成电路芯片的负电极和正电极的连接件；
图15是被划分为两个部分的二次电池的视图；
图16是并联连接的第二二次电池的视图；
图17是串联连接的第二二次电池的视图；
图18是示出传统的示例的视图；
图19是示出传统的示例的视图；
图20是示出传统的示例的视图；以及
图21是示出传统的示例的视图。
具体实施方式
全固态二次电池是安全的并且处于高能量密度，其能够通过薄膜被装配并且极大地节省了搭载空间，并且因此适用于缩小设备的尺寸。本发明是搭载二次电池的电路芯片，其中二次电池形成在面向电路区域的表面并且被封装为集成结构以从而完成进一步的空间节省。二次电池的结构不受限。即，二次电池是不需要任何辅助基板的电池并且可以通过不将热的、机械的、电的影响运用在电路上的处理来制造。
在此，将首先描述要被搭载在形成在硅基板上的电路上的二次电池结构的示例，但是本发明不限于该二次电池结构。电路至少具有由逻辑电路、传感器或MEMS(微机电系统)组成的组件，被形成具有功能元件，该功能元件诸如其中每一个是由电子电路所组成的逻辑电路的CPU(中央处理单元)或者存储器元件，或者通过将机械组件、传感器和致动器增加到电子电路所制成的MEMS，并且以下将描述将主要由电子电路所组成的电路为示例的集成电路。进一步地，搭载二次电池的电路芯片还指的是在某种意义上将二次电池搭载在集成电路上的搭载二次电池的集成电路芯片。进一步地，下电极和上电极指示在图中相对较低的部件和较高的部件之间的位置关系中的电极，并且意味着在电感中的负电极和正电极，并且因此以下适当地使用那些名称来描述。
图1是利用用于电荷层的氧化钛的二次电池。例如，在由本申请的申请人所提交的、并且描述作为量子电池的WO2013/065093A1中，公开了二次电池，并且在本文中该二次电池因此被描述为量子电池。
在图1中，量子电池10被配置从而将n型金属氧化物半导体层14、在本文中充电能量的电荷层16、p型金属氧化物半导体层18以及正电极20堆叠在导电的负电极12上。
负电极12和正电极20是导电膜，其是例如半导体制造处理中所使用的铝等。其形成方法通常是在基板上溅射。应注意，只要形成温度不影响要被搭载的(在这种情况下的半导体集成电路)物品，就可以使用其他金属和形成方法。
可以使用如n型金属氧化物半导体层14、氧化钛、氧化锡等的材料。
在电荷层16中，以被绝缘涂层所覆盖的微粒的形成填充n型金属氧化物半导体。n型金属氧化物半导体被覆盖有硅绝缘涂层。在电荷层16中可使用的n型金属氧化物半导体的示例包括氧化钛、氧化锡、氧化锌等，在它们当中氧化钛是优选的。
可以使用如p型金属氧化物半导体层18、氧化镍、氧化铜/铝等的材料。
本发明的搭载二次电池的电路芯片的二次电池是具有寄生结构的二次电池，该寄生结构不具有二次电池本身的基板，其结构使得可以极大地减少空间。如上所述，在本发明中二次电池被直接地装配在电路上并且从而被搭载，并且二次电池不仅用作在其上被搭载的电路的电源而且还可以向其他元件供应能量。
接着，将描述在完成执行钝化的预处理之后直接地装配二次电池的制造方法。应注意，该技术不限于硅基板，而是还适用于在其上形成功能元件的碳化硅(SiC)基板、玻璃基板、柔性基板。
图2是已经被分批制造的集成电路的晶片的平面视图。通过半导体制造处理将很多集成电路芯片42形成在晶片上。例如，如图3所示的，在每个集成电路芯片42中，将电极板46布置在芯片基板44的端部，将集成电路48形成在其内部。例如，集成电路是诸如存储器、CPU等的逻辑电路，其中布置很多MOS晶体管。在集成电路芯片上，除了作为电子电路的诸如存储器、CPU等的逻辑电路之外，还可以搭载诸如机械组件、传感器或致动器的MEMS。取决于在一些情况下要被搭载的功能元件，来限定二次电池的区域，通过在每个层的形成处理中形成图案可以来处理该情况。
图4示出在晶片上已经被钝化的集成电路芯片部分的横截面视图的示例。在形成在晶片40上的集成电路中，二次电池形成在每个集成电路单元上的二次电池搭载区域66中，并且在要被分离的划线区域64处切割成作为集成电路芯片。
横截面视图示出了在其中提供栅极电极52、第一布线层54、第二布线层56以及第三布线层58的多层布线结构。布线层通过通孔60彼此连接。对于具有外部部分的电连接，提供电极板62。
在此，提出针对在CMOS中所使用的井扩散层结构、元件绝缘结构、其中被省略的源极/漏极扩散层的说明。进一步地，通过与实际尺寸不同的纵横比来指示尺寸。例如，板区域为在横向方向几十微米(microns)，而在纵向方向上大约一微米。
在最上面的布线(这里是第三布线层58)上，形成钝化膜作为表面保护膜并且打开关于用于线接合的板。在半导体处理中，顺序地执行背面研磨和测试处理。在完成了打开板的状态中，将二次电池堆叠在集成电路表面上以制造搭载二次电池的集成电路芯片。应注意，在将二次电池形成在后表面的情况下，在当完成了背部研磨时形成二次电池，以制造搭载二次电池的集成电路芯片。
图5是搭载二次电池的电路芯片的制造方法的流程图70。图6示出了在图5所示的制造处理中的搭载二次电池的集成电路芯片的横截面。下文中，做出关于图6以及图5中所示的搭载二次电池的电路芯片的制造方法的流程图70的描述。应注意，在该描述中使用下电极层和上电极层的术语，并且意味着从图1中所示的二次电池的电荷层16观看在负电极侧上的层和在正电极侧上的层。
例如，图1中所示的状态中的下电极层是由负电极12和n型金属氧化物半导体层14所组成，并且上电极层是由正电极20和p型金属氧化物半导体层18所组成。在通过将电池倒置以将正极定位在下侧所做成的图中，下电极层是由正电极20和p型金属氧化物半导体层18所组成，并且上电极层是由负电极12和n型金属氧化物半导体层14所组成。在两个结构中的一个的二次电池中，被充电的阴极和阳极中的任何一个可以是下电极。
在第一步骤S1中，准备集成电路晶片(其已经被预处理)并且在其上具有钝化层。在步骤S2中，在钝化层上形成用于下电极层的光刻胶图案。通过在其中将光刻胶(光敏树脂)施加到晶片的光刻来执行光刻胶图案的形成，光被施加到除了下电极层信息区域的区域以改变该树脂，并且未被改变的部分通过显影剂被溶解。通过将液体光刻胶滴在以高速旋转的晶片上的旋转涂覆来执行光刻胶的施加。之后，在大约100℃的温度蒸发其中的溶剂。然后，通过曝光装置中的步进式光刻机(stepper)用光(紫外线)照射该光刻胶，并执行显影以除移除了其被照射部分之外的部分。因为在此采用了剥离处理，因此使用负抗蚀剂，其使得很容易地获得倒锥形的形状。
接着，在步骤S3中附加了用于形成下电极层的下电极材料。例如，在搭载如图1中所示的量子电池的情况下，通过形成负电极和n型金属氧化物半导体层的两个步骤来制作下电极层。通过溅射或者真空沉积用于下电极层的材料来执行下电极层的薄膜形成。然后，通过在步骤S4中用氧等离子体灰化来移除光刻胶，从而形成下电极层。在此，对于负电极，使用导电金属材料通过剥离方法形成图案。
图6(A)示出作为下电极的负电极74和用于负电极的电极板76均是形成的薄膜的状态，其中负电极材料在未被光刻胶72覆盖的部分是形成的薄膜。覆盖有未形成下电极层的光刻胶72的区域，是暴露最上层布线层的板区域和划线区域。然而，在板区域中形成下电极，该板区域用于将量子电池的电极与集成电路或者诸如电源线的处于下电极层的元件进行连接。通过提供除了该板之外暴露最上层中的布线的区域并且将下电极层连接到该区域，可以实现与集成电路连接。
在下电极层被形成薄膜之后，形成电荷层。在图5中的步骤S5中，将用于电荷层的材料应用到整个晶片表面并且通过加热来燃烧该材料。用于电荷层的材料必须是液体，以便通过应用材料在短时间内可以制造电荷层。通过在高速旋转晶片的同时滴落液体电荷层材料的旋转涂覆方法以在整个晶片表面形成电荷，来执行应用。
通过这种方法，在整个晶片表面形成均匀的电荷层。由于电荷层材料是液体，即使当表面粗糙也可以利用回流现象以使该表面成为实质上平坦的表面。图6(B)示出电荷层78形成在整个晶片表面的状态。在量子电池的情况下，通过应用电荷层材料来制作电荷层78，然后通过加热来燃烧它，并且通过应用紫外线来激活氧化钛以便完成充电功能。
进一步地，通过溅射方法等，在整个晶片表面上形成上电极层的p型金属氧化物半导体层。通过蚀刻来移除在整个晶片表面上所形成的p型金属氧化物半导体层以及电荷层78的不必要的部分。为了这个目的，在步骤S6，将光刻胶图案形成在p型金属氧化物半导体层上，以在要被保留作为电荷层的部分上执行掩蔽。对于光刻胶图案的形成，使用光刻(lithography)方法，其是与用于负电极层的光刻胶图案的形成相同的技术。图6(C)示出形成用于电荷层的光刻胶72的状态。
通过将高频能量应用到可以移除电荷层材料的气体分子，来执行在步骤S7中的蚀刻，例如，应用到四氟化碳(CF4)以使气体变为等离子体并且从而使分子处于自由基状态。在不具有光刻胶的部分移除了电荷层。在步骤S8通过用氧等离子体灰化来移除用于电荷层的光刻胶。必要时，执行湿式清理(wetcleaning)。
接着，在步骤S9，形成用于上电极的光刻胶图案。通过光刻执行光刻胶图像的形成，并且其与在已经被说明用于下电极层的薄膜形成的S3中的步骤相同。在步骤S10，附加用于形成上电极的上电极材料。上电极的薄膜形成与下电极的薄膜形成相同，并且通过溅射或真空沉积用于上电极层的材料被执行，通过灰化来移除用于正电极的光刻胶。
图6(D)示出形成用于上电极的光刻胶72的状态。正电极82也被布线在用于正电极的电极板80处。
应注意在步骤S2、步骤S6、步骤S9，通过光刻图案使用光刻方法执行该形成，并且通过印刷技术也可以获得相同效果。印刷技术的示例包括例如丝网印刷、凹版印刷以及喷墨印刷。
通过到目前为止的步骤完成了二次电池，并且在步骤S11所形成的二次电池的表面被覆盖有绝缘层用以必要时的保护。为了运用二次电池的功能，在步骤S12执行调节和性能测试。调节是在最初制造状态中的电稳定处理。
在通过调节将二次电池带入到电池稳定状态之后，执行对二次电池的性能测试。
在晶片上形成集成电路的预处理，使用厚晶片以防止晶片在制造过程中损坏。例如，具有300毫米直径的晶片，其厚度为775±25微米，并且该厚度如集成电路芯片一样太大。因此，通过在步骤S13的背部研磨处理，晶片被研磨以变薄。在背部研磨处理中，通过具有附接到其刀片的边缘的金刚石的磨具来研磨晶片，并且从而完成以通常具有大约300微米的厚度。
在步骤S14，已被背部研磨处理的晶片被切成小块并且如集成电路芯片被分开。图6(E)说明已经受到背部研磨处理的晶片的状态，其中晶片的后表面是背部研磨部86并且在划线区中存在切割部84。
应注意，在以上说明了在其中将集成电路形成在晶片上的很多示例，因为半导体集成电路通常被装配到晶片上，并且没有必要在晶片上形成本发明的电路。
图7示出已经受到背部研磨处理并且分割的搭载二次电池的集成电路88的横截面。集成电路48和在其上搭载的二次电池68被一体形成在诸如硅的芯片基板44上。在步骤S15，由集成电路芯片分割所分开的搭载二次电池的集成电路被封装在例如包上。
通过测试已经确定搭载二次电池的集成电路的电特性是否是高品质，并且只有具有好品质的芯片被吸真空以及通过夹子被拿出。将银浆应用到在其上芯片要被封装的引线框上，芯片被擦洗并接合到其上，然后将银浆进行固化以固定芯片。通过线接合连接芯片的电极板和引线框的外部电极。然后，将所得物用模具密封，从而得到已完成的搭载二次电池的集成电路芯片。
接着，将描述这种情况下搭载二次电池的集成电路芯片，该情况是：集成电路的多层布线部的最上布线层是具有表面结构的负电极表面或正电极表面，并且负电极表面或正电极表面共同被用做要被堆叠在其上的二次电池的负电极或正电极。
图8是示出集成电路芯片部的横截面视图的示例，其中集成电路的多层布线部的最上层布线层被配置以便将具有表面结构的电极形成在晶片上。在晶片40上所形成的集成电路芯片在擦洗区域64被切割并且被分开作为集成电路芯片，其中二次电池形成在每个集成电路单元上的二次电池搭载区域66中。
集成电路的多层布线部被配置作为多层布线结构，其中提供第一布线层54、第二布线层56以及第三布线层58，在第三布线层58上提供表面电极层59，并且经由例如如图8中所示的通孔60将布线层彼此连接。可以新提供具有表面电极63的表面电极层59，但是在铜布线处理的情况下，最上层的铝布线被配置为被仅用于作为一些情况中的电极板。在这样的多层布线结构中，没有必要新提供表面电极层59并且如电极板的相同的层可以被利用作为表面电极层59。
表面电极63可以是正电极或负电极。在此，以下将表面电极63描述为负电极。
将表面电极63与要被搭载的二次电池的负电极共同提供，因此使得可以省略在制造二次电池中的负电极的制造处理以便于实现成本降低和进一步的尺寸减少。
图9示出图8中的集成电路的二次电池搭载区域66的平面视图。在晶片40的集成电路布线部的最上层，也形成了电极板46，并且表面电极连接于用于负电极的电极板76。在由多个电极板46所围绕的区域中，形成集成电路，其最上层是表面电极63。在表面电极63中，存在直接地连接于集成电路的布线层中的接地电极的通孔60-1、60-2、60-3、60-4。直接地连接于接地电极的通孔取决于集成电路的布线层的设计，并且在任意位置可以提供任意数量的通孔。进一步地，还可以提供用于正电极的通孔60-1、60-2，用以将要被搭载的二次电池的最上层部分中的正电极直接地连接于集成电路布线部的电源电压。二次电池的正电极被绝缘层绝缘并且经由用于正电极的通孔60-1、60-2被直接地连接到集成电路布线部的电源电压。
图10是搭载二次电池的集成电路芯片的横截面视图，其中作为集成电路的多层布线部的最上层布线层的表面电极63是负电极表面并且将负电极表面与要被堆叠的二次电池的负电极共同提供，并且搭载图1中所示的量子电池作为示例。在芯片基板44上，形成集成电路48，并且集成电路48的多层布线部的最上层提供有表面电极63。将表面电极63与其上搭载的二次电池68的负电极12共同使用。因此，量子电池具有在其中将n型金属氧化物半导体层14、电荷层16、p型金属氧化物半导体层18以及正电极20顺序地堆叠在表面电极上的结构。n型金属氧化物半导体层14、电荷层16、p型金属氧化物半导体层18以及正电极20被配置为覆盖他们各自的低层，并且正电极20与用于正电极的电极板80连接。
至于制造方法，可以使用图5中所示的搭载二次电池的电路芯片的制造方法。不同点是将具有在其上所完成的表面电极层59的集成电路晶片准备作为在其上已经形成在步骤S1的钝化层的集成电路晶片，并且只有当堆叠n型金属氧化物半导体层14时，在步骤S2形成下电极层的步骤才需要被执行。进一步地，在步骤S11绝缘层形成可以是钝化层形成。
图11是示出在其上形成集成电路的晶片的后表面上的搭载二次电池的集成电路芯片的制造方法，其中省略晶片的上表面上的集成电路部。至于晶片的后表面上的二次电池的制造方法，也可以使用图5中所示的搭载二次电池的集成电路芯片的制造方法。在形成晶片的后表面上的二次电池中，准备了在其上在步骤S1已经形成钝化层并且在受到步骤S13所执行的背部研磨处理的晶片，并且在晶片的后表面上提供用于防止泄露的绝缘层，并且然后装配二次电池。应注意，需要在形成量子电池之前执行背部研磨步骤。
图11(A)示出将绝缘层83-1和负电极74堆叠在晶片的后表面的状态，并且对应于已经完成的图5中搭载二次电池的电路芯片的制造方法的流程图70中的步骤S4的状态。通过溅射形成绝缘层83-1，例如SiO2。在晶片的后表面，可以形成充分利用芯片表面的二次电池因为不存在用于信号的电极板，并且将负电极74形成为除了划线区域之外而尽可能大以从而增加二次电池的容量。在切割部84切割划线区域以形成单独的集成电路芯片。
图11(B)示出已经形成电荷层78的状态，并且对应于已经完成的图5中搭载二次电池的电路芯片的制造方法的流程图70中的步骤S8的状态。除了通过其负电极在封装处被拿出的部分之外，形成电荷层78。
图11(C)示出已经形成正电极82的状态，并且对应于已经完成的图5中搭载二次电池的电路芯片的制造方法的流程图70中的步骤S10的状态。
图11(D)示出已经形成在封装处用于确保绝缘性能的绝缘层83和表面保护的状态，并且对应于已经完成的图5中搭载二次电池的电路芯片的制造方法的流程图70中的步骤S11的状态。在装配之后将搭载二次电池的集成电路芯片封装在基板上，但是因为不需要将负电极和正电极拿出到在封装处的外部，在被用作用于负电极的电极板76和用于正电极的电极板80的那些部分，不提供绝缘层83-2。
图12是在切割部处搭载二次电池的集成电路芯片的后表面的平面视图。在形成在芯片基板44的后表面上的二次电池的绝缘层83-2中，提供用于负电极的电极板76和用于正电极的电极板80。用导电浆将用于负电极的电极板76和用于正电极的电极板80接合到封装基板并且从而在其上被封装。
图13示出搭载二次电池的集成电路芯片被搭载在封装基板89的状态，该集成电路芯片具有在晶片的后表面上所形成的二次电池，该晶片具有在其上所形成的集成电路，其中省略了包括集成电路部的晶片上部。封装基板89提供有负电极连接板81和正电极连接板87，使用导电浆91将搭载二次电池的集成电路芯片固定到负电极连接板81和正电极连接板87，并且集成电路芯片被电连接到那里。在封装基板89中，形成负电极连接板81和正电极连接板87各自对其连接的未示出的内部线路图案。
图14示出在具有负电极73和正电极75的集成电路上搭载的二次电池的电极板的连接状态。负电极73连接于用于负电极的电极板76并且正电极75连接于用于正电极的电极板80以便于作为外部电源向其他元件供电。当二次电池用作内部电源时，二次电池的负电极和正电极经由孔被连接到电路内部的接地布线和电源布线，从已经被钝化的集成电路的上表面提供该孔。在这种情况下，可以在集成电路的部分提供用于控制二次电池的电路，以便当二次电池的输出电压下降到低于阈值电压时将充电电流提供到二次电池，并且当电源关闭时从二次电池提供电流。
在图15中，将搭载的二次电池被划分为两个二次电池。在图15中，图14中的正电极75被划分为正电极75-1、75-2以从而形成两个二次电池。所划分的二次电池连接于用于负电极的各自的电极板76-1、76-2以及用于正电极的各自的电极板80-1、80-2。可以将用于负电极的电极板76-1、76-2制作成一个共同的电极板。由于所划分的二次电池88连接于各自的电极板，根据该目的，可以通过外部布线串联连接两个二次电池，并且使用一个二次电池以及使用另一个二次电池作为备份，从而在搭载中增加了设计设备的自由度。理所当然地，串联连接还使得可以在搭载表面之内内部连接所划分的二次电池以用作具有双电压的二次电池，并且以在其他可能的组合中使用它们。
图16是在集成电路上所搭载的量子电池10-1和堆叠在其上的另一量子电池10-2的横截面视图。根据图5中所示的搭载二次电池的电路芯片的制造方法的流程图70，通过相同的技术可以进一步堆叠二次电池，并且在图16中搭载两个量子电池10-1、10-2。在图16中所示的搭载二次电池的集成电路芯片中，对称地布置两个量子电池10-1、10-2以便于上二次电池的正电极共享下二次电池的正电极20。集成电路48形成在晶片40上，并且在集成电路48的上表面上堆叠负电极12-1、n型金属氧化物半导体层14-1、电荷层16-1、p型金属氧化物半导体层18-1以及正电极20。最上面的正电极还用作进一步堆叠在其上的量子电池的正电极。因此，p型金属氧化物半导体层18-2、电荷层16-2、n型金属氧化物半导体层14-2以及负电极12-2此时用相反的顺序堆叠在正电极20上。至于电极板，负电极12-1、12-2连接到用于负电极的电极板，并且正电极20连接到用于正电极的电极板，以便在并行结构形成两个堆叠的量子电池以加倍容量。
图17是要被搭载的量子电池10-1、10-2串联连接的视图。在串联连接中，下面的量子电池10-1的正电极还用作堆叠在其上的量子电池的负电极。因此，在上面的量子电池10-2中，以n型金属氧化物半导体层14-2、电荷层16-2、p型金属氧化物半导体层18-2以及负电极20-2这样的顺序堆叠。
尽管图16和图17示出了两个二次电池的搭载示例，但是理所应当地，在多层中可以堆叠更多的电池。进一步地，通过图5中示出的搭载二次电池的电路芯片的制造方法的流程图70中所示的制造方法，还可以在晶片的后表面上搭载二次电池，从而增加二次电池的充电容量。
(示例)
为了装配作为寄生结构的量子电池，准备具有在其上所形成的集成电路的硅晶片。在硅晶片中，形成诸如存储器等的多个电路，并且形成钝化层。首先，通过剥离以装配下电极(负电极)，将负抗蚀剂施加到整个晶片表面。在施加之后，烘烤该抗蚀剂。
通过投影对准器装置执行光刻胶的曝光，并且在曝光之后执行显影和烘烤。使用掩膜来曝光并且显影负抗蚀剂，该掩膜遮蔽除了不同于连接于下电极的电极板的电极板之外的区域以及划线区域，从而曝光下电极区域形成区域。应注意，调整曝光条件以便负抗蚀剂图案是倒锥形的形状。
接着，通过溅射形成作为负电极材料的铝膜。因此至于装置，在此使用RF溅射装置。然后，通过溅射使用作为材料的氧化铁来形成要被堆叠在下电极上的n型金属氧化物半导体。在膜形成之后，使用溶剂来移除抗蚀剂，该溶剂能够通过剥离移除除下电极(负电极)层的形成部之外的区域中存在的抗蚀剂上所形成的堆叠膜。这完成了下电极。下电极层还可以形成在不存在抗蚀剂的板上，并且通过板能够连接于集成电路。
接着，通过旋转涂料器将氧化钛和硅油的混合溶液应用到晶片上，并且在300℃到400℃燃烧。
随后，紫外(UV)照射设备用于用紫外线照射晶片以硬化硅油。进一步地，通过溅射处理形成氧化镍膜。在整个晶片表面上形成上述处理中所形成的电荷层和氧化镍层，并且因此移除不存在下电极的区域中的电荷层和氧化镍层。更具体地，应用并且烘烤正抗蚀剂，使用遮蔽除电荷层移除部之外的部分的掩膜通过投影对准器来执行曝光，并且执行显影和烘烤，并且然后使用平行板型蚀刻设备使用基于氟的气体来执行蚀刻。用溶剂移除蚀刻之后的抗蚀剂。应注意，对于具有上电极的短路，将电荷层的区域做成比下电极大几微米。
进一步地，在光激励下氧化钛经历了结构性变化，并且再次进行如上所述利用紫外线的相同辐射以形成新的能量级。
之后，类似地使用负抗蚀剂通过剥离处理形成上电极(正电极)层。使用相同的铝作为下电极(负电极)的铝(作为材料)通过溅射来形成上电极(正电极)层。在除了划线区域以外的区域和除了连接于每个下电极(负电极)的板的区域，形成上电极(正电极)。
从而制造在晶片的存储器电路的上表面上所堆叠的二次电池，并且因此将脉冲电压施加到正电极与负电极之间以执行调节处理。作为测试的结果，受到调节处理的二次电池被确认具有充分的充电功能。
尽管以上已经描述了本发明的实施例，但是本发明包括在不影响其目的和优势的情况下的适当修改并且不限于上述实施例。
编码的说明
10,10-1,10-2量子电池
12负电极
14n型金属氧化物半导体层
16电荷层
18p型金属氧化物半导体层
20正电极
40晶片
42集成电路芯片
44芯片基板
46电极板
48集成电路
52栅电极
54第一布线层
56第二布线层
58第三布线层
59表面电极层
60,60-1,60-2,60-3,60-4通孔
61-1,61-2用于正电极的通孔
62电极板
63表面电极
64划线区域
66二次电池搭载区域
68搭载的二次电池
70示出搭载二次电池的电路芯片的制造方法的流程图
72光刻胶
73负电极
74负电极层
75正电极
76,76-1,76-2用于负电极的电极板
78电荷层
80,80-1,80-2用于正电极的电极板
81负电极连接板
82正电极层
83,83-1,83-2绝缘层
84分割部
85导电浆
86背部研磨部
87正电极连接板
88搭载二次电池的集成电路芯片
89封装基板
90-1,90-2,90-3,90-4内部负电极布线
91导电浆

Claims (24)

1.一种与电路一体形成的搭载二次电池的电路芯片，
其中二次电池形成在面向电路的区域中。
2.根据权利要求1所述的搭载二次电池的电路芯片，
其中二次电池形成在具有多层布线的电路的最上部。
3.根据权利要求1所述的搭载二次电池的电路芯片，
其中二次电池形成在具有多层布线的电路的后表面。
4.根据权利要求1所述的搭载二次电池的电路芯片，
其中二次电池形成在具有多层布线的电路的最上部，并且二次电池还形成在具有多层布线的电路的后表面。
5.根据权利要求1-4中任一项所述的搭载二次电池的电路芯片，
其中二次电池的下电极和/或上电极经由电路的布线层和通孔连接于电路内部的电源层布线。
6.根据权利要求1-4中任一项所述的搭载二次电池的电路芯片，
其中二次电池连接于被布置以在封装处向另一电子元件提供电力的板。
7.根据权利要求1-4中任一项所述的搭载二次电池的电路芯片，
其中提供控制二次电池的电路，并且二次电池的电极经由布线和通孔连接至所述电路。
8.根据权利要求1-4中任一项所述的搭载二次电池的电路芯片，
包括由电子电路、逻辑电路、传感器或MEMS所组成的组件。
9.根据权利要求1-4中任一项所述的搭载二次电池的电路芯片，
其中二次电池包括多个分隔开的二次电池。
10.根据权利要求1-4中任一项所述的搭载二次电池的电路芯片，
其中堆叠多个二次电池。
11.根据权利要求1、2或4所述的搭载二次电池的电路芯片，
其中二次电池直接地装配在已经被钝化的电路表面上。
12.根据权利要求1、2或4所述的搭载二次电池的电路芯片，
其中电路的多层布线的最上面的布线层的至少一部分或者全部是具有表面结构的负电极或正电极并且与二次电池的负电极或正电极共同使用。
13.根据权利要求1、3或4所述的搭载二次电池的电路芯片，
其中二次电池的下电极或上电极经由电路芯片的外部连接于电路芯片中的二次电池控制电路或电源布线。
14.根据权利要求1、3或4所述的搭载二次电池的电路芯片，
其中二次电池的下电极或上电极经由贯穿电路芯片的基板的通孔连接于电路中的二次电池控制电路或电源布线。
15.根据权利要求1-14所述的搭载二次电池的电路芯片，
其中二次电池是量子电池。
16.一种具有在电路上搭载二次电池的搭载二次电池的电路芯片的制造方法，所述方法包括：
下电极层形成步骤：在已经被钝化用于在晶片上所形成的多个电路的上表面上，形成下电极层，该下电极层被划分用于每个电路芯片，并且在除了电路芯片被电连接的电路芯片的区域之外的区域、以及包括具有钝化低层的布线的连接部的区域被图案化；
电荷层形成步骤：通过涂覆并且燃烧在晶片的下电极上的电荷层材料，形成存储电的电荷层；以及
上电极层形成步骤：至少在电荷层上和连接于钝化层的低层布线的区域中，形成图案化的上电极层。
17.一种具有在电路上搭载二次电池的搭载二次电池的电路芯片的制造方法，所述方法包括：
电荷层形成步骤：通过涂覆并且燃烧电荷层材料，在电路芯片上形成存储电的电荷层，在该电路芯片中，在电路芯片的最上层布线处在钝化之后曝光二次电池的下电极图案；以及
上电极层形成步骤：至少在电荷层上和连接于钝化低层的区域中，形成图案化的上电极层。
18.一种具有在电路上搭载二次电池的搭载二次电池的电路芯片的制造方法，所述方法包括：
在晶片上所形成的多个电路的基板的后表面上形成绝缘层的步骤；
下电极层形成步骤：形成被划分为每个电路芯片的下电极层；
电荷层形成步骤：通过涂覆并且燃烧在已经形成下电极层的晶片的后表面上以及至少在下电极上的电荷层材料，来形成存储电的电荷层，
电荷层光刻胶图案形成步骤：在电荷层上，形成用于对应于每个电路的电荷层的光刻胶图案；
电荷层移除步骤：移除不存在用于电荷层的光刻胶图案的电荷层区域；
电荷层光刻胶图案移除步骤：移除用于电荷层的光刻胶图案；以及
上电极层形成步骤：在除了连接于外部的下电极区域之外的下电极区域以及电荷层中，形成图案化的上电极层。
19.根据权利要求16或17所述的搭载二次电池的电路芯片的制造方法，
其中通过印刷技术，来执行下电极层形成步骤、上电极层形成步骤以及电荷层形成步骤中的至少一个步骤。
20.根据权利要求16至18所述的搭载二次电池的电路芯片的制造方法，
其中在上电极层和下电极的形成步骤中，形成光刻胶图案并且形成电极薄膜，并且然后移除并且剥离抗蚀剂以形成图案。
21.根据权利要求16至18所述的搭载二次电池的电路芯片的制造方法，
其中在上电极层和下电极的形成步骤中，形成电极薄膜，并且然后使用光刻胶图案作为掩膜来蚀刻电极薄膜，并且移除抗蚀剂以形成图案。
22.根据权利要求16至18所述的搭载二次电池的电路芯片的制造方法，
其中在下电极形成步骤、电荷层形成步骤以及上电极形成步骤中，执行图案化以形成多个二次电池。
23.根据权利要求16至18所述的搭载二次电池的电路芯片的制造方法，
其中所述电荷层形成步骤包括：
电荷层形成步骤：至少在包括晶片的前表面和后表面上的整个下电极层的区域，通过涂覆并且燃烧电荷层材料，来形成存储电的电荷层，在该晶片上已经形成下电极层；
电荷层光刻胶形成步骤：形成用于对应于下电极电荷层的电荷层的光刻胶图案；
电荷层移除步骤：移除不存在用于电荷层的光刻胶图案的电荷层区域；以及
电荷层光刻胶图案移除步骤：移除用于电荷层的光刻胶图案。
24.根据权利要求16至18所述的搭载二次电池的电路芯片的制造方法，还包括：
在形成二次电池之后对其进行测试的步骤；以及
通过将电压施加到二次电池来执行调节的调节步骤。
CN201480011105.5A 2014-02-25 2014-03-05 搭载二次电池的电路芯片及其制造方法 Active CN105264656B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014033854A JP6367575B2 (ja) 2014-02-25 2014-02-25 二次電池搭載回路チップ及びその製造方法
JP2014-033854 2014-02-25
PCT/JP2014/055697 WO2015129051A1 (ja) 2014-02-25 2014-03-05 二次電池搭載回路チップ及びその製造方法

Publications (2)

Publication Number Publication Date
CN105264656A true CN105264656A (zh) 2016-01-20
CN105264656B CN105264656B (zh) 2019-04-19

Family

ID=54008411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011105.5A Active CN105264656B (zh) 2014-02-25 2014-03-05 搭载二次电池的电路芯片及其制造方法

Country Status (8)

Country Link
US (1) US10090507B2 (zh)
EP (1) EP2953161B1 (zh)
JP (1) JP6367575B2 (zh)
KR (1) KR101835459B1 (zh)
CN (1) CN105264656B (zh)
CA (1) CA2896833C (zh)
TW (1) TWI603525B (zh)
WO (1) WO2015129051A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851610A (zh) * 2015-07-31 2018-03-27 日本麦可罗尼克斯股份有限公司 搭载二次电池的芯片的制造方法
CN110431385A (zh) * 2017-03-22 2019-11-08 Tdk株式会社 状态检测装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6872388B2 (ja) * 2016-05-19 2021-05-19 株式会社日本マイクロニクス 二次電池の製造方法
JP6813982B2 (ja) * 2016-08-01 2021-01-13 株式会社日本マイクロニクス 二次電池
JP6943873B2 (ja) * 2016-11-11 2021-10-06 日本碍子株式会社 Ｉｃ用電源及びそれを備えた各種ｉｃ製品、ｉｃへの電力供給方法、並びにｉｃの駆動方法
FI129051B (fi) * 2017-11-13 2021-05-31 Elcoflex Oy Menetelmä ja valmistusjärjestely ladatun paristoryhmän valmistamiseksi ja menetelmällä valmistettu ladattu sähköparistoryhmä

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152815A1 (en) * 1998-03-10 2003-08-14 Lafollette Rodney M. Microscopic batteries for MEMS systems
US20040185310A1 (en) * 2000-03-24 2004-09-23 Cymbet Corporation Method and apparatus for integrated battery-capacitor devices
WO2013183132A1 (ja) * 2012-06-06 2013-12-12 株式会社日本マイクロニクス 固体型二次電池の電極構造

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109183A (en) * 1980-12-26 1982-07-07 Hitachi Ltd Non-volatile memory
JPH03253066A (ja) * 1990-03-01 1991-11-12 Mitsubishi Electric Corp Ｍｉｍキャパシターの製造方法
JPH1051017A (ja) * 1996-08-02 1998-02-20 Sanyo Electric Co Ltd 半導体装置
KR100305903B1 (ko) * 1998-08-21 2001-12-17 박호군 수직으로통합연결된박막형전지를구비하는전기및전자소자와그제작방법
JP2000183287A (ja) * 1998-12-16 2000-06-30 Sharp Corp 誘電体薄膜のエッチング方法及び半導体装置
JP2004214404A (ja) * 2002-12-27 2004-07-29 Sony Corp 回路・素子保護回路および回路・素子保護素子
JP3989389B2 (ja) 2003-03-14 2007-10-10 独立行政法人科学技術振興機構 固体薄膜二次電池を内蔵する半導体装置
JP3713036B2 (ja) 2003-04-04 2005-11-02 松下電器産業株式会社 電池搭載集積回路装置
JP2005340479A (ja) * 2004-05-26 2005-12-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP4784128B2 (ja) * 2005-03-31 2011-10-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP2007026982A (ja) 2005-07-20 2007-02-01 Matsushita Electric Ind Co Ltd 固体電池およびそれを有する電池搭載型集積回路装置
KR100673616B1 (ko) * 2005-12-05 2007-01-24 경상대학교산학협력단 웨이퍼 뒷면에 전원공급장치가 내장된 반도체용 실리콘웨이퍼
JP5157005B2 (ja) * 2006-12-22 2013-03-06 ジオマテック株式会社 薄膜固体リチウムイオン二次電池用負極活物質及びこれを用いた薄膜固体リチウムイオン二次電池並びにその製造方法
US20080280206A1 (en) * 2007-05-11 2008-11-13 Stmicroelectronics S.A. Process for realizing an electrode based on vanadium oxide and battery comprising such an electrode
KR101093907B1 (ko) * 2009-11-26 2011-12-13 삼성에스디아이 주식회사 배터리 셀 보호용 반도체 장치, 이를 갖는 보호 회로 모듈 및 배터리 팩
JP2013026540A (ja) * 2011-07-25 2013-02-04 Renesas Electronics Corp 半導体集積回路装置
EP2772935A4 (en) * 2011-10-30 2015-04-01 Nihon Micronics Kk DEVICE AND METHOD FOR QUANTITA CELL TESTING BY SEMICONDUCTOR PROBE
US9859596B2 (en) * 2011-10-30 2018-01-02 Kabushiki Kaisha Nihon Micronics Repeatedly chargeable and dischargeable quantum battery
US8802249B2 (en) * 2012-06-13 2014-08-12 Eetrex, Inc. Cellular fusible link and battery module configuration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152815A1 (en) * 1998-03-10 2003-08-14 Lafollette Rodney M. Microscopic batteries for MEMS systems
US20040185310A1 (en) * 2000-03-24 2004-09-23 Cymbet Corporation Method and apparatus for integrated battery-capacitor devices
WO2013183132A1 (ja) * 2012-06-06 2013-12-12 株式会社日本マイクロニクス 固体型二次電池の電極構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851610A (zh) * 2015-07-31 2018-03-27 日本麦可罗尼克斯股份有限公司 搭载二次电池的芯片的制造方法
CN110431385A (zh) * 2017-03-22 2019-11-08 Tdk株式会社 状态检测装置

Also Published As

Publication number Publication date
WO2015129051A1 (ja) 2015-09-03
JP6367575B2 (ja) 2018-08-01
CA2896833C (en) 2018-09-04
KR20150137053A (ko) 2015-12-08
TWI603525B (zh) 2017-10-21
US10090507B2 (en) 2018-10-02
EP2953161A4 (en) 2016-10-26
EP2953161B1 (en) 2019-12-25
CN105264656B (zh) 2019-04-19
CA2896833A1 (en) 2015-08-25
KR101835459B1 (ko) 2018-03-08
US20160181588A1 (en) 2016-06-23
JP2015159222A (ja) 2015-09-03
EP2953161A1 (en) 2015-12-09
TW201533956A (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
CN105264656A (zh) 搭载二次电池的电路芯片及其制造方法
JP6046109B2 (ja) 電力層を有する機能インサートのための装置
US6264709B1 (en) Method for making electrical and electronic devices with vertically integrated and interconnected thin-film type battery
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
TWI420646B (zh) Wiring electronic parts and manufacturing method thereof
CN110870127B (zh) 堆叠式电池结构
US8012798B2 (en) Method of fabricating stacked semiconductor chips
JP2001015683A (ja) 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法
US6140155A (en) Method of manufacturing semiconductor device using dry photoresist film
CN106252333A (zh) 多元件封装体与其制备方法
CA2992968C (en) Secondary battery mounted chip manufacturing method
JP2003132941A (ja) コンデンサ一体型の固体電解質二次電池
KR20090006962A (ko) 2차전지 및 이를 구비한 반도체
JP2012253354A (ja) 半導体素子の製造方法
JP2006186298A (ja) 電子部品実装体の製造方法
TW492137B (en) Manufacturing method of capacitor
JP3687436B2 (ja) 半導体装置の製造方法
JPS63255942A (ja) 半導体装置の製造方法
CN106783637A (zh) 一种芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant