JP2004214404A - 回路・素子保護回路および回路・素子保護素子 - Google Patents

Abstract

【課題】保護回路自体が過大電圧や過大電流に因って破損することなく正確に果たすことができ、かつその物理的構造や回路的構成が保護回路用の半導体集積回路よりも飛躍的に小型で簡易なものである保護回路を提供する。
【解決手段】ゲート電極に印加される電圧に対応して浮遊ゲート電極に電荷が蓄積することで閾値電圧が非線形に急峻に立ち上がる特性を有するｎ型の浮遊ゲート型トランジスタ素子１００を備えており、被保護対象であるリチウムイオン二次電池２００の負極にはソース領域およびチャネル領域ならびにドレイン領域が、この順または逆の順で直列的に接続されており、他方、正極にはゲート電極１が接続されている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は回路・素子保護回路および回路・素子保護素子に関する。
【０００２】
【従来の技術】
例えばリチウムイオン二次電池や制御系に用いられるセンサに対して過大電圧の印加または過大電流の流れを防ぐ機能を備えた、いわゆる保護回路は、種々のものが提案され、あるいは実用化されている。
【０００３】
リチウムイオン二次電池の場合、一般に、充電時における過大電圧が印加されることや過大電流が流れることに起因して電池内部に劣化や破損等が生じる虞があるので、定格充電電圧に所定の安全率を見込んで設定された最大許容電圧を超えた電圧が印加された場合にはそれを検知して、過大電圧がリチウムイオン二次電池の本体に印加されることを自動的に遮断するための集積回路等からなる保護回路が、リチウムイオン二次電池のケーシング（パッケージングあるいは電池パックとも呼ばれる）内に組み込まれている。
【０００４】
特にリチウムイオン二次電池、ニッケル水素二次電池、あるいはニッケルカドミウム二次電池などの二次電池では、充電時などに過大電圧の印加または過大電流が流れると、それに起因して電池内部で電解液や活物質等が電気分解されたり発熱するなどしてガスが発生し、そのガスの圧力が電池の内部で高くなって、甚だしくは電池の外部へとガスが噴出したり、電池の内部の電解液が外部へと流失したり、発熱等に因ってケーシングが変形あるいは破損してしまうといった不都合な状態が生じる虞がある。このため、リチウムイオン二次電池では、一例として図２２に示したような、過放電制御ＦＥＴ２１１および過充電制御ＦＥＴ２１２ならびに保護用ＩＣ２１３からその主要部が構成された、いわゆる保護回路が、リチウムイオン二次電池本体２１０に付設されている（特許文献１参照）。
【０００５】
また、リチウムイオン二次電池では一般に、いわゆる公称出力電圧として最低許容電圧と最高許容電圧とが定められており、通常はその範囲内の電圧が出力されるように設定されているが、例えば過放電状態になったときなどには起電力が著しく低下するので、出力電圧は最低許容電圧を下回ったものとなる。このような低電圧を出力する状態になると、リチウムイオン二次電池は電源としての適正な機能を果たすことができなくなるというひ不都合が生じる。またそれのみならず、リチウムイオン二次電池自体の起電力や電力蓄積能力が劣化する虞がある。このため、リチウムイオン二次電池では、出力電圧が所定の最低許容電圧を下回った場合には、それを検知して電池からの電圧の出力を停止するという機能を備えた保護回路が内蔵される場合も多い。
【０００６】
保護回路による保護の対象としては、リチウムイオン二次電池の他にも、例えばマイコン（マイクロコンピュータ）のような半導体集積回路、制御システムにおける制御量の検出を行うために用いられる各種のセンサや、そのセンサによって検出された物理量の計測結果に基づいた制御を行う制御回路系など、種々多様な素子や回路がある。一例として、リチウムイオン二次電池に用いられる保護回路は、それ自体が簡易なマイコンのような半導体集積回路を用いて回路系の主要部が構成されている場合が多いが、例えば充電の際にユーザーが誤って過大な充電電圧が出力される充電端子をリチウムイオン二次電池に接続すると、そのとき保護回路内の半導体集積回路には過大な電圧またはそれに伴う過大な電流が加えられるので、一般に数ボルト程度の許容電圧・数ミリアンペア程度の許容電流に設定されている半導体集積回路は破損する場合がある。このような過大電圧による破損等から保護回路内の半導体集積回路を保護することが要請される。
【０００７】
【特許文献１】
特開２００２−１１０２５７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような従来の一般的な半導体集積回路を用いた保護回路では、上記のように過大電圧が印加されると半導体集積回路が破損して、保護回路自体が使用不能になる場合がある。
【０００９】
また、絶縁膜を通常よりも著しく厚く形成するなどした半導体集積回路を保護回路用として作製して用いることも考えられるが、実際にはそのような特殊な半導体集積回路を作製することは、製造工程や設計等が煩雑なものとなり、延いては歩留まりの低下や製造コストの高額化を生じる要因となる。
【００１０】
もとより、従来の半導体集積回路を用いた保護回路の物理的構造や回路的構成それ自体からして煩雑なものであり、その小型化、信頼性の向上、低コスト化等を図るうえで、より一層の簡素化が要請されている。しかし、そのような半導体集積回路を用いた保護回路以外には、過大電圧の印加を自動的に検知してそのとき電圧が印加される回路（または電流が流れる回路）を一旦遮断し、その過大電圧の印加が解消されるとそれを検知して遮断状態を解いて回路を復帰する、という機能を、保護回路自体が過大電圧や過大電流に因って破損することなく正確に果たすことができ、かつその物理的構造や回路的構成が保護回路用の半導体集積回路よりも飛躍的に小型で簡易なものであるような保護回路は提案されていなかった。
【００１１】
また、最も簡易な保護回路（保護素子）としては、いわゆるヒューズがある。しかし、ヒューズの場合には、過大電圧が印加されてそれに起因した過大な電流が流れると、ヒューズの発熱によってそのヒューズ自体が溶断されて回路が遮断されることで、保護対象の回路系や素子を保護するようになっているので、回路が一旦遮断されると、自動的に復帰させることは不可能である。しかも、ヒューズの場合には、過大電流が流れることで溶断されて回路を遮断するという動作原理上、過大電圧が印加された瞬間に回路が遮断されることは不可能であるため、遮断までの間に過大電流が流れて保護対象の素子や回路系を破損させてしまう場合があるという致命的な不都合もある。
【００１２】
本発明はこのような問題点に鑑みてなされたもので、その目的は、過大電圧または過大電流を自動的に検知して、保護対象の回路系や素子が接続されている回路系を一旦遮断し、その過大電圧や過大電流が解消されるとそれを検知して遮断状態を解いて保護対象の回路系や素子を含んだ回路系を復帰させる、という機能を保護回路自体が過大電圧や過大電流に因って破損することなく正確に果たすことができ、かつその物理的構造や回路的構成が保護回路用の半導体集積回路よりも飛躍的に小型で簡易なものである保護回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による回路・素子保護回路は、保護対象の回路または素子に対する過大電圧の印加を防ぐための回路・素子保護回路であって、一対のソース領域およびドレイン領域と、ソース領域とドレイン領域との間に挟まれたチャネル領域と、チャネル領域上に形成された浮遊ゲートと、浮遊ゲート上に形成されたゲート電極とを有しており、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、保護対象の回路または素子の正・負両極のうちの一方の極にはソース領域およびチャネル領域ならびにドレイン領域がこの順または逆の順で直列的に接続され、他方の極にはゲート電極が接続され、保護対象の回路または素子の正・負両極に所定電圧以上の過大電圧が印加されると、閾値電圧が急峻に立ち上がってチャネル領域が実質的に絶縁状態となって、保護対象の回路または素子に対して過大電圧が印加されることを阻止する、というものである。
【００１４】
本発明による他の回路・素子保護回路は、保護対象の回路または素子に過大電流が流れることを防ぐための回路・素子保護回路であって、一対のソース領域およびドレイン領域と、ソース領域とドレイン領域との間に挟まれたチャネル領域と、チャネル領域上に形成された浮遊ゲートと、浮遊ゲート上に形成されたゲート電極とを有しており、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、ソース領域およびチャネル領域ならびにドレイン領域が、この順または逆の順で、保護対象の回路または素子の正・負両極のうちの一方の極に直列的に接続され、ゲート電極が、保護対象の回路または素子の正・負両極のうちの一方の極に流入または流出する電流の値を電圧の値に変換して検出するように設定された電流電圧変換検出回路に接続され、保護対象の回路または素子に所定電流値以上の過大電流が流れると、その過大電流を電流電圧変換検出回路によって変換してなる電圧がゲート電極に印加されて閾値電圧が急峻に立ち上がることで、チャネル領域が実質的に絶縁状態となって、保護対象の回路または素子に対して過大電流が流れることを阻止する、というものである。
【００１５】
本発明によるさらに他の回路・素子保護回路は、保護対象の回路または素子に対する所定の最低電圧値以下の電圧の印加あるいは保護対象の回路または素子からの所定の最低電圧値以下の電圧の出力を防ぐための回路・素子保護回路であって、一対のソース領域およびドレイン領域と、ソース領域とドレイン領域との間に挟まれたチャネル領域と、チャネル領域上に形成された浮遊ゲートと、浮遊ゲート上に形成されたゲート電極とを有しており、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、保護対象の回路または素子の正・負両極のうちの一方の極にはソース領域およびチャネル領域ならびにドレイン領域がこの順または逆の順で直列的に接続され、他方の極にはゲート電極が接続され、かつゲート電極と他方の極との間には、ゲート電極に対して所定のオフセット電圧を印加するための定電圧電源が介挿されており、保護対象の回路または素子の正・負両極間の電圧が所定の最低電圧値以下になると、閾値電圧が急峻に立ち上がってチャネル領域を実質的に絶縁状態にする、というものである。
【００１６】
本発明による回路・素子保護素子は、保護対象の回路または素子に対する過大電圧の印加を防ぐために保護対象の回路または素子に接続される各接続端子を備えた回路・素子保護素子であって、一対のソース領域およびドレイン領域と、ソース領域とドレイン領域との間に挟まれたチャネル領域と、チャネル領域上に形成された浮遊ゲートと、浮遊ゲート上に形成されたゲート電極とを有しており、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、ソース領域およびチャネル領域ならびにドレイン領域が、この順または逆の順で直列的に保護対象の回路または素子の正・負両極のうちの一方の極に接続されるように設定された接続端子に接続され、ゲート電極が、他方の極に接続されるように設定された接続端子に接続されており、保護対象の回路または素子の正・負両極に所定電圧以上の過大電圧が印加されると、閾値電圧が急峻に立ち上がってチャネル領域が実質的に絶縁状態となって、保護対象の回路または素子に対して過大電圧が印加されることを阻止するように当該素子としての回路機能が設定されている。
【００１７】
本発明による他の回路・素子保護素子は、保護対象の回路または素子に過大電流が流れることを防ぐために保護対象の回路または素子に接続される各接続端子を備えた回路・素子保護素子であって、一対のソース領域およびドレイン領域と、ソース領域とドレイン領域との間に挟まれたチャネル領域と、チャネル領域上に形成された浮遊ゲートと、浮遊ゲート上に形成されたゲート電極とを有しており、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、ソース領域およびチャネル領域ならびにドレイン領域が、この順または逆の順で保護対象の回路または素子の正・負両極のうちの一方の極に直列的に接続される接続端子に接続されており、ゲート電極が、保護対象の回路または素子の正・負両極のうちの一方の極に流入または流出する電流の値を電圧の値に変換して検出するように設定された電流電圧変換検出回路に接続されており、かつ電流電圧変換検出回路は一方の極に接続される接続端子に接続されており、保護対象の回路または素子に所定電流値以上の過大電流が流れると、その過大電流を電流電圧変換検出回路によって変換してなる電圧がゲート電極に印加されて閾値電圧が急峻に立ち上がることで、チャネル領域が実質的に絶縁状態となって、保護対象の回路または素子に対して過大電流が流れることを阻止するように当該素子としての回路機能が設定されている。
【００１８】
本発明によるさらに他の回路・素子保護素子は、保護対象の回路または素子に対する所定の最低電圧値以下の電圧の印加あるいは保護対象の回路または素子からの所定の最低電圧値以下の電圧の出力を防ぐために保護対象の回路または素子に接続される各接続端子を備えた回路・素子保護素子であって、一対のソース領域およびドレイン領域と、ソース領域とドレイン領域との間に挟まれたチャネル領域と、チャネル領域上に形成された浮遊ゲートと、浮遊ゲート上に形成されたゲート電極とを有しており、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、ソース領域およびチャネル領域ならびにドレイン領域が、この順または逆の順で直列的に保護対象の回路または素子の正・負両極のうちの一方の極に接続されるように設定された接続端子に接続され、他方の極に接続されるように設定された接続端子にはゲート電極が接続され、かつゲート電極と他方の極との間には、ゲート電極に対して所定のオフセット電圧を印加するための定電圧電源が介挿されており、保護対象の回路または素子の正・負両極間の電圧が所定の最低電圧値以下になると、閾値電圧が急峻に立ち上がってチャネル領域が実質的に絶縁状態になるように当該素子としての回路機能が設定されている。
【００１９】
本発明による回路・素子保護回路または回路・素子保護素子では、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、保護対象の回路または素子の正・負両極のうちの一方の極にはソース領域およびチャネル領域ならびにドレイン領域がこの順または逆の順で直列的に接続され、他方の極にはゲート電極が接続されるように、この回路・素子保護回路自体またはこの回路・素子保護素子自体の回路系が設定されているので、保護対象の回路または素子の正・負両極に所定電圧以上の過大電圧が印加されると、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子の閾値電圧が急峻に立ち上がって（浮遊ゲート型トランジスタ素子の極性によっては立ち下がって）、そのとき印加されている過大電圧よりもさらに高い閾値電圧（浮遊ゲート型トランジスタ素子の極性によってはさらに低い閾値電圧）となるので、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子のチャネル領域が電流遮断状態となり（チャネル領域は実質的に絶縁状態となり）、その結果、保護対象の回路または素子に対して過大電圧が印加されることが阻止される。
【００２０】
本発明による他の回路・素子保護回路または回路・素子保護素子では、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、ソース領域およびチャネル領域ならびにドレイン領域が、この順または逆の順で、保護対象の回路または素子の正・負両極のうちの一方の極に直列的に接続され、ゲート電極が、保護対象の回路または素子の正・負両極のうちの一方の極に流入または流出する電流の値を電圧の値に変換して検出するように設定された電流電圧変換検出回路に接続されるように、この回路・素子保護回路自体またはこの回路・素子保護素子自体の回路系が設定されているので、保護対象の回路または素子に所定電流値以上の過大電流が流れると、その過大電流を電流電圧変換検出回路によって変換してなる電圧がゲート電極に印加されて閾値電圧が急峻に立ち上がって（浮遊ゲート型トランジスタ素子の極性によっては立ち下がって）、そのときゲート電極に印加されている電圧よりもさらに高い閾値電圧（浮遊ゲート型トランジスタ素子の極性によってはさらに低い閾値電圧）となるので、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子のチャネル領域が電流遮断状態となり（チャネル領域は実質的に絶縁状態となり）、その結果、保護対象の回路または素子に対して過大電流が流れることが阻止される。
【００２１】
本発明によるさらに他の回路・素子保護回路または回路・素子保護素子では、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、保護対象の回路または素子の正・負両極のうちの一方の極にはソース領域およびチャネル領域ならびにドレイン領域がこの順または逆の順で直列的に接続され、他方の極にはゲート電極が接続され、かつゲート電極と他方の極との間には、ゲート電極に対して所定のオフセット電圧を印加するための定電圧電源が介挿されているので、保護対象の回路または素子の正・負両極間の電圧が所定の最低電圧値以下になると、閾値電圧が急峻に立ち上がって（浮遊ゲート型トランジスタ素子の極性によっては立ち下がって）、そのときゲート電極に印加されている電圧よりもさらに高い閾値電圧（浮遊ゲート型トランジスタ素子の極性によってはさらに低い閾値電圧）となるので、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子のチャネル領域が電流遮断状態となり（チャネル領域は実質的に絶縁状態となり）、その結果、保護対象の回路または素子に対する所定の最低電圧値以下の電圧の印加あるいは保護対象の回路または素子からの所定の最低電圧値以下の電圧の出力が阻止される。
【００２２】
なお、上記の保護対象の回路または素子としては、例えば充放電可能なリチウムイオン二次電池などが可能である。あるいは各種センサ素子または半導体集積回路なども保護対象として可能である。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２４】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る回路・素子保護回路の概要構成を表したものである。なお、本発明の実施の形態に係る回路・素子保護素子は、この回路・素子保護回路を例えばＤＩＰ（Ｄｕａｌ ｉｎｌｉｎｅ ｐａｃｋａｇｅ）のようなパッケージング内に収容してなる１個の電子デバイス（素子）としたものであるから、その主要部の回路的構成およびその作用（機能）についても、以下、併せて説明する。
【００２５】
この回路・素子保護回路は、ゲート電極１に印加される電圧に対応して浮遊ゲート電極２に電荷が蓄積することで閾値電圧が非線形に急峻に立ち上がる特性を有するｎ型の浮遊ゲート型トランジスタ素子１００を備えており、保護対象の電子デバイス（以下、これを被保護対象と呼ぶ）としてのリチウムイオン二次電池２００の負極にはソース領域３およびチャネル領域４ならびにドレイン領域５が、この順または逆の順で直列的に接続されており、他方、正極にはゲート電極１が接続されている。
【００２６】
浮遊ゲート型トランジスタ素子１００は、一例を図２に示したように、一対のソース領域３およびドレイン領域５と、ソース領域３とドレイン領域５との間に挟まれたチャネル領域４（以下、これをソース−ドレイン間と呼ぶ場合あり）と、チャネル領域４上に形成されたトンネル酸化膜６と、シリコン酸化膜７およびシリコン窒化膜８とを積層してなる浮遊ゲート電極２と、浮遊ゲート電極２上に形成された酸化シリコンからなるトップ酸化膜９と、その上に形成されたゲート電極１とから、その主要部が構成されている。
【００２７】
この浮遊ゲート型トランジスタ素子１００は、図３（Ａ），（Ｂ）に一例を示したように、ゲート電極１に所定の電圧よりも低い電圧が印加されている状態では、閾値電圧は被保護対象のリチウムイオン二次電池２００の許容最低電圧よりも低い電圧、あるいはほぼ０（すなわちソース−ドレイン間が導通状態にある）となっているが（図３（Ａ），（Ｂ）では、これを低Ｖｔｈ状態と呼ぶ）、リチウムイオン二次電池２００に所定の大きさ以上の電圧（これを過大電圧と呼ぶものとする）が印加されると、閾値電圧が急峻に立ち上がって、そのとき印加されている過大電圧よりもさらに高い閾値電圧になり（図３（Ａ），（Ｂ）では、これを高Ｖｔｈ状態と呼ぶ）、チャネル領域４が非導通状態となって（ソース−ドレイン間が遮断状態となって）、被保護対象のリチウムイオン二次電池２００に対して過大電圧が印加されることを防ぐことができるように設定されている。なお、図３（Ａ），（Ｂ）では、横軸のゲート電圧のスケールを等しく設定されており、図３（Ｂ）の横軸における閾値電圧が急峻に立ち上がるゲート電圧の位置と図３（Ａ）の横軸における閾値電圧が急峻に立ち上がるゲート電圧の位置とが互いに揃うように描いてあることは言うまでもない。
【００２８】
浮遊ゲート型トランジスタ素子１００は、所定電圧以上の過大電圧が印加されると閾値電圧が急峻に（非線形に、極めて大きな傾きで急激に）立ち上がって、実質的にチャネル領域４が電流遮断状態となることが可能であるほどに十分に高い電気抵抗状態（実質的に無限大と見做せるような高電気抵抗の状態）となるように設定されている。
【００２９】
例えば、被保護対象であるリチウムイオン二次電池２００の公称定格充電電圧が８［Ｖ］であり、充電最大許容電圧が１０［Ｖ］である場合、浮遊ゲート型トランジスタ素子１００はゲート電圧が１０［Ｖ］超になると（例えば１１［Ｖ］あるいはそれ以上になると）、閾値電圧が極めて急峻に立ち上がって高Ｖｔｈ状態となり、チャネル領域４が実質的に遮断状態となるように設定されている。
【００３０】
そのような閾値電圧特性は、浮遊ゲート型トランジスタ素子１００の場合には、トンネル酸化膜６および浮遊ゲート電極２の膜厚を適宜に設定することによって所望の特性に設定することが可能である。例えば、図２に示したような積層構造の浮遊ゲート型トランジスタ素子１００の場合には、トンネル酸化膜６の厚さを３［ｎｍ］、浮遊ゲート電極２の厚さを４［ｎｍ］、トップ酸化膜９の厚さを５［ｎｍ］とすることで、ゲート電極１の電圧が０［Ｖ］から約１０［Ｖ］未満までの間は閾値電圧は例えば１［Ｖ］以下の低Ｖｔｈ状態で一定であり、ゲート電極１の電圧が約１０［Ｖ］を超えると、閾値電圧が急峻に立ち上がって１０［Ｖ］よりも高い値になる、といった特性を具現化することが可能である。
【００３１】
この浮遊ゲート型トランジスタ素子１００は、図４（Ａ），（Ｂ）に一例としてパルス入力がゲート電極１に印加される場合を模式的に示しているように、被保護対象の最大許容電圧以下の通常の電圧が印加されているときには、ソース−ドレイン間が導通状態となっているが、最大許容電圧を超えた過大電圧が印加されると、閾値電圧が急峻に立ち上がってソース−ドレイン間が非導通状態となり、導通可能な電流量が急峻に極小または実質的に０になる。このようにして、過大電圧が印加されている間は遮断状態を継続する。そしてその過大電圧の印加が解消されると、例えば１秒間のような所定の待機時間を経た後に、自動的にチャネル領域４が導通状態に戻る（復帰する）ように設定されている。なお、図４では過大電圧が時間差を有して２度に亘って印加された場合を示している。従って、一度の過大電圧の印加によって継続される待機時間は、図４に示したものの約半分程度になる。
【００３２】
待機時間は、例えば浮遊ゲート電極２における電荷容量、トンネル酸化膜６の厚さまたは電気抵抗値などを浮遊ゲート型トランジスタ素子１００の製造時点で適切な値に調節することによって、所望の長さに設定することができる。一例として、上記に示したような膜厚設計の浮遊ゲート型トランジスタ素子１００の場合では、待機時間は約１秒程度となるが、この他にも、例えば図５（Ａ），（Ｂ）に一例を示したように１分間や１時間のような長い時間に設定することも可能である。あるいは図６（Ａ），（Ｂ）に一例を示したように１秒未満のような短い時間に設定することも可能である。
【００３３】
過大電圧の印加に対する耐圧特性については、例えばこの浮遊ゲート型トランジスタ素子１００の全体的な大きさや面積等を過大電圧に対して十分に耐えることができるように適宜に設計すればよいことは言うまでもない。
【００３４】
この回路・素子保護回路に用いられている能動素子としては実質的に浮遊ゲート型トランジスタ素子１００のみであるから、この回路・素子保護回路は、半導体集積回路を用いた一般的な保護回路（図示省略）のような繁雑な構成のものと比較して、素子構造の最適な設計およびそれに基づいた素子のハードウェアの製造を極めて簡易に（従って高い生産能率で低コストに）行うことが可能なものとなっている。
【００３５】
ここで、この回路・素子保護回路に用いることが可能な浮遊ゲート型トランジスタ素子１００の種類のうちには、ゲート電極１の電圧が過大電圧に該当するような高い電圧よりも低い（例えば上記の膜厚設計の場合には１０［Ｖ］未満など）ときには、例えば５［Ｖ］のような所定の低Ｖｔｈ電圧になっているという閾値電圧特性を備えたものもある。このような閾値電圧特性を備えた浮遊ゲート型トランジスタ素子１００を用いることで、被保護対象に印加される電圧が例えば５［Ｖ］未満のような所定の電圧未満になると遮断を行うようにすることも可能である。従って、このような閾値電圧特性の浮遊ゲート型トランジスタ素子１００を用いることにより、上記のような最大許容電圧を超えた電圧が印加された場合に遮断を行うという機能と相まって、例えば５［Ｖ］以上１０［Ｖ］以下のような所定の電圧範囲内の適正な電圧が印加されるときには導通状態となって、被保護対象に対して通常の電圧印加が行われるが、その所定の電圧範囲を逸脱した（５［Ｖ］未満または１０［Ｖ］超の）電圧が印加されるときには非導通状態となって、回路系の（電圧および電流の）遮断を行う、という機能を備えた回路・素子保護回路を実現することなども可能である。
【００３６】
なお、図７に示したような回路構成とすることにより、ｐ型の浮遊ゲート型トランジスタ素子１００を用いて上記と同様の機能を備えた回路・素子保護回路を実現することができる。すなわち、過大電圧がゲート電極１に印加されたときのｐ型の浮遊ゲート型トランジスタ素子１００の遮断作用は、図８（Ａ），（Ｂ）に一例を示したような閾値電圧の急峻な立ち下がりによって成される。なお、このｐ型の場合には、過大電圧印加の際の遮断作用は、図８に示したように、図３に示したｎ型の場合とはちょうど逆極性の作用によって行われる。
【００３７】
［第２の実施の形態］
図９は、本発明の第２の実施の形態に係る回路・素子保護回路の概要構成を表したものである。なお、以下の説明では、説明および図示の簡潔化を図るために、第１の実施の形態と同様の部位については同じ符号を付すものとし、またその詳細な説明については省略する。
【００３８】
この回路・素子保護回路は、被保護対象に過大電流が流れることを防ぐ機能を実現するもので、閾値電圧が非線形に変化する特性を有する、ｐ型の浮遊ゲート型トランジスタ素子１００を備えている。その浮遊ゲート型トランジスタ素子１００のソース領域３およびチャネル領域４ならびにドレイン領域５は、この順または逆の順で、被保護対象の正極と外部から印加される電圧の入力を受ける接続端子１０との間に、直列的に介挿されるように接続されており、ゲート電極１は、被保護対象の負極に流入または流出する電流の値を電圧の値に変換して検出するように設定された電気抵抗素子を組み合わせてなる電流電圧変換検出回路３００に接続されている。
【００３９】
この回路・素子保護回路では、例えばリチウムイオン二次電池２００のような被保護対象に所定電流値以上の過大電流が流れると、その過大電流を電流電圧変換検出回路３００によって変換してなる電圧がゲート電極１に印加されて閾値電圧が急峻に立ち下がるので、ソース−ドレイン間（チャネル領域４）が実質的に非導通状態となって、被保護対象に過大電流が流れることを阻止することができるように設定されている。
【００４０】
電流電圧変換検出回路３００は、最も簡易なものの一例としては、図９に示したような電気抵抗素子を組み合わせてなる回路などが可能である。すなわち、所定の電流値以上の過大電流が流れると、その電流値に対応して所定の電圧降下が生じるように電気抵抗値が設定されている高抵抗素子１１（Ｒ）と、それよりも抵抗値が低い低抵抗素子１２（ｒ）とが直列に接続されており、両者の接続点の電圧が浮遊ゲート型トランジスタ素子１００のゲート電極１に印加されるように配線されている。他方、浮遊ゲート型トランジスタ素子１００のソース−ドレインの前段および後段にはそれぞれ、正常時の適正な電流が流れている状態では実質的に有意な（実用上十分に無視できる程度の）電圧低下（電圧降下）が生じることのない程度に十分に低い抵抗値を有する微少抵抗素子１３（ｒσ）が直列に接続されている。なお、微少抵抗素子１３については、ソース−ドレインの前段および後段の回路配線（例えばニッケル系合金のような金属材料からなる配線など）自体がｒσとして適度な微少の電気抵抗を有している場合には、そのような微少な電気抵抗であってもよいことは言うまでもない。また、過大電流を過大電圧として検出するための回路系としては、図９に示したような電流電圧変換検出回路３００の他にも、種々の回路構成や方式のものが可能である。換言すれば、図８に示した電流電圧変換検出回路３００は最も簡易な構成としての一例であって、過大電流を過大電圧として検出して浮遊ゲート型トランジスタ素子１００のゲート電極１に印加するための回路系の構成は、電流電圧変換検出回路３００のみには限定されないことは言うまでもない。
【００４１】
ここで、電流電圧変換検出回路３００の動作（作用）について説明する。高抵抗素子１１における電圧降下量は、その高抵抗素子１１自体の電気抵抗値およびそれを流れる電流値によって定まる。従って、高抵抗素子１１の電気抵抗値の大きさは、遮断を行うべき電流値と、浮遊ゲート型トランジスタ素子１００の閾値が低Ｖｔｈから高Ｖｔｈへと変化する臨界電圧値とに基づいて適宜に定められるものであることは言うまでもない。
【００４２】
通常時の適正な電流が流れている状態では、図１０に模式的に示したように、高抵抗素子１１における電圧降下（ΔＶＲ）は小さい。しかし、過大電流が流れる状態では、図１１に模式的に示したように、その過大電流に比例して、高抵抗素子１１における電圧降下（ΔＶＲ）は通常時と比較して著しく大きなものとなる。従って、このときのゲート電極１のソース−ドレインに対する相対的な電位（電圧）は所定の電圧値よりも低いものとなるので、図８に一例を示したような浮遊ゲート型トランジスタ素子１００の閾値電圧特性によって、閾値電圧が急峻に立ち下がり、ソース−ドレイン間が非導通状態となる。その結果、被保護対象に過大電流が流れることを阻止することができる。
【００４３】
そして、例えばユーザーが過大電流の要因を取り去るなどの処置を施して、被保護対象および浮遊ゲート型トランジスタ素子１００を含んだ回路系に過大電流が流れている状態が解消されると、浮遊ゲート型トランジスタ素子１００が固有に有している所定の待機時間を経過した後に、浮遊ゲート型トランジスタ素子１００のソース−ドレイン間が導通状態に戻るので、回路系を導通状態に自動的に復帰させることができる。
【００４４】
なお、被保護対象が例えばニッケルカドミウム二次電池である場合には、一般に充電の際には放電時の最大許容電流よりも大きな電流を流すように設定されていることが多いので、そのような充電の際の大きな電流を過大電流として検出して誤って遮断すること等のないように、図１２に一例を示したように、充電の際には浮遊ゲート型トランジスタ素子１００を介さずに、充電電流を直截的に二次電池へと流すためのバイパス配線１４を付設してもよい。
【００４５】
あるいはさらに、図１３に示したように、第２の浮遊ゲート型トランジスタ素子１０１および第２の電流電圧変換検出回路３０１をバイパス配線１４に付設して、充電の際の最大許容電流を超えた過大電流を遮断するようにしてもよい。
【００４６】
あるいは、図９に示した回路・素子保護回路では、浮遊ゲート型トランジスタ素子１００が非導通状態になると、過大電流は電流電圧変換検出回路３００の高抵抗素子１１および低抵抗素子１２に集中して流れることになるので、極めて大きな電流値の過大電流が流れる場合には、電流電圧変換検出回路３００が損傷したり発熱するなどの虞もある。そこで、図１４に一例を示したように、２段目のｎ型の浮遊ゲート型トランジスタ素子１０２を電流電圧変換検出回路３００にさらに付設して、電流電圧変換検出回路３００に過大な電流が流れた場合には、その電流も２段目の浮遊ゲート型トランジスタ素子１０２によって遮断するようにしてもよい。
【００４７】
なお、電流電圧変換検出回路３００としては、上記のような電気抵抗素子を組み合わせてなる回路構成の他にも種々のものが可能である。例えば、高抵抗素子１１によって生じた電圧降下を増幅して浮遊ゲート型トランジスタ素子１００に印加するための増幅回路素子（図示省略）などをさらに付加してもよい。但しその場合には、その増幅回路素子を付加することに伴って、少なくともそのぶんは、電流電圧変換検出回路３００の全体的な回路構成が繁雑化する傾向にあることは言うまでもない。
【００４８】
［第３の実施の形態］
図１５は、本発明の第３の実施の形態に係る回路・素子保護回路の概要構成を表したものである。なお、以下の説明では、説明および図示の簡潔化を図るために、第１の実施の形態と同様の部位については同じ符号を付すものとし、またその詳細な説明については省略する。
【００４９】
この回路・素子保護回路は、被保護対象に対する所定の最低電圧値以下の電圧の印加あるいは被保護対象からの所定の最低電圧値以下の電圧の出力を防ぐという機能を実現するもので、閾値電圧が非線形に変化する特性を有する、ｐ型の浮遊ゲート型トランジスタ素子１００を備えている。その浮遊ゲート型トランジスタ素子１００のソース領域３およびチャネル領域４ならびにドレイン領域５は、この順または逆の順で、被保護対象であるリチウムイオン二次電池２００の負極に直列的に接続され、他方、ゲート電極１は正極に接続されており、かつそのゲート電極１と正極との間には、ゲート電極１に対して所定のオフセット電圧を印加するための定電圧電源として、例えば長期間耐久性が良好な小型電池４００が介挿されている。その小型電池４００の定格出力電圧は、被保護対象であるリチウムイオン二次電池２００の定格出力電圧よりも高い電圧となっているので、ゲート電極１に印加される電圧（換言すればソース−ドレインを基準電位＝０としたときのゲート電極１の電位）は、小型電池４００の定格出力電圧によってオフセットされて負の電位（負電圧）となっている。なお、小型電池４００に起因した無駄な（不要な）電流が流れることを防ぐために、例えばダイオード素子１５が小型電池４００に直列的に介挿されている。
【００５０】
この回路・素子保護回路では、被保護対象のリチウムイオン二次電池２００の正・負両極間の電圧が所定の最低電圧値以下になると、浮遊ゲート型トランジスタ素子１００の閾値電圧が急峻に立ち下がって、そのとき印加されている負電圧よりもさらに低い閾値電圧になり（絶対値としては大きな値になり）、ソース−ドレイン間が非導通状態となる（ソース−ドレイン間が遮断状態となる）ことで、被保護対象の電圧が所定の最低電圧値以下になるとその被保護対象を含んだ回路系を遮断することができるように設定されている。
【００５１】
より具体的な一例として、例えば被保護対象のリチウムイオン二次電池２００の正常時の公称出力電圧が１０［Ｖ］、低電圧電源である小型電池４００の出力電圧が１５［Ｖ］、浮遊ゲート型トランジスタ素子１００の閾値電圧が急峻に立ち下がる臨界点である臨界電圧値（ＶＧ−ｃｒ）が−６［Ｖ］である場合について述べると、被保護対象の端子間電圧が所定の最低電圧値以上の適正な電圧（例えば１０［Ｖ］）であるときには、図１６の右側に模式的に示したように、ゲート電極１の電圧は小型電池４００によってオフセットされて−５［Ｖ］となっている。しかし、被保護対象の端子間電圧が所定の最低電圧値未満の低い電圧（例えば８［Ｖ］）になると、その−２［Ｖ］の電圧低下によって、図１７の右側に模式的に示したように、ゲート電極１の電圧（ＶＧ）は−７［Ｖ］に低下する。この−７［Ｖ］はゲート電極１の電圧は臨界電圧値（ＶＧ−ｃｒ）の−６［Ｖ］よりも低い値なのだから、浮遊ゲート型トランジスタ素子１００の閾値電圧が急峻に立ち下がって、このときゲート電極１に印加されている電圧値（−７［Ｖ］）よりも低い値となるので、浮遊ゲート型トランジスタ素子１００のソース−ドレイン間が非導通状態となり、その浮遊ゲート型トランジスタ素子１００および被保護対象を含んだ回路系が遮断される。
【００５２】
ここで、閾値電圧が急峻に変化する臨界電圧値（ＶＧ−ｃｒ）は、小型電池４００のような定電圧電源の出力電圧を調節することによって、浮遊ゲート型トランジスタ素子１００に固有の特性とは別に、適宜に変更（シフト）可能となっている。
【００５３】
なお、図１８に示したような回路構成とすることにより、ｎ型の浮遊ゲート型トランジスタ素子１００を用いて上記と同様の機能を備えた回路・素子保護回路を実現することができる。この場合、回路系の遮断は、ｎ型の浮遊ゲート型トランジスタ素子１００における図３に一例を示したような閾値電圧の急峻な立ち上がりによって成されるものであることは言うまでもない。
【００５４】
なお、上記の第１の実施の形態に係る回路・素子保護回路は、図１９に示したような接続端子としての接続ピン１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ，１８Ｅを備えたＦＩＰ（Ｆｌａｔ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型のパッゲージ１９Ａに収容して、一個の回路・素子保護素子とすることも可能である。ここで、接続ピン１８Ａは被保護対象の正極に、接続ピン１８Ａは被保護対象の負極に、接続ピン１８ＣはＧＮＤ（接地）に、接続ピン１８Ｄは外部の負荷または電源等（図示省略）の正極に、接続ピン１８Ｄは外部の負荷または電源等の負極に、それぞれ接続されるように設定されている。
【００５５】
また、上記の第２の実施の形態に係る回路・素子保護回路は、図２０に示したような接続端子または接続ピン１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ，１８Ｅを備えたパッゲージ１９Ｂに収容して、一個の回路・素子保護素子とすることも可能である。
【００５６】
また、上記の第３の実施の形態に係る回路・素子保護回路は、図２１に示したような接続端子または接続ピン１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ，１８Ｅ，１８Ｆ，１８Ｇを備えたパッゲージ１９Ｃに収容して、一個の回路・素子保護素子とすることも可能である。なお、この場合には、小型電池４００のようなオフセット電圧用の定電圧電源を回路・素子保護回路のパッゲージ１９Ｃの内部に内蔵することは実際上困難であるから、パッゲージ１９Ｃに接続ピン１８Ｆ，１８Ｇを設けておき、その接続ピン１８Ｆ，１８Ｇを介して外部の小型電池４００に接続してオフセット電圧を得るようにすることが望ましい。
【００５７】
また、上記のような第１ないし第３の実施の形態の回路・素子保護回路が保護対象とすることが可能な回路または素子としては、上記のようなリチウムイオン二次電池のみには限定されないことは言うまでもない。その他にも、例えば、人間の肉体的・体感覚的な行動を機械的にシミュレートするロボットの制御回路系やその制御量に関する現状の状態量などを検出するために用いられる各種センサに上記のような本発明に係る回路・素子保護回を組み込んで、外部から過大な刺激が入力されたときの、いわゆる麻痺状態をシミュレートすることなども可能である。例えば視覚センサからの出力信号が過大電圧になると遮断状態になって、あたかも人間の感覚で言うところの「眩惑」したような状態の動作をロボットに行わせるようにすることなども可能である。その他にも、種々の応用が可能であることは言うまでもない。
【００５８】
【発明の効果】
以上説明したように、請求項１ないし３のいずれかに記載の回路・素子保護回路または請求項１１ないし１３のいずれかに記載の回路・素子保護素子によれば、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、保護対象の回路または素子の正・負両極のうちの一方の極にはソース領域およびチャネル領域ならびにドレイン領域がこの順または逆の順で直列的に接続され、他方の極にはゲート電極が接続されるように、この回路・素子保護回路自体またはこの回路・素子保護素子自体の回路系が設定されており、保護対象の回路または素子の正・負両極に所定電圧以上の過大電圧が印加されると、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子の閾値電圧が急峻に変化して、そのとき印加されている過大電圧よりもさらに高い閾値電圧（浮遊ゲート型トランジスタ素子の極性によってはさらに低い閾値電圧）となるので、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子のチャネル領域が電流遮断状態となり、その結果、保護対象の回路または素子に対して過大電圧が印加されることを阻止することができる。しかも、そのような過大電圧の印加を遮断する機能は浮遊ゲート型トランジスタ素子によって行われるので、この回路・素子保護回路またはこの回路・素子保護素子の物理的構造および回路的構成を極めて簡易なものとすることができる。
【００５９】
また、請求項４ないし６のいずれかに記載の回路・素子保護回路または請求項１４ないし１６のいずれかに記載の回路・素子保護素子によれば、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、ソース領域およびチャネル領域ならびにドレイン領域が、この順または逆の順で、保護対象の回路または素子の正・負両極のうちの一方の極に直列的に接続され、ゲート電極が、保護対象の回路または素子の正・負両極のうちの一方の極に流入または流出する電流の値を電圧の値に変換して検出するように設定された電流電圧変換検出回路に接続されるように、この回路・素子保護回路自体またはこの回路・素子保護素子自体の回路系が設定されているので、保護対象の回路または素子に所定電流値以上の過大電流が印加されると、その過大電流を電流電圧変換検出回路によって変換してなる電圧がゲート電極に印加されて閾値電圧が急峻に変化して、そのときゲート電極に印加されている電圧よりもさらに高い閾値電圧（浮遊ゲート型トランジスタ素子の極性によってはさらに低い閾値電圧）となるので、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子のチャネル領域が電流遮断状態となり、その結果、保護対象の回路または素子に対して過大電流が流れることを阻止することができる。しかも、そのような過大電流を遮断する機能は浮遊ゲート型トランジスタ素子によって行われるので、この回路・素子保護回路またはこの回路・素子保護素子の物理的構造および回路的構成を極めて簡易なものとすることができる。
【００６０】
また、請求項７ないし９のいずれかに記載の回路・素子保護回路または請求項１７ないし１９のいずれかに記載の回路・素子保護素子によれば、ゲート電極に印加される電圧に対応して浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、保護対象の回路または素子の正・負両極のうちの一方の極にはソース領域およびチャネル領域ならびにドレイン領域がこの順または逆の順で直列的に接続され、他方の極にはゲート電極が接続され、かつゲート電極と他方の極との間には、ゲート電極に対して所定のオフセット電圧を印加するための定電圧電源が介挿されているので、保護対象の回路または素子の正・負両極間の電圧が所定の最低電圧値以下になると、閾値電圧が急峻に変化して、そのときゲート電極に印加されている電圧よりもさらに高い閾値電圧（浮遊ゲート型トランジスタ素子の極性によってはさらに低い閾値電圧）となるので、この回路・素子保護回路またはこの回路・素子保護素子の内蔵する浮遊ゲート型トランジスタ素子のチャネル領域が電流遮断状態となり、その結果、保護対象の回路または素子に対する所定の最低電圧値以下の電圧の印加あるいは保護対象の回路または素子からの所定の最低電圧値以下の電圧の出力を阻止することができる。しかも、そのような遮断を行う機能は浮遊ゲート型トランジスタ素子によって行われるので、この回路・素子保護回路またはこの回路・素子保護素子の物理的構造および回路的構成を極めて簡易なものとすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る回路・素子保護回路の概要構成を表した図である。
【図２】浮遊ゲート型トランジスタ素子の概要構成を表した図である。
【図３】ｎ型浮遊ゲート型トランジスタ素子の閾値電圧特性をゲート電圧−ドレイン電流グラフ（Ａ）およびゲート電圧−閾値電圧グラフで表した図である。
【図４】パルス入力がゲート電極に印加される場合の浮遊ゲート型トランジスタ素子の動作の一例を模式的に表した図である。
【図５】浮遊ゲート型トランジスタ素子における待機時間のバリエーションとして、図４に示したものよりも長時間の場合の一例を示した図である。
【図６】浮遊ゲート型トランジスタ素子における待機時間のバリエーションとして、図４に示したものよりも短時間の場合の一例を示した図である。
【図７】本発明の第１の実施の形態に係る回路・素子保護回路の概要構成のバリエーションの一つを表した図である。
【図８】ｐ型浮遊ゲート型トランジスタ素子の閾値電圧特性をゲート電圧−ドレイン電流グラフ（Ａ）およびゲート電圧−閾値電圧グラフで表した図である。
【図９】本発明の第２の実施の形態に係る回路・素子保護回路の概要構成を表した図である。
【図１０】通常時の電流電圧変換検出回路の内部における電圧降下を模式的に表した図である。
【図１１】過大電流が流れる状態での電流電圧変換検出回路の内部における電圧降下を模式的に表した図である。
【図１２】充電電流を直截的に二次電池へと流すためのバイパス配線を付設した場合の一例を表した図である。
【図１３】第２の浮遊ゲート型トランジスタ素子および第２の電流電圧変換検出回路をバイパス配線に付設した場合の一例を表した図である。
【図１４】２段目のｎ型の浮遊ゲート型トランジスタ素子を電流電圧変換検出回路にさらに付設した場合の一例を表した図である。
【図１５】本発明の第３の実施の形態に係る回路・素子保護回路の概要構成を表した図である。
【図１６】通常時の浮遊ゲート型トランジスタ素子のゲート電極の電位とソース−ドレインの電位と臨界値電圧の電位との相対的な関係を模式的に表した図である。
【図１７】電圧低下時の浮遊ゲート型トランジスタ素子のゲート電極の電位とソース−ドレインの電位と臨界値電圧の電位とでの相対的な関係を模式的に表した図である。
【図１８】本発明の第３の実施の形態に係る回路・素子保護回路の概要構成のバリエーションの一つを表した図である。
【図１９】第１の実施の形態に係る回路・素子保護回路をパッゲージに収容してなる回路・素子保護素子の概要構成を表した図である。
【図２０】第２の実施の形態に係る回路・素子保護回路をパッゲージに収容してなる回路・素子保護素子の概要構成を表した図である。
【図２１】第３の実施の形態に係る回路・素子保護回路をパッゲージに収容してなる回路・素子保護素子の概要構成を表した図である。
【図２２】従来の二次電池用保護回路の一例を表した図である。
【符号の説明】
１…ゲート電極、２…浮遊ゲート電極、３…ソース領域、４…チャネル領域、５…ドレイン領域、１００…浮遊ゲート型トランジスタ素子、２００…被保護対象、３００…電流電圧変換検出回路

Claims (20)

1. 保護対象の回路または素子に対する過大電圧の印加を防ぐための回路・素子保護回路であって、
   一対のソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれたチャネル領域と、前記チャネル領域上に形成された浮遊ゲートと、前記浮遊ゲート上に形成されたゲート電極とを有しており、前記ゲート電極に印加される電圧に対応して前記浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、
   前記保護対象の回路または素子の正・負両極のうちの一方の極には前記ソース領域および前記チャネル領域ならびに前記ドレイン領域がこの順または逆の順で直列的に接続され、他方の極には前記ゲート電極が接続され、
   前記保護対象の回路または素子の正・負両極に所定電圧以上の過大電圧が印加されると、閾値電圧が急峻に立ち上がって前記チャネル領域が実質的に絶縁状態となって、前記保護対象の回路または素子に対して前記過大電圧が印加されることを阻止する
   ことを特徴とする回路・素子保護回路。
2. 前記浮遊ゲート型トランジスタ素子がｐ型の浮遊ゲート型トランジスタ素子であり、
   前記ゲート電極が、前記保護対象の回路または素子の負極に接続され、
   前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正極に接続される
   ことを特徴とする請求項１記載の回路・素子保護回路。
3. 前記浮遊ゲート型トランジスタ素子がｎ型の浮遊ゲート型トランジスタ素子であり、
   前記ゲート電極が、前記保護対象の回路または素子の正極に接続され、
   前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の負極に接続される
   ことを特徴とする請求項１記載の回路・素子保護回路。
4. 保護対象の回路または素子に過大電流が流れることを防ぐための回路・素子保護回路であって、
   一対のソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれたチャネル領域と、前記チャネル領域上に形成された浮遊ゲートと、前記浮遊ゲート上に形成されたゲート電極とを有しており、前記ゲート電極に印加される電圧に対応して前記浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、
   前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で、前記保護対象の回路または素子の正・負両極のうちの一方の極に直列的に接続され、前記ゲート電極が、前記保護対象の回路または素子の正・負両極のうちの一方の極に流入または流出する電流の値を電圧の値に変換して検出するように設定された電流電圧変換検出回路に接続され、
   前記保護対象の回路または素子に所定電流値以上の過大電流が流れると、その過大電流を前記電流電圧変換検出回路によって変換してなる電圧が前記ゲート電極に印加されて閾値電圧が急峻に立ち上がることで、前記チャネル領域が実質的に絶縁状態となって、前記保護対象の回路または素子に対して前記過大電流が流れることを阻止する
   ことを特徴とする回路・素子保護回路。
5. 前記浮遊ゲート型トランジスタ素子がｐ型の浮遊ゲート型トランジスタ素子であり、
   前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正極に接続され、
   前記ゲート電極が、前記電流電圧変換検出回路によって変換されて出力された電圧を印加されるように前記電流電圧変換検出回路に接続される
   ことを特徴とする請求項４記載の回路・素子保護回路。
6. 前記浮遊ゲート型トランジスタ素子がｎ型の浮遊ゲート型トランジスタ素子であり、
   前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の負極に接続され、
   前記ゲート電極が、前記電流電圧変換検出回路によって変換されて出力された電圧を印加されるように前記電流電圧変換検出回路に接続される
   ことを特徴とする請求項４記載の回路・素子保護回路。
7. 保護対象の回路または素子に対する所定の最低電圧値以下の電圧の印加あるいは保護対象の回路または素子からの所定の最低電圧値以下の電圧の出力を防ぐための回路・素子保護回路であって、
   一対のソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれたチャネル領域と、前記チャネル領域上に形成された浮遊ゲートと、前記浮遊ゲート上に形成されたゲート電極とを有しており、前記ゲート電極に印加される電圧に対応して前記浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、
   前記保護対象の回路または素子の正・負両極のうちの一方の極には前記ソース領域および前記チャネル領域ならびに前記ドレイン領域がこの順または逆の順で直列的に接続され、他方の極には前記ゲート電極が接続され、かつ前記ゲート電極と前記他方の極との間には、前記ゲート電極に対して所定のオフセット電圧をするための定電圧電源が介挿されており、
   前記保護対象の回路または素子の正・負両極間の電圧が所定の最低電圧値以下になると、閾値電圧が急峻に立ち上がって前記チャネル領域が実質的に絶縁状態になる
   ことを特徴とする回路・素子保護回路。
8. 前記浮遊ゲート型トランジスタ素子がｐ型の浮遊ゲート型トランジスタ素子であり、
   前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の負極に接続され、
   前記ゲート電極が、前記定電圧電源を介して、前記保護対象の回路または素子の正極に接続され、
   前記定電圧電源は、前記保護対象の回路または素子の極性とは逆極性のオフセット電圧を前記ゲート電極に印加するように設定されている
   ことを特徴とする請求項７記載の回路・素子保護回路。
9. 前記浮遊ゲート型トランジスタ素子がｎ型の浮遊ゲート型トランジスタ素子であり、
   前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正極に接続され、
   前記ゲート電極が、前記定電圧電源を介して、前記保護対象の回路または素子の負極に接続され、
   前記定電圧電源は、前記保護対象の回路または素子の極性とは逆極性のオフセット電圧を前記ゲート電極に印加するように設定されている
   ことを特徴とする請求項７記載の回路・素子保護回路。
10. 前記保護対象の回路または素子が、充放電可能な二次電池である
    ことを特徴とする請求項１記載の回路・素子保護回路。
11. 保護対象の回路または素子に対する過大電圧の印加を防ぐために前記保護対象の回路または素子に接続される各接続端子を備えた回路・素子保護素子であって、
    一対のソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれたチャネル領域と、前記チャネル領域上に形成された浮遊ゲートと、前記浮遊ゲート上に形成されたゲート電極とを有しており、前記ゲート電極に印加される電圧に対応して前記浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、
    前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正・負両極のうちの一方の極に接続されるように設定された接続端子に接続され、前記ゲート電極が、他方の極に接続されるように設定された接続端子に接続されており、
    前記保護対象の回路または素子の正・負両極に所定電圧以上の過大電圧が印加されると、閾値電圧が急峻に立ち上がって前記チャネル領域が実質的に絶縁状態となって、前記保護対象の回路または素子に対して前記過大電圧が印加されることを阻止するように当該素子としての回路機能が設定されている
    ことを特徴とする回路・素子保護素子。
12. 前記浮遊ゲート型トランジスタ素子がｐ型の浮遊ゲート型トランジスタ素子であり、
    前記ゲート電極が、前記保護対象の回路または素子の負極に接続されるように設定された接続端子に接続され、前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正極に接続されるように設定された接続端子に接続されている
    ことを特徴とする請求項１１記載の回路・素子保護素子。
13. 前記浮遊ゲート型トランジスタ素子がｎ型の浮遊ゲート型トランジスタ素子であり、
    前記ゲート電極が、前記保護対象の回路または素子の正極に接続されるように設定された接続端子に接続され、前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の負極に接続されるように設定された接続端子に接続されている
    ことを特徴とする請求項１１記載の回路・素子保護素子。
14. 保護対象の回路または素子に過大電流が流れることを防ぐために前記保護対象の回路または素子に接続される各接続端子を備えた回路・素子保護素子であって、
    一対のソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれたチャネル領域と、前記チャネル領域上に形成された浮遊ゲートと、前記浮遊ゲート上に形成されたゲート電極とを有しており、前記ゲート電極に印加される電圧に対応して前記浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、
    前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で前記保護対象の回路または素子の正・負両極のうちの一方の極に直列的に接続される接続端子に接続されており、
    前記ゲート電極が、前記保護対象の回路または素子の正・負両極のうちの一方の極に流入または流出する電流の値を電圧の値に変換して検出するように設定された電流電圧変換検出回路に接続されており、かつ前記電流電圧変換検出回路は前記一方の極に接続される接続端子に接続されており、
    前記保護対象の回路または素子に所定電流値以上の過大電流が流れると、その過大電流を前記電流電圧変換検出回路によって変換してなる電圧が前記ゲート電極に印加されて閾値電圧が急峻に立ち上がることで、前記チャネル領域が実質的に絶縁状態となって、前記保護対象の回路または素子に対して前記過大電流が流れることを阻止するように当該素子としての回路機能が設定されている
    ことを特徴とする回路・素子保護素子。
15. 前記浮遊ゲート型トランジスタ素子がｐ型の浮遊ゲート型トランジスタ素子であり、
    前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正極に接続される接続端子に接続されており、前記ゲート電極が、前記電流電圧変換検出回路によって変換されて出力された電圧を印加されるように前記電流電圧変換検出回路に接続されている
    ことを特徴とする請求項１４記載の回路・素子保護素子。
16. 前記浮遊ゲート型トランジスタ素子がｎ型の浮遊ゲート型トランジスタ素子であり、
    前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の負極に接続される接続端子に接続されており、
    前記ゲート電極が、前記電流電圧変換検出回路によって変換されて出力された電圧を印加されるように前記電流電圧変換検出回路に接続されている
    ことを特徴とする請求項１４記載の回路・素子保護素子。
17. 保護対象の回路または素子に対する所定の最低電圧値以下の電圧の印加あるいは保護対象の回路または素子からの所定の最低電圧値以下の電圧の出力を防ぐために前記保護対象の回路または素子に接続される各接続端子を備えた回路・素子保護素子であって、
    一対のソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれたチャネル領域と、前記チャネル領域上に形成された浮遊ゲートと、前記浮遊ゲート上に形成されたゲート電極とを有しており、前記ゲート電極に印加される電圧に対応して前記浮遊ゲートに電荷が蓄積することで閾値電圧が非線形に変化する特性を有する浮遊ゲート型トランジスタ素子を備えており、
    前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正・負両極のうちの一方の極に接続されるように設定された接続端子に接続され、他方の極に接続されるように設定された接続端子には前記ゲート電極が接続され、かつ前記ゲート電極と前記他方の極との間には、前記ゲート電極に対して所定のオフセット電圧をするための定電圧電源が介挿されており、
    前記保護対象の回路または素子の正・負両極間の電圧が所定の最低電圧値以下になると、閾値電圧が急峻に立ち上がって前記チャネル領域が実質的に絶縁状態になるように当該素子としての回路機能が設定されている
    ことを特徴とする回路・素子保護素子。
18. 前記浮遊ゲート型トランジスタ素子がｐ型の浮遊ゲート型トランジスタ素子であり、
    前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の負極に接続されるように設定された接続端子に接続されており、
    前記ゲート電極が、前記定電圧電源を介して、前記保護対象の回路または素子の正極に接続されるように設定された接続端子に接続されており、
    前記定電圧電源は、前記保護対象の回路または素子の極性とは逆極性のオフセット電圧を前記ゲート電極に印加するように設定されている
    ことを特徴とする請求項１７記載の回路・素子保護素子。
19. 前記浮遊ゲート型トランジスタ素子がｎ型の浮遊ゲート型トランジスタ素子であり、
    前記ソース領域および前記チャネル領域ならびに前記ドレイン領域が、この順または逆の順で直列的に前記保護対象の回路または素子の正極に接続されるように設定された接続端子に接続されており、
    前記ゲート電極が、前記定電圧電源を介して、前記保護対象の回路または素子の負極に接続されるように設定された接続端子に接続されており、
    前記定電圧電源は、前記保護対象の回路または素子の極性とは逆極性のオフセット電圧を前記ゲート電極に印加するように設定されている
    ことを特徴とする請求項１７記載の回路・素子保護素子。
20. 前記保護対象の回路または素子が、充放電可能な二次電池である
    ことを特徴とする請求項１１記載の回路・素子保護素子。

Images