CN105244293B - 制造电路载体和连接电导体与电路载体的金属化层的方法 - Google Patents
制造电路载体和连接电导体与电路载体的金属化层的方法 Download PDFInfo
- Publication number
- CN105244293B CN105244293B CN201510375933.3A CN201510375933A CN105244293B CN 105244293 B CN105244293 B CN 105244293B CN 201510375933 A CN201510375933 A CN 201510375933A CN 105244293 B CN105244293 B CN 105244293B
- Authority
- CN
- China
- Prior art keywords
- carrier
- metallic film
- metalization layer
- circuit carrier
- hardness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/22—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/38—Conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明涉及制造电路载体和连接电导体与电路载体的金属化层的方法。本发明的一个方面涉及用于制造电路载体(10)的方法。对此,提供电绝缘载体(1),所述载体具有上侧(1t),以及与上侧(1t)相对的下侧(2t)。同样提供第一金属薄膜(21)和硬化材料(20)。于是,制造在上侧(1t)上布置的上部的金属化层(2),所述上部的金属化层具有硬化地带(25)。在此,硬化地带(25)的至少一个连续的区段(250)通过硬化材料(20)的至少一部分扩散到第一金属薄膜(21)中产生。
Description
技术领域
本发明涉及用于制造电路载体和用于将电导体与电路载体的金属化层连接的方法。
背景技术
为了制造功率半导体模块通常将衬底用作为电路载体,所述衬底具有例如由陶瓷构成的电绝缘层,所述电绝缘层设有金属化层。金属化层用于安装和互连电器件。为了将例如电连接线路或其他导体与金属化层导电地连接,通常使用超声波焊接法。在此,导体通过超声波发生器被挤压向金属化层并且借助于超声波相对于金属化层置于振动中。这两个焊接伙伴的相对运动结合起作用的挤压力引起十分稳固并且温度变化稳定的导电连接的构造。
由于所需要的高的挤压力,当然存在如下危险:绝缘层被损坏并且其绝缘强度受损。该问题随着要焊接的导体的横截面增加而上升,因为更高的导体横截面需要更高的挤压力。因为绝缘层不应当被损坏,所以超声波焊接中的工艺参数通常必须在对于最佳的超声波焊接结果而期望的参数空间之外来选择。
发明内容
本发明的任务在于:提供一种用于制造电路载体的方法,所述电路载体具有金属化层和电绝缘层并且具有高的导体横截面的导体能够通过超声波焊接在没有损坏电绝缘层的情况下与该电路载体的金属化层连接。本发明的另一任务在于,提供一种方法,借助所述方法也能够通过超声波焊接将具有高的导体横截面的导体与电路载体的金属化层连接,而在此没有损坏电路载体的电绝缘层。
所述任务通过根据专利权利要求1的用于制造电路载体的方法或通过根据专利权利要求15的用于将电导体与电路载体的金属化层连接的方法来解决。
为了制造电路载体而提供电绝缘的载体以及第一金属薄膜和硬化材料。电绝缘的载体具有上侧,以及与上侧相对的下侧。此外,产生上部的金属化层,所述金属化层布置在上侧上并且具有硬化地带。硬化地带的至少一个区段通过硬化材料的至少一部分扩散到第一金属薄膜中产生。
为了将电导体与电路载体的金属化层连接而提供电路载体,所述电路载体具有带有上侧和与上侧相对的下侧的电绝缘的载体;以及上部的金属化层,所述金属化层布置在上侧上并且所述金属化层具有带有第一硬度的硬化地带;以及与硬化地带不同的地带,所述地带具有第二硬度,所述第二硬度小于第一硬度。在此,硬化地带具有连续的区段。在上部的金属化层的背离电绝缘的载体的侧上确定连接部位。连接部位的位置被选择成,使得硬化地带布置在连接部位和电绝缘的载体之间。在连接部位上通过超声波焊接在上部的金属化层和导体之间建立导电的、材料配合的连接。
就本说明书而言,只要不另作说明,关于材料硬度的说明涉及根据DIN EN ISO14577的测量(“金属材料-用于确定硬度和其他材料参数的仪器渗透检查”),更确切地说与利用具有贝尔科维奇针的纳米压头和20秒的检查持续时间的情况下的检查参数“直至9mN的最大力的力受控的实验”相结合。
附图说明
下面,根据实施例参考附图阐述本发明。其中:
图1A至1C示出用于制造电路载体的方法的不同步骤。
图2示出通过超声波焊接制造根据图1C的电路载体的上部的金属化层和电导体之间的导电连接。
图3A至3C示出用于制造电路载体的另外的方法的不同步骤。
图4示出通过超声波焊接制造根据图3C的电路载体的上部的金属化层和电导体之间的导电连接。
图5A至5C示出用于制造电路载体的方法的不同步骤。
图6示出通过超声波焊接制造根据图5C的电路载体的上部的金属化层和电导体之间的导电连接。
图7A至7B示出用于制造电路载体的方法的不同步骤,所述电路载体的硬化地带具有至少两个彼此隔开的分别连续的区段。
图8A至8B示出用于制造电路载体的另外的方法的不同步骤,所述电路载体的硬化地带具有至少两个彼此隔开的分别连续的区段。
图9示出具有上部的金属化层的电路载体的俯视图,所述金属化层具有硬化地带。
只要不另作说明,在附图中,相同的附图标记就表示相同的或起相同作用的元件。
具体实施方式
图1A示出具有电绝缘的载体1的装置。载体1具有上侧1t以及与上侧1t相对的下侧1b并且具有厚度d1。厚度d1原则上能够任意地选择,该厚度例如能够为至少0.2mm和/或至多2mm。可选地,载体1能够被构造为平面的、薄层,当然其原则上能够任意地成形。
载体1例如能够被构造为陶瓷。所述载体例如能够具有下述陶瓷材料中的一种或组合或者由下述陶瓷材料中的一种或组合构成:氧化铝(Al2O3);氮化铝(AlN);氧化铍(BeO);氧化锆(ZrO2);氧化钇(Y2O3);氧化钙(CaO);氧化镁(MgO);碳化硼(B4C);氮化硅(Si3N4);氮化硼(BN);金刚石;作为金刚石的其他的碳改性物。
可选地,载体1能够全部由陶瓷构成,其中玻璃就本发明而言不视作为陶瓷。载体1能够具有至少90重量%(重量百分比)的陶瓷含量。
将第一金属薄膜21施加到上侧1t上并且材料配合地与载体1连接。在此,第一金属薄膜21能够如所示出那样直接地邻接于上侧1t,但是在载体1和第一金属薄膜21之间也能够存在一个或多个金属的或非金属的中间层。
如在全部设计方案中,可选地能够将下部的金属化层4施加到下侧1b上并且材料配合地与载体1连接。下部的金属化层4能够如所示出那样直接地邻接于下侧1b。但是在载体1和下部的金属化层4之间也能够存在一个或多个金属的或非金属的中间层。
就本说明书而言,只要不另作说明,关于材料硬度的说明涉及根据DIN EN ISO14577的测量(“金属材料-用于确定硬度和其他材料参数的仪器渗透检查”),更确切地说与利用具有贝尔科维奇针的纳米压头和20秒的检查持续时间的情况下的检查参数“直至9mN的最大力的力受控的实验”相结合。
第一金属薄膜21具有第一硬度H21。为了至少局部地提高第一金属薄膜21的硬度H21,硬化材料20被施加到第一金属薄膜21的背离载体1的侧上并且在退火步骤期间完全地或至少部分地扩散到第一金属薄膜21中,在所述退火步骤中第一金属薄膜21和硬化材料20被加热到至少350℃的温度上。温度在此选择得比第一金属薄膜21的熔化点低。因此,硬化材料20与第一金属薄膜21的材料相协调,使得在第一金属薄膜21中如在图1B的结果中示出那样至少局部地形成硬化地带25的构造,所述硬化地带具有高于第一金属薄膜21的初始硬度H21的硬度H25。硬化地带25的形成基于由硬化材料20的扩散决定的沉淀硬化。可选地,硬度H25能够比原始硬度H21大至少10%。
例如下述物质中的一种或多种对于待硬化的金属薄膜、例如由铜构成的第一金属薄膜21适合作为硬化材料20:铍(Be)、银(Ag)、锰(Mn)、铁(Fe)、磷(P)、锌(Zn)、镍(Ni)、锡(Sn)、铝(Al)、锆(Zr)、铬(Cr)。
此外,例如下述物质中的一种或多种对于待硬化的金属薄膜、例如由铝构成的第一金属薄膜21适合作为硬化材料20:铜(Cu)、锌(Zn)、镁(Mg)、硅(Si)、锰(Mn)。
硬化地带25无论如何都引起第一金属薄膜21的机械稳定性提高,由此机械保护载体1的位于硬化地带25之下的区段11。如果现在通过超声波焊接将电导体在硬化地带25之上焊接到第一金属薄膜21上,那么能够将用于超声波焊接的工艺参数(例如挤压力,超声波发生器借助所述挤压力将电导体相对于上部的金属化层2挤压)选择成,使得所实现的超声波焊接结果(即焊接连接的强度)比在除了没有硬化地带25之外相同的常规的装置中更好。
以该方式制造的电路载体10已经能够用于安装一个或多个有源的和/或无源的电子器件。直接在制造具有硬化地带25的上部的金属化层2之后,电路载体10能够完全地是未装配的,特别是该电路载体能够不利用有源和/或无源的电子构件来装配,而是此后才利用所述有源和/或无源的电子构件装配。
可选地,在上部的金属化层2被装配之前(图1B和1C),该上部的金属化部2能够被结构化成带状导线和/或安装面51、52、53、54,这例如在图1C中示出。结构化能够以任意的方式进行,例如通过刻蚀或铣削或激光加工。
如同样从图1C中得知,硬化地带25能够具有一个或多个连续的区段250。
如在图2中以根据图1C的电路载体10为例示出,通过超声波焊接能够将电导体7焊接到具有硬化地带25的上部的金属化层2上。为此,在上部的金属化层2的背离载体1的侧上确定连接部位28(图1C)。选择连接部位28的位置,使得硬化地带25被布置在连接部位28和电绝缘的载体1之间。在连接部位28上现在通过超声波焊接建立上部的金属化层2和导体7之间的导电的、材料配合的连接。
对此,导体7通过超声波发生器6借助挤压力F相对于上部的金属化层2的背离载体1的侧挤压。导体7在此直接地贴靠在上部的金属化层2上。在挤压力F作用于导体7上期间,超声波发生器6置于超声波范围(≥15kHz)中的振动中。在此,振动能够——如在图2中根据水平箭头表明那样——被构造为线性的振动,其中超声波发生器6基本上平行于上侧1t往复振动。替代地,振动也能够作为围绕着轴线的旋转振动进行,所述轴线垂直于上侧1t伸展经过连接部位28。
在根据图1B和1C的实施例中,硬化地带25延伸直至第一金属薄膜21的背离载体1的侧,在那里所述硬化地带是可自由进入的进而位于电路载体10的表面上。然而可选地在电路载体10上,在对上部的金属化层2结构化之前(图1B)或之后(图1C)还将一个或多个另外的金属层引入到硬化地带25上,使得硬化地带25位于载体1和所述另外的金属层的每个之间。在该情况下,一个或多个另外的金属层是上部的金属化层2的组成部分。于是,连接部位28会位于所述一个另外的金属层的或所述多个另外的金属层中的最上方那个的背离载体1的侧上。在将电导体7与上部的金属化层2超声波焊接在连接部位28上之后,一个或多个金属层分别被布置在电导体7和硬化地带25之间。
如所阐述的那样,能够在如下状态下进行硬化地带25的产生(从将硬化材料20施加到第一金属薄膜21上起),在所述状态下第一金属薄膜21已经材料配合地与载体1的上侧1t连接。然而替代地也存在如下可行性:硬化地带25首先在第一金属薄膜21中产生并且随后第一金属薄膜21连同硬化地带25一起才材料配合地与载体1的上侧1t连接。
下面参考图3A至3C阐述用于制造带有具有硬化地带25的上部的金属化层2的电路载体10的另一实例。在此,硬化材料20如在图3A中示出那样引入到第一金属薄膜21和第二金属薄膜22之间。此后,在退火步骤期间,硬化材料20的一部分扩散到第一金属薄膜21中并且另一部分扩散到第二金属薄膜22中,在所述退火步骤中第一金属薄膜21、第二金属薄膜22和硬化材料20被加热到至少350℃的温度上。
图3B示出在制造硬化地带25之后的电路载体10。如果硬化材料20——如在图3B中的结果中示出那样——完全地扩散到第一金属薄膜21和第二金属薄膜22中,那么形成连续的硬化地带25。如果否则在退火步骤之后硬化材料20的一部分保留在第一金属薄膜21和第二金属薄膜22之间,那么会形成两个彼此分开的硬化地带:第一金属薄膜21中的第一硬化地带和第二金属薄膜22中的第二硬化地带。在这两个情况下,硬化材料20与第一金属薄膜21和第二金属薄膜22的一种或多种材料相协调,使得硬化地带25具有高于第一金属薄膜21的原始硬度H21的和/或高于第二金属薄膜22的原始硬度H22的硬度H25。替代地或附加地,硬化地带25也能够具有降低的弹性模量Er25,所述弹性模量高于第一金属薄膜21的初始的降低的弹性模量Er21和/或高于第二金属薄膜22的初始的硬度H22。
可选地,硬度H25能够比硬度H21大至少10%和/或比硬度H22大至少10%。同样可选地,降低的弹性模量Er25能够比初始的降低的弹性模量Er21高至少10%和/或比第二金属薄膜22的初始的降低的弹性模量Er22高至少10%。
如参考图3A和3B描述的电路载体10已经能够用于安装一个或多个电子器件。可选地,在上部的金属化层被装配之前(图3B和3C),该上部的金属化层2能够被结构化成带状导线和/或安装面51、52、53、54,这例如在图3C中示出。结构化能够以任意的方式进行,例如通过刻蚀或铣削或激光加工。
如在图4中以根据图3C的电路载体10为例示出那样,通过超声波焊接能够将电导体7焊接到具有硬化地带25的上部的金属化层2上。为此,在上部的金属化层2的背离载体1的侧上确定连接部位28(图3C)。连接部位28的位置又——如在本发明的全部变型形式中那样——选择成,使得硬化地带25被布置在连接部位28和载体1之间。导体7焊接在连接部位28上如参考图2已经阐述的那样进行。
下面,还参考图5A至5C阐述用于制造带有具有硬化地带25的上部的金属化层2的电路载体10的另一实例。在此,硬化材料20如在图5A中示出那样被引入到第一金属薄膜21和载体1之间。此后,在退火步骤期间,硬化材料20完全地或至少部分地扩散到第一金属薄膜21中,在所述退火步骤中第一金属薄膜21和硬化材料20被加热到至少350℃的温度上。在此,硬化材料20能够是活性焊料的组成部分,借助所述活性焊料通过活性硬焊将第一金属薄膜21与载体1连接。
图5B示出在制造硬化地带25之后的电路载体10。硬化材料20协调于第一金属薄膜21的一种或多种材料,使得硬化地带25具有高于第一金属薄膜21的原始硬度H21的硬度H25。可选地,硬度H25比硬度H21大至少10%。
如参考图5A和5B描述的电路载体10已经能够用于安装一个或多个电子器件。可选地,在上部的金属化层2被装配之前(图5B和5C),该上部的金属化层2能够被结构化成带状导线和/或安装面51、52、53、54,这例如在图5C中示出。结构化能够以任意的方式进行,例如通过刻蚀或铣削或激光加工。
如在图6中以根据图5C的电路载体10为例示出那样,通过超声波焊接能够将电导体7焊接到具有硬化地带25的上部的金属化层2上。为此,在上部的金属化层2的背离载体1的侧上确定连接部位28(图5C)。连接部位28的位置又——如在本发明的全部变型形式中那样——选择成,使得硬化地带25被布置在连接部位28和载体1之间。导体7焊接在连接部位28上如参考图2已经阐述的那样进行。
如已经根据上述实施例阐述的那样,硬化地带25能够具有刚好一个(图1B、3B和5B)或者但是多个(图1C、3C和5C)分别(在数学意义上)连续的区段250。如借助根据图1C、3C和5C的实施例能够看出,所述区段能够通过如下方式制造,即事先产生的硬化地带25通过上部的金属化层2的结构化被划分成至少两个分别连续的区段250。
用于制造电路载体的另一方法在图7A和7B中阐述,所述电路载体的硬化地带25具有至少两个彼此隔开的、分别连续的区段250。用于制造区段250的方法(图7B)对应于借助图1A至1B阐述的具有如下区别的方法,即硬化材料20以至少两个彼此隔开的部分被施加到第一金属薄膜21的背离载体1的侧上。由此,通过退火步骤形成具有至少两个彼此隔开的、分别连续的区段250的硬化地带25。
现在,还参考图8A和8B阐述用于制造电路载体的另一方法,所述电路载体的硬化地带25具有至少两个彼此隔开的、分别连续的区段250。用于制造区段250的方法(图8B)对应于借助图3A至3B阐述的具有如下区别的方法,即硬化材料20不完全地而是仅部分地扩散到第一金属薄膜21和第二金属薄膜22中。在退火步骤之后,存在两个彼此隔开的分别连续的区段250,在所述区段之间残留硬化材料20的剩余物。
如上面已经阐述的那样,上部的金属化层2的硬化地带25具有至少一个连续的区段250。在此,硬化地带25能够具有刚好一个连续的区段250,或者但是至少两个分别连续的区段250。然而原则上,连续的区段250的数量能够任意地选择。
与连续的区段250的数量无关,所述区段能够具有例如至少5μm和/或至多100μm的厚度d25。在此,能够垂直于载体1的上侧1t确定厚度d25。
替代地或附加地,这种连续的区段250能够具有至少1mm2或至少4mm2的基本面积A250。图9示出电路载体10的俯视图,所述电路载体的上部的金属化层2具有带有连续的区段250的硬化地带,所述连续的区段具有基本面积A250。在当前的俯视图中,连续的区段250根据其在上部的金属化层2中所占据的位置能够是被覆盖的或可见的。因此,其边界线虚线示出。基本面积A250在此通过连续的区段250到平行于上侧1t的平面正交投影的投影面的大小给出。
下面,还阐述一些其他的方面,所述方面——只要不另作说明——能够在本发明的全部设计方案中实现。所述另外的方面——只要不另作说明——就能够以任意的方式彼此组合。
根据第一方面,连续的区段250在每个位置都能够具有大于第一金属薄膜21的第二硬度H21的第一硬度H25。
根据第二方面,硬化地带25在每个位置都能够具有大于第一金属薄膜21的第二硬度H21的第一硬度H25。
根据第三方面,连续的区段250在每个位置都能够具有大于第一金属薄膜21的降低的第二弹性模量Er21的降低的第一弹性模量Er250。
根据第四方面,硬化地带25在每个位置都能够具有大于第一金属薄膜21的降低的第二弹性模量Er21的降低的第一弹性模量Er25。
根据第五方面,所提供的载体1能够被构造为陶瓷层或坯件,所述坯件在电路载体10的制造方法期间被烧结成陶瓷。只要所提供的载体1被构造为坯件,在利用电子器件装配上部的金属化层2的背离载体1的侧之前并且在通过超声波焊接将电导体7与上部的金属化层2的背离载体1的侧连接之前,所述坯件就被烧结。
根据第六方面,上部的金属化层2能够具有至少 0.2mm的厚度d2。
根据第七方面,上部的金属化层2能够具有最高为2mm的厚度d2。
根据第八方面,所提供的电绝缘的载体1能够被构造为陶瓷层,所述陶瓷层在制造硬化地带25之前和/或期间和/或之后材料配合地与第一金属薄膜21连接。
根据替代于第八方面的第九方面,所提供的电绝缘的载体1能够被构造为坯件,所述坯件在制造所述硬化地带25之前和/或期间和/或之后材料配合地与第一金属薄膜21连接。
根据第十方面,电导体7能够具有至少0.1mm2或至少0.25mm2的导体横截面,所述电导体通过超声波焊接在预先给定的连接部位28处被焊接到上部的金属化层28的背离载体1的侧上。
根据第十一方面,第一金属薄膜21能够由下述金属之一构成或者具有带有下述金属中的至少一种的合金:铜、铝。
根据第十二方面,第二金属薄膜22能够由下述金属之一构成或者具有带有下述金属中的至少一种的合金:铜、铝。
根据第十三方面,下部的金属化层4能够由下述金属之一构成或者具有带有下述金属中的至少一种的合金:铜、铝。
根据第十四方面,硬化材料20能够包含下述物质中的一种或多种或者由其构成:铝(Al)、铍(Be)、铬(Cr)、铁(Fe)、铜(Cu)、镁(Mg)、锰(Mn)、镍(Ni)、磷(P)、银(Ag)、硅(Si)、锡(Sn)、锌(Zn)、锆(Zr),其中硬化材料必须具有至少一种物质,借助所述物质能够实现相关的待硬化的金属薄膜的硬化。
Claims (17)
1.用于制造电路载体(10)的方法,具有如下步骤:
提供电绝缘的载体(1),所述载体具有上侧(1t),以及与所述上侧(1t)相对的下侧(1b);
在所述上侧(1t)上提供第一金属薄膜(21);
在所述第一金属薄膜(21)上提供第二金属薄膜(22);
在所述第一金属薄膜(21)与所述第二金属薄膜(22)之间提供硬化材料(20);
制造在所述上侧(1t)上布置的且具有硬化地带(25)的上部的金属化层(2),其中所述硬化地带(25)的至少一个连续的区段(250)通过所述硬化材料(20)的至少一部分扩散到所述第一金属薄膜(21)中并且所述硬化材料(20)的至少另一部分扩散到所述第二金属薄膜(22)中的方式产生。
2.根据权利要求1所述的方法,其中所述连续的区段(250)具有至少5μm和/或至多100μm的厚度(d25)。
3.根据权利要求1或2所述的方法,其中所述连续的区段(250)具有至少1mm2或至少4mm2的基本面积(A250)。
4.根据权利要求1或2所述的方法,其中所述连续的区段(250)在每个位置都具有大于所述第一金属薄膜(21)的第二硬度(H21)的第一硬度(H25)。
5.根据权利要求1或2所述的方法,其中所提供的载体(1)被构造为陶瓷层或坯件。
6.根据权利要求1或2所述的方法,其中所述第一金属薄膜(21)在施加所述硬化材料(20)之前或之后材料配合地与所述载体(1)连接。
7.根据权利要求1或2所述的方法,其中所述上部的金属化层(2)的厚度(d2)为最高2mm。
8.根据权利要求1或2所述的方法,其中
所提供的电绝缘的载体(1)被构造为陶瓷层,所述陶瓷层在制造所述硬化地带(25)之前和/或期间和/或之后材料配合地与所述第一金属薄膜(21)连接;或者
所提供的电绝缘的载体(1)被构造为坯件,所述坯件在制造所述硬化地带(25)之前和/或期间和/或之后材料配合地与所述第一金属薄膜(21)连接。
9.根据权利要求1或2所述的方法,其中在制造所述硬化地带(25)之后将所述上部的金属化层(2)结构化。
10.根据权利要求1或2所述的方法,其中没有电器件通过焊接或烧结连接与所述上部的金属化层(2)的背离所述载体(1)的侧连接。
11.用于将电路载体(10)的金属化层(2)与电导体(7)连接的方法,具有如下步骤:
提供电路载体(10),所述电路载体具有:带有上侧(1t)和与所述上侧(1t)相对的下侧(1b)的电绝缘的载体(1);以及上部的金属化层(2),所述金属化层被布置在所述上侧(1t)上并且所述金属化层具有带有第一硬度(H25)的硬化地带(25);以及与所述硬化地带(25)不同的地带(21,22),所述地带(21,22)具有第二硬度(H21,H22),其中所述第二硬度(H21,H22)小于所述第一硬度(H25),并且其中所述硬化地带(25)具有连续的区段(250);
在所述上部的金属化层(2)的背离所述电绝缘的载体(1)的侧上确定连接部位(28),其中所述连接部位(28)的位置被选择成,使得所述硬化地带(25)被布置在所述连接部位(28)和所述电绝缘的载体(1)之间;和
在所述连接部位(28)上通过超声波焊接建立所述上部的金属化层(2)和所述电导体(7)之间的导电的、材料配合的连接。
12.根据权利要求11所述的方法,其中电路载体(10)的提供包括根据权利要求1至10中任一项所述的方法制造电路载体(10)。
13.根据权利要求11或12所述的方法,其中所述连续的区段(250)具有至少5μm和/或至多100μm的厚度(d25)。
14.根据权利要求11或12所述的方法,其中所述连续的区段(250)具有至少1mm2或至少4mm2的基本面积(A250)。
15.根据权利要求11或12所述的方法,其中所述连续的区段(250)在每个位置都具有至少与所述第一硬度一样大的硬度。
16.根据权利要求11或12所述的方法,其中所述上部的金属化层(2)的厚度(d2)最高为2mm。
17.根据权利要求11或12所述的方法,其中所述电路载体直接在制造具有硬化地带(25)的上部的金属化层(2)之后没有利用有源的和/或无源的电子构件来装配。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014109183.3 | 2014-07-01 | ||
DE102014109183.3A DE102014109183A1 (de) | 2014-07-01 | 2014-07-01 | Verfahren zur Herstellung eines Schaltungsträgers und zum Verbinden eines elektrischen Leiters mit einer Metallisierungsschicht eines Schaltungsträgers |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105244293A CN105244293A (zh) | 2016-01-13 |
CN105244293B true CN105244293B (zh) | 2018-12-25 |
Family
ID=55016373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510375933.3A Active CN105244293B (zh) | 2014-07-01 | 2015-07-01 | 制造电路载体和连接电导体与电路载体的金属化层的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10092974B2 (zh) |
CN (1) | CN105244293B (zh) |
DE (1) | DE102014109183A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020003541T5 (de) * | 2019-07-25 | 2022-06-09 | Hitachi Energy Switzerland Ag | Leistungshalbleitermodul |
TWI781885B (zh) * | 2022-02-14 | 2022-10-21 | 大陸商芯愛科技(南京)有限公司 | 半導體封裝件之製法及其所用之載板與製法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5060051A (en) * | 1986-12-12 | 1991-10-22 | Kabushiki Kaisha Toshiba | Semiconductor device having improved electrode pad structure |
CN102194767A (zh) * | 2010-03-03 | 2011-09-21 | 三菱综合材料株式会社 | 功率模块用基板及制法、自带散热器的该基板及功率模块 |
CN102969306A (zh) * | 2011-08-31 | 2013-03-13 | 株式会社日立制作所 | 电源模块及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5287976B2 (ja) * | 2009-03-09 | 2013-09-11 | 株式会社村田製作所 | 樹脂配線基板 |
-
2014
- 2014-07-01 DE DE102014109183.3A patent/DE102014109183A1/de active Pending
-
2015
- 2015-06-26 US US14/751,361 patent/US10092974B2/en active Active
- 2015-07-01 CN CN201510375933.3A patent/CN105244293B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5060051A (en) * | 1986-12-12 | 1991-10-22 | Kabushiki Kaisha Toshiba | Semiconductor device having improved electrode pad structure |
CN102194767A (zh) * | 2010-03-03 | 2011-09-21 | 三菱综合材料株式会社 | 功率模块用基板及制法、自带散热器的该基板及功率模块 |
CN102969306A (zh) * | 2011-08-31 | 2013-03-13 | 株式会社日立制作所 | 电源模块及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10092974B2 (en) | 2018-10-09 |
US20160001393A1 (en) | 2016-01-07 |
DE102014109183A1 (de) | 2016-01-21 |
CN105244293A (zh) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10943740B2 (en) | Electrical connection contact for a ceramic component, a ceramic component, and a component arrangement | |
US11114780B2 (en) | Electronic module with an electrically conductive press-fit terminal having a press-fit section | |
JP3927784B2 (ja) | 熱電変換部材の製造方法 | |
TWI505522B (zh) | Method for manufacturing thermoelectric conversion module | |
US20170062305A1 (en) | Bonded body, power module substrate, power module and method for producing bonded body | |
JP6018297B2 (ja) | 複合積層体および電子装置 | |
JP6151784B2 (ja) | 配線基板、リード付き配線基板および電子装置 | |
TWI579993B (zh) | 半導體封裝 | |
JP5011562B2 (ja) | 半導体装置およびその製造方法 | |
CN107039297A (zh) | 电极端子、半导体装置以及电力变换装置 | |
JP2010251749A (ja) | 接続装置を有し且つ接触ばねとして形成されている内部端子要素を有するパワー半導体モジュール | |
CN105244293B (zh) | 制造电路载体和连接电导体与电路载体的金属化层的方法 | |
CN106663639A (zh) | 半导体装置 | |
JP2015130268A (ja) | 端子接続構造、半導体装置 | |
JP6733706B2 (ja) | 熱電変換モジュール | |
CN107195769A (zh) | 多层压电陶瓷堆叠结构、传感器及其制备方法 | |
JP2012248777A (ja) | 素子収納用パッケージおよびこれを備えた半導体モジュール | |
TW202002341A (zh) | 熱電變換模組及熱電變換模組之製造方法 | |
JP2007294795A (ja) | 配線基板 | |
JP6603098B2 (ja) | 回路基板および電子装置 | |
KR101018218B1 (ko) | 와이어 본딩 구조체 및 그 제조방법 | |
WO2023003024A1 (ja) | 配線基板 | |
WO2021117402A1 (ja) | 半導体装置 | |
JP2012094697A (ja) | 回路基板および電子装置 | |
JP2015095610A (ja) | ペルチェ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |