CN105208800B - 一种不同叠层结构的pcb板合拼制作的方法 - Google Patents

一种不同叠层结构的pcb板合拼制作的方法 Download PDF

Info

Publication number
CN105208800B
CN105208800B CN201510487623.0A CN201510487623A CN105208800B CN 105208800 B CN105208800 B CN 105208800B CN 201510487623 A CN201510487623 A CN 201510487623A CN 105208800 B CN105208800 B CN 105208800B
Authority
CN
China
Prior art keywords
laminated construction
merged
plate
classes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510487623.0A
Other languages
English (en)
Other versions
CN105208800A (zh
Inventor
林锡荣
邓智河
张德金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201510487623.0A priority Critical patent/CN105208800B/zh
Publication of CN105208800A publication Critical patent/CN105208800A/zh
Application granted granted Critical
Publication of CN105208800B publication Critical patent/CN105208800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种不同叠层结构的PCB板合拼制作的方法，其中，PCB板包括叠层结构不能更改的a类板、对叠层结构无要求的c类板，叠层结构由多块子板上下叠加构成，该方法包括如下步骤：将a类板与c类板合拼为一个生产组，将多块子板以a类板的叠层结构组成大块的基板M；基板M依次进行压合工艺、钻孔工艺、电镀铜工艺后分割成小块的与a类板或c类板尺寸相对应的基板m；基板m依次进行外层图形制作工艺、阻焊印刷工艺、文字印刷工艺、表面处理工艺、外形加工工艺后制作成a类板或c类板。它能够解决叠层结构对合拼造成限制的问题，能将具有不同叠层结构的PCB板合拼制作，从而提高生产效率及材料利用率。

Description

一种不同叠层结构的PCB板合拼制作的方法
技术领域
本发明涉及一种不同叠层结构的PCB板合拼制作的方法。
背景技术
目前，在PCB板生产中，大部分是根据一款订单(即单种类型)采用一个生产大板来进行生产，故如果是生产样板或较小的板，便特别浪费板材。而随着电子产品不断向多样化发展，具有不同功能不同类型的PCB板也越来越多。故PCB板开始尝试不同的订单类型进行合拼，合拼丰富了企业生产PCB板种类，提高了生产效率，但是业内常规的合拼方式，被叠层结构所局限，不同叠层结构的PCB板无法合拼。
发明内容
基于此，本发明的目的在于克服现有技术的缺陷，提供一种不同叠层结构的PCB板合拼制作的方法，它能够解决叠层结构对合拼造成限制的问题，能将具有不同叠层结构的PCB板合拼制作，从而提高生产效率及材料利用率。
其技术方案如下：
一种不同叠层结构的PCB板合拼制作的方法，其中，PCB板包括叠层结构不能更改的a类板、叠层结构能够更改的c类板，且所述a类板设计的叠层结构与所述c类板设计的叠层结构不同，叠层结构由多块子板上下叠加构成，其特征在于，该方法包括如下步骤：
将a类板与c类板合拼为一个生产组，将多块子板以a类板的叠层结构组成大块的基板M；基板M依次进行压合工艺、钻孔工艺、镀铜工艺后分割成小块的与a类板或c类板尺寸相对应的基板m；基板m依次进行外层图形制作工艺、阻焊印刷工艺、文字印刷工艺、表面处理工艺、外形加工工艺后制作成a类板或c类板。
优选的，所述叠层结构由至少三块子板叠加而成。
优选的，各所述子板的类型不完全相同。
优选的，所述基板M和基板m的厚度范围为1.57-1.62mm。
优选的，所述子板包括芯板和半固化片，半固化片设于芯板的外表面。
下面对前述技术方案的优点或原理进行说明：
上述不同叠层结构的PCB板合拼制作的方法，将a类板和c类板的叠层结构进行分析对比，将两类板的叠层结构中的不同之处通过替换转化为共同处，从而解决了叠层结构对合拼造成限制的问题，故通过该方法，能将具有不同叠层结构的PCB板合拼制作，从而提高生产效率及材料利用率。
附图说明
无
具体实施方式
下面对本发明的实施例进行详细说明：
实施例一
本实施例为一种不同叠层结构的PCB板合拼制作的方法，其中，PCB板包括叠层结构不能更改的a类板、叠层结构能够更改的c类板，且a类板设计的叠层结构与c类板设计的叠层结构不同，叠层结构由三块子板叠加而成(子板的数量可根据实际情况而不同)，子板包括芯板和两块半固化片，两块半固化片分别设于芯板的上表面、下表面，该子板具有两种类型，设为子板IT-180A、子板S1141，该方法包括如下步骤：
将a类板与c类板合拼为一个生产组：
a类板的结构为：上、中、下层都是IT-180A，c类板的结构为：上、中、下三层都是子板S1141，但是因为c类板对叠层结构无要求，故c类板中的上层和下层可更换为子板IT-180A,故先将三块子板以a类板的叠层结构组成大块的基板M；
基板M依次进行压合工艺、钻孔工艺、电镀铜工艺后再分割成小块的与a类板或c类板尺寸相对应的基板m；
基板m依次进行外层图形(线路)制作工艺、阻焊(油墨)印刷工艺、文字印刷工艺、表面处理工艺、外形加工工艺后制作成a类板或c类板。
本实施例中，a类板和c类板的厚度范围为1.57-1.62mm，故基板M和基板m的厚度需控制在1.57mm-1.62mm之间。如果a类板和c类板的厚度范围为其他，基板M和基板m的厚度要求也需对应地调整。
按照上述方法进行生产，能够同时生产a类板和c类板，而不需要因为a类板和c类板的叠层结构不同而分开各自生产。与a类板、c类板各自分开制作相比，上述方法在材料利用率方面能够提高40％以上，在生产所需时间方面能够缩短50％以上，在人力需求方面能够减少40％以上，因此，本实施例所述的方法能够极大地提高生产效率及材料利用率。
实施例二
本实施例为一种不同叠层结构的PCB板合拼制作的方法，其中，PCB板包括叠层结构不能更改的a类板、叠层结构能够更改的c类板，且a类板设计的叠层结构与c类板设计的叠层结构不同，叠层结构由三块子板叠加而成(子板的数量可根据实际情况而不同)，子板包括芯板和两块半固化片，两块半固化片分别设于芯板的上表面、下表面，该子板具有三种类型，设为子板IT-180A、子板S1141、子板S0401，该方法包括如下步骤：
将a类板与c类板合拼为一个生产组：
a类板的结构为：上、中、下三层都是子板IT-180A，c类板的结构为：下层是子板S0401，中层是子板S1141,上层是子板S0401，但是因为c类板对叠层结构无要求，故c类板中的上层、中层、下层都可更换为子板IT-180A,故先将三块子板以a类板的叠层结构组成大块的基板M；
基板M依次进行压合工艺、钻孔工艺、电镀铜工艺后再分割成小块的与a类板或c类板尺寸相对应的基板m；
基板m依次进行外层图形(线路)制作工艺、阻焊(油墨)印刷工艺、文字印刷工艺、表面处理工艺、外形加工工艺后制作成a类板或c类板。
本实施例中，a类板和c类板的厚度范围为1.57-1.62mm，故基板M和基板m的厚度都控制在1.57mm-1.62mm之间。如果a类板和c类板的厚度范围为其他，基板M和基板m的厚度要求也需对应地调整。
按照上述方法进行生产，能够同时生产a类板和c类板，而不需要因为a类板和c类板的叠层结构不同而分开各自生产。与a类板、c类板各自分开制作相比，上述方法在材料利用率方面能够提高70％以上，在生产所需时间方面能够缩短50％以上，在人力需求方面能够减少40％以上，因此，本实施例所述的方法能够极大地提高生产效率及材料利用率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (5)

1.一种不同叠层结构的PCB板合拼制作的方法，其中，PCB板包括叠层结构不能更改的a类板、叠层结构能够更改的c类板，且所述a类板设计的叠层结构与所述c类板设计的叠层结构不同，所述叠层结构由多块子板上下叠加构成，其特征在于，该方法包括如下步骤：
将所述a类板与所述c类板合拼为一个生产组，将多块子板以所述a类板的叠层结构组成大块的基板M；所述基板M依次进行压合工艺、钻孔工艺、镀铜工艺后分割成小块的与所述a类板或所述c类板尺寸相对应的基板m；所述基板m依次进行外层图形制作工艺、阻焊印刷工艺、文字印刷工艺、表面处理工艺、外形加工工艺后制作成所述a类板或所述c类板。
2.根据权利要求1所述的不同叠层结构的PCB板合拼制作的方法，其特征在于，所述叠层结构由至少三块子板叠加而成。
3.根据权利要求2所述的不同叠层结构的PCB板合拼制作的方法，其特征在于，各所述子板的类型不完全相同。
4.根据权利要求1所述的不同叠层结构的PCB板合拼制作的方法，其特征在于，所述基板M和基板m的厚度范围为1.57-1.62mm。
5.根据权利要求1至4中任一项所述的不同叠层结构的PCB板合拼制作的方法，其特征在于，所述子板包括芯板和半固化片，半固化片设于芯板的外表面。
CN201510487623.0A 2015-08-10 2015-08-10 一种不同叠层结构的pcb板合拼制作的方法 Active CN105208800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510487623.0A CN105208800B (zh) 2015-08-10 2015-08-10 一种不同叠层结构的pcb板合拼制作的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510487623.0A CN105208800B (zh) 2015-08-10 2015-08-10 一种不同叠层结构的pcb板合拼制作的方法

Publications (2)

Publication Number Publication Date
CN105208800A CN105208800A (zh) 2015-12-30
CN105208800B true CN105208800B (zh) 2018-07-20

Family

ID=54956124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510487623.0A Active CN105208800B (zh) 2015-08-10 2015-08-10 一种不同叠层结构的pcb板合拼制作的方法

Country Status (1)

Country Link
CN (1) CN105208800B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109816153B (zh) * 2018-12-29 2023-07-18 广州兴森快捷电路科技有限公司 生成合拼母板的工艺流程的方法、装置、控制设备及介质
CN111988921A (zh) * 2019-05-24 2020-11-24 深圳市中科量能科技发展有限公司 一种印刷电路板的制作工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202496129U (zh) * 2012-03-13 2012-10-17 四川深北电路科技有限公司 一种组合型印制板
CN103747614A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 基于多种样品的合拼板及其生产工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817396A1 (fr) * 2000-11-27 2002-05-31 Orient Semiconductor Elect Ltd Procede de fabrication pour substrat multicouche haute densite

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202496129U (zh) * 2012-03-13 2012-10-17 四川深北电路科技有限公司 一种组合型印制板
CN103747614A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 基于多种样品的合拼板及其生产工艺

Also Published As

Publication number Publication date
CN105208800A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
CN103987194A (zh) 一种多层板压合涨缩控制方法
CN107135618A (zh) 一种pcb生产过程中防混批次的控制方法及系统
CN104470265B (zh) 一种多层线路板的制作方法
CN103747639A (zh) 一种高层板制造方法
CN105208800B (zh) 一种不同叠层结构的pcb板合拼制作的方法
CN102056414A (zh) 印刷电路板的制作方法
CN104797092B (zh) Pcb板的拼板方法和系统
CN106231821B (zh) 一种四层pcb板制作工艺
CN102189722B (zh) 覆铜板及其加工方法
MY193835A (en) Production method for printed wiring board having dielectric layer
CN108377618B (zh) 一种防止假层板层偏的压合方法
CN104363710B (zh) 一种线路板的生产方法
CN104159392A (zh) 一种印制电路板及其制备方法
CN203407091U (zh) 多片基材铣削结构
CN107613645A (zh) 一种线路板锣带加工方法
CN202019499U (zh) 一种多层线路板的铆合模具
CN105407637A (zh) 一种fpc拼板及其拼板设计方法
CN103068176B (zh) 一种精密线路的线路板电镀方法
CN204217231U (zh) 一种pcb拼板
CN104955277B (zh) 一种厚铜电路板制作方法
CN112504183B (zh) 一种孔偏检测方法
CN204031575U (zh) 一种印刷电路板
CN204014259U (zh) 可校准盲孔位置度的hdi电路板
CN207820317U (zh) 一种四阶hdi线路板
CN102873974A (zh) 一种涨缩钢网的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant