CN109816153B - 生成合拼母板的工艺流程的方法、装置、控制设备及介质 - Google Patents

生成合拼母板的工艺流程的方法、装置、控制设备及介质 Download PDF

Info

Publication number
CN109816153B
CN109816153B CN201811644564.3A CN201811644564A CN109816153B CN 109816153 B CN109816153 B CN 109816153B CN 201811644564 A CN201811644564 A CN 201811644564A CN 109816153 B CN109816153 B CN 109816153B
Authority
CN
China
Prior art keywords
split
process flow
mother board
board
embodied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811644564.3A
Other languages
English (en)
Other versions
CN109816153A (zh
Inventor
钟梓佳
丁毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201811644564.3A priority Critical patent/CN109816153B/zh
Publication of CN109816153A publication Critical patent/CN109816153A/zh
Application granted granted Critical
Publication of CN109816153B publication Critical patent/CN109816153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing

Landscapes

  • Multi Processors (AREA)
  • General Factory Administration (AREA)

Abstract

本发明公开了一种生成合拼母板的工艺流程的方法、装置、设备及介质。本发明通过获取各个合拼子板的工艺流程并筛选出需要在合拼母板中体现的工艺流程后,以任意一个合拼子板需要在合拼母板中体现的第一个工艺流程为起点遍历包含各个需要在合拼母板中体现的工艺流程得到多个合拼母板的初始工艺流程,最后选择出最短路径的合拼母板的初始工艺流程为合拼母板的最终工艺流程;解决了现有技术中合拼母板的工艺流程需要人工进行编写导致制作效率低、成本高、产品品质不合格的技术问题。

Description

生成合拼母板的工艺流程的方法、装置、控制设备及介质
技术领域
本发明涉及PCB合拼板技术领域,尤其是涉及生成合拼母板的工艺流程的方法、装置、设备及介质。
背景技术
在PCB制造行业中,为了节约成本和提高生产效率,对于制版工艺非常类似的订单一般采用合拼处理。
现有技术中,合拼处理需要手动编写合拼流程,但是进行人工手动编写合拼流程会耗费大量的人力成本,而且由于人工手动编写合拼流程及其参数容易存在错误输入的问题,从而导致合拼板的制作效率低、成本高、产品品质不合格的技术问题。因此,如何解决上述技术问题成为本领域急需解决的技术问题。
发明内容
为了解决上述技术问题,本发明的目的是提供一种效率高、准确率高的生成合拼母板的工艺流程的方法、装置、设备及介质。
本发明所采用的技术方案是:
第一方面,本发明提供一种生成合拼母板的工艺流程的方法,其包括以下步骤:
S1、获取各个合拼子板的工艺流程,并在各个合拼子板的工艺流程中筛选出需要在合拼母板中体现的工艺流程;
S2、以各个合拼子板中任意一个合拼子板需要在合拼母板中体现的第一个工艺流程为起始点遍历包含各个需要在合拼母板中体现的工艺流程,得到多个合拼母板的初始工艺流程;
S3、取多个合拼母板的初始工艺流程中最短路径的合拼母板的初始工艺流程为合拼母板的最终工艺流程。
进一步地,步骤S2具体包括:设置一个嵌套最高深度,以各个合拼子板中任意一个合拼子板需要在合拼母板中体现的第一个工艺流程为起始点遍历包含各个需要在合拼母板中体现的工艺流程,遍历路径下相应合拼母板的工艺流程的嵌套深度达到嵌套最高深度时,停止该遍历路径并重复步骤S2。
进一步地,最短路径为制作合拼母板用时最短的路径或制作合拼母板的设备的运行轨迹最短的路径。
进一步地,合拼母板的初始工艺流程和/或合拼母板的最终工艺流程按需要在合拼母板中体现的工艺流程的原有顺序执行相应的工艺流程。
第二方面,本发明提供一种生成合拼母板的工艺流程的装置,其包括:
合拼子板工艺流程获取模块,用于获取各个合拼子板的工艺流程;
合拼子板工艺流程选择模块,用于接收各个合拼子板的工艺流程并选择出需要在合拼母板中体现的工艺流程;
合拼母板初始工艺流程生成模块,用于接收并处理需要在合拼母板中体现的工艺流程,并输出多个合拼母板的初始工艺流程;
合拼母板最终工艺流程生成模块,用于选择出多个合拼母板的初始工艺流程中路径最短的工艺流程为合拼母板的最终工艺流程。
第三方面,本发明提供一种生成合拼母板的工艺流程的控制设备,其包括:至少一个处理器及与至少一个处理器通信连接的存储器;其中,存储器存储有可被至少一个处理器执行的指令,指令被至少一个处理器执行,以使至少一个处理器能够执行所述的生成合拼母板的工艺流程的方法。
第四方面,本发明提供一种计算机可读存储介质;其中,计算机可读存储介质存储有计算机可执行指令,计算机可执行指令用于使计算机执行所述的生成合拼母板的工艺流程的方法。
本发明的有益效果是:
本发明中一种生成合拼母板的工艺流程的方法,其通过获取各个合拼子板的工艺流程并筛选出需要在合拼母板中体现的工艺流程后,以任意一个合拼子板需要在合拼母板中体现的第一个工艺流程为起点遍历包含各个需要在合拼母板中体现的工艺流程得到多个合拼母板的初始工艺流程,最后选择出最短路径的合拼母板的初始工艺流程为合拼母板的最终工艺流程;解决了现有技术中合拼母板的工艺流程需要人工进行编写导致制作效率低、成本高、产品品质不合格的技术问题,提供了一种效率高、准确率高的生成合拼母板的工艺流程的方法。
附图说明
图1是本发明中一种生成合拼母板的工艺流程的方法的一具体实施例流程示意图;
图2是本发明中一种生成合拼母板的工艺流程的装置的一具体实施例模块框图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
本发明中一种生成合拼母板的工艺流程的方法,其包括一下步骤:
S1、获取各个合拼子板的工艺流程,并在各个合拼子板的工艺流程中筛选出需要在合拼母板中体现的工艺流程;
S2、以各个合拼子板中任意一个合拼子板需要在合拼母板中体现的第一个工艺流程为起始点遍历包含所有需要在合拼母板中体现的工艺流程为合拼母板的初始工艺流程;
S3、重复执行步骤S2,取其中最短路径的合拼母板的初始工艺流程为合拼母板的最终工艺流程。
参照图1,以下通过一具体的实施例对本发明中一种生成合拼母板的工艺流程的方法进行详细的阐述:
假设存在两个合拼子板,且第一合拼子板的工艺流程为A1→B1→C1→D1;第二合拼子板的工艺流程为A2→B2→C2→D2;通过获取第一合拼子板的工艺流程和第二合拼子板的工艺流程后筛选出第一合拼子板需要在合拼母板中体现的工艺流程为A1,B1,第二合拼子板需要在合拼母板中体现的工艺流程为A2,C2;则设置嵌套最高深度值为5,即第一合拼子板和第二合拼子板需要在合拼母板中体现的工艺流程的总和加1,这是为了防止在遍历包含所有需要在合拼母板中体现的工艺流程出现不断重复某个或多个工艺流程使得无法得出或耗时过久才能得出合拼母板的初始工艺流程,例如出现:A1→A2→A1→B1→A1→C2→A1→A1……不断重复第一合拼子板的工艺流程A1的情况,而设置有嵌套最高深度值为5时,当上述情况出现遍历到C2工艺流程时,该遍历路径便会停止,以新的遍历路径重新进行遍历,不会导致进入死循环无法得出合拼母板的初始工艺流程或遍历耗时过久而得出的结果又不准确问题。每个遍历路径后得出的结果需要对其判断是否符合合拼子板的工艺流程的原有顺序,即遍历的结果与每个合拼子板的工艺流程的先后顺序必须一致,例如在本实施例当中不能出现第一合拼子板中的工艺流程B1在A1之前或第二合拼子板中的工艺流程C2在A2之前,也就是说,B1工艺流程必须在A1工艺流程之后且C2工艺流程在A2工艺流程之后。因此,在本实施例中所得到的合拼母板的初始工艺流程的情况为:
1、A1→B1→A2→C2;
2、A1→A2→B1→C2;
3、A1→A2→C2→B1;
4、A2→A1→B1→C2;
5、A2→A1→C2→B1;
6、A2→C2→A1→B1。
则取得的这6种情况的合拼母板的初始工艺流程的最短路径为合拼母板的最终工艺流程,最短路径为执行完包含A1、B1、A2、C2四个工艺流程耗时最短和/或设备的运行轨迹最短的路径。
本发明中一种生成合拼母板的工艺流程的方法,其通过获取各个合拼子板的工艺流程并筛选出需要在合拼母板中体现的工艺流程后,以任意一个合拼子板需要在合拼母板中体现的第一个工艺流程为起点遍历包含所有需要在合拼母板中体现的工艺流程为合拼母板的初始工艺流程,最后选择出最短路径的合拼母板的初始工艺流程为合拼母板的最终工艺流程;解决了现有技术中合拼母板的工艺流程需要人工进行编写导致制作效率低、成本高、产品品质不合格的技术问题,提供了一种效率高、准确率高的生成合拼母板的工艺流程的方法。
需要说明的是,合拼子板、合拼子板的工艺流程及合拼子板的工艺流程需要在合拼母板中体现的工艺流程的数量并不局限于本实施例,本实施例中只是以具体的数字来对本发明创造进行详细的描述,通过改变合拼子板、合拼子板的工艺流程及合拼子板的工艺流程需要在合拼母板中体现的工艺流程的数量同样漏入本发明创造的保护范围。
如图2所示,本实施例中还提供了一种生成合拼母板的工艺流程的装置,其包括:
合拼子板工艺流程获取模块,用于获取各个合拼子板的工艺流程;
合拼子板工艺流程选择模块,用于接收各个合拼子板的工艺流程并选择出需要在合拼母板中体现的工艺流程;
合拼母板初始工艺流程生成模块,用于接收并处理需要在合拼母板中体现的工艺流程,并输出多个合拼母板的初始工艺流程;
合拼母板最终工艺流程生成模块,用于选择出多个合拼母板的初始工艺流程中路径最短的工艺流程为合拼母板的最终工艺流程。
本实施例中还提供了一种生成合拼母板的工艺流程的控制设备,其包括:至少一个处理器及与至少一个处理器通信连接的存储器;其中,存储器存储有可被至少一个处理器执行的指令,该指令被至少一个处理器执行,以使至少一个处理器能够执行如本实施例中所述的生成合拼母板的工艺流程的方法。
本实施例中还提供了一种计算机可读存储介质,其中,计算机可读存储介质存储有计算机可执行指令,计算机可执行指令用于使计算机执行如本实施例中所述的生成合拼母板的工艺流程的方法。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种生成合拼母板的工艺流程的方法,其特征在于,包括以下步骤:
S1、获取各个合拼子板的工艺流程,并在所述各个合拼子板的工艺流程中筛选出需要在所述合拼母板中体现的工艺流程;
S2、以所述各个合拼子板中任意一个合拼子板需要在所述合拼母板中体现的第一个工艺流程为起始点遍历包含各个需要在所述合拼母板中体现的工艺流程,得到多个所述合拼母板的初始工艺流程,具体包括:
设置一个嵌套最高深度,以所述各个合拼子板中任意一个合拼子板需要在所述合拼母板中体现的第一个工艺流程为起始点遍历包含各个需要在所述合拼母板中体现的工艺流程,遍历路径下相应所述合拼母板的工艺流程的嵌套深度达到所述嵌套最高深度时,停止所述遍历路径并重复步骤S2;
S3、取多个所述合拼母板的初始工艺流程中最短路径的所述合拼母板的初始工艺流程为所述合拼母板的最终工艺流程。
2.根据权利要求1所述的生成合拼母板的工艺流程的方法,其特征在于,所述最短路径为制作所述合拼母板用时最短的路径或制作所述合拼母板的设备的运行轨迹最短的路径。
3.根据权利要求1所述的生成合拼母板的工艺流程的方法,其特征在于,所述合拼母板的初始工艺流程和/或所述合拼母板的最终工艺流程按需要在所述合拼母板中需要体现的合拼子板的工艺流程的原有顺序执行相应的工艺流程。
4.一种生成合拼母板的工艺流程的装置,其特征在于,包括:
合拼子板工艺流程获取模块,用于获取各个合拼子板的工艺流程;
合拼子板工艺流程选择模块,用于接收所述各个合拼子板的工艺流程并选择出需要在所述合拼母板中体现的工艺流程;
合拼母板初始工艺流程生成模块,用于接收并处理需要在所述合拼母板中体现的工艺流程,并输出多个所述合拼母板的初始工艺流程,具体包括:
设置一个嵌套最高深度,以所述各个合拼子板中任意一个合拼子板需要在所述合拼母板中体现的第一个工艺流程为起始点遍历包含各个需要在所述合拼母板中体现的工艺流程,遍历路径下相应所述合拼母板的工艺流程的嵌套深度达到所述嵌套最高深度时,停止所述遍历路径并重复步骤S2;
合拼母板最终工艺流程生成模块,用于选择出多个所述合拼母板的初始工艺流程中路径最短的工艺流程为所述合拼母板的最终工艺流程。
5.一种生成合拼母板的工艺流程的控制设备,其特征在于,包括:至少一个处理器及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求1至3任一项所述的生成合拼母板的工艺流程的方法。
6.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机可执行指令,所述计算机可执行指令用于使计算机执行如权利要求1至3任一项所述生成合拼母板的工艺流程的方法。
CN201811644564.3A 2018-12-29 2018-12-29 生成合拼母板的工艺流程的方法、装置、控制设备及介质 Active CN109816153B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811644564.3A CN109816153B (zh) 2018-12-29 2018-12-29 生成合拼母板的工艺流程的方法、装置、控制设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811644564.3A CN109816153B (zh) 2018-12-29 2018-12-29 生成合拼母板的工艺流程的方法、装置、控制设备及介质

Publications (2)

Publication Number Publication Date
CN109816153A CN109816153A (zh) 2019-05-28
CN109816153B true CN109816153B (zh) 2023-07-18

Family

ID=66603776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811644564.3A Active CN109816153B (zh) 2018-12-29 2018-12-29 生成合拼母板的工艺流程的方法、装置、控制设备及介质

Country Status (1)

Country Link
CN (1) CN109816153B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103717013A (zh) * 2012-09-29 2014-04-09 上海美维科技有限公司 一种印制电路板的制造方法
CN105208800A (zh) * 2015-08-10 2015-12-30 广州兴森快捷电路科技有限公司 一种不同叠层结构的pcb板合拼制作的方法
CN105678408A (zh) * 2015-12-30 2016-06-15 广州兴森快捷电路科技有限公司 Pcb板合拼方法及合拼系统
WO2017190534A1 (zh) * 2016-05-04 2017-11-09 深圳市百能信息技术有限公司 基于内接多边形的异形拼板方法及装置
CN107784380A (zh) * 2016-08-30 2018-03-09 上海创和亿电子科技发展有限公司 一种巡检最短路径的优化方法及优化系统
CN108170386A (zh) * 2017-12-28 2018-06-15 金邦达有限公司 一种选择卡片进行拼板印刷的方法
CN109034657A (zh) * 2018-08-22 2018-12-18 泰康保险集团股份有限公司 基于区块链的流程路径寻找方法、装置、介质及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103717013A (zh) * 2012-09-29 2014-04-09 上海美维科技有限公司 一种印制电路板的制造方法
CN105208800A (zh) * 2015-08-10 2015-12-30 广州兴森快捷电路科技有限公司 一种不同叠层结构的pcb板合拼制作的方法
CN105678408A (zh) * 2015-12-30 2016-06-15 广州兴森快捷电路科技有限公司 Pcb板合拼方法及合拼系统
WO2017190534A1 (zh) * 2016-05-04 2017-11-09 深圳市百能信息技术有限公司 基于内接多边形的异形拼板方法及装置
CN107784380A (zh) * 2016-08-30 2018-03-09 上海创和亿电子科技发展有限公司 一种巡检最短路径的优化方法及优化系统
CN108170386A (zh) * 2017-12-28 2018-06-15 金邦达有限公司 一种选择卡片进行拼板印刷的方法
CN109034657A (zh) * 2018-08-22 2018-12-18 泰康保险集团股份有限公司 基于区块链的流程路径寻找方法、装置、介质及电子设备

Also Published As

Publication number Publication date
CN109816153A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
CN104424087B (zh) 一种web页面元素定位的方法,装置及系统
WO2021042900A1 (zh) 元件库的创建方法、创建装置、电子设备及存储介质
CN104573262B (zh) 一种生成pcb光绘层面的方法及装置
CN103106563A (zh) 用于生产印刷电路板的专用物料清单生成方法及装置
CN106793521B (zh) 电路板的钻孔或铣型工程文件制作方法及系统
US20130055190A1 (en) Computing device and method for checking design of printed circuit board layout file
CN104133676A (zh) 一种基于脚本的功能执行方法和设备
CN109816153B (zh) 生成合拼母板的工艺流程的方法、装置、控制设备及介质
US20120331434A1 (en) Computing device and method for checking signal transmission lines
JP2007042934A (ja) 多面取り基板の生産履歴管理方法及び多面取り基板
CN102566303A (zh) Barco光绘机自动嵌入光绘参数的方法
CN107145689A (zh) 一种pcb设计中检查文字方向的方法
US8504977B1 (en) Electronic device and method for generating electrical rule file for circuit board
US10750651B2 (en) Method of preparing a setup kit for a placement machine
US20140351776A1 (en) Detecting device and method for pcb layout
CN105474774B (zh) 显示电子元件安装机所使用的数据的装置
US20210294293A1 (en) Information processing apparatus, information processing method, production system, article manufacturing method and storage medium
CN104750691A (zh) 一种自定义网页生成方法及装置
US8255866B2 (en) Computing device and method for checking distances between transmission lines and anti-pads arranged on printed circuit board
CN104199808A (zh) 一种文档框架排版方法及装置
CN104750750A (zh) Gerber文件输出方法
CN104752150A (zh) 工艺流程建立的方法
US20120174054A1 (en) Printed circuit board layout system and method
CN112446188B (zh) 一种不同差分线中间距检查方法、装置、设备及存储介质
Kim et al. Reliability design analysis for underwater buriend PBA based on PoF

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant