CN105140288A - 射频ldmos器件 - Google Patents
射频ldmos器件 Download PDFInfo
- Publication number
- CN105140288A CN105140288A CN201510579882.6A CN201510579882A CN105140288A CN 105140288 A CN105140288 A CN 105140288A CN 201510579882 A CN201510579882 A CN 201510579882A CN 105140288 A CN105140288 A CN 105140288A
- Authority
- CN
- China
- Prior art keywords
- drift region
- district
- faraday cage
- lowk
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 14
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 14
- 239000003989 dielectric material Substances 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 9
- 239000011148 porous material Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 25
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种射频LDMOS器件，包含：P+衬底、P型外延层，衬底金属，P型外延层内部的P+sinker区、P阱、N-漂移区、N+区、多晶硅，N-漂移区的上方以及多晶硅的右侧上方设有法拉第罩，法拉第罩和漂移区之间有一层low？k介质，low？k介质材料的介电常数小于SiO2的介电常数；本发明在漂移区上方和法拉第罩下方的绝缘介质层使用low？k材料，该结构可以有效降低法拉第罩靠近漏端边缘的高电场，与传统结构相比，本器件可以有效优化漂移区表面电场分布，使之更加均匀，提高器件的击穿电压；还可以降低器件源漏导通电阻，提高器件的输出功率。
Description
技术领域
本申请涉及半导体器件领域，具体是一种射频应用的LDMOS场效应晶体管。
背景技术
射频LDMOS(LaterallyDouble-DiffusedMetalOxideSemiconductors)场效应晶体管是一种应用范围较广的大功率射频器件，具有线性度好、功率增益高、耐压高、匹配性能好、输出功率大和成本低等优点，广泛应用于无线通信、移动基站、雷达和导航等领域。
在大功率射频LDMOS器件应用中，一般希望器件具有大的击穿电压、大的输出功率和高的频率特性。在射频LDMOS设计过程中，为了提高器件的性能，一般追求的目标有：大的击穿电压、低的导通电阻、大的饱和电流和小的寄生电容等参数。
常规的射频LDMOS结构如图1所示。为了提高击穿电压，优化器件频率特性，增大输出功率，有多种方法被采用。其中，在漂移区上部采用法拉第罩是简单有效的方法。法拉第罩可以有效屏蔽寄生栅漏电容Cgd，从而有效提高器件的频率特性。另一方面，法拉第罩也可以视为金属场板，优化漂移区电场，从而提高击穿电压。但是，常规的射频LDMOS，在法拉第罩右侧边缘存在电场峰值，导致器件容易发生击穿。另外，较大的漂移区电场会增加漂移区表面散射，降低载流子迁移率，从而降低器件的饱和电流。射频LDMOS的击穿电压与截止频率存在折衷关系，传统的法拉第罩降低寄生电容Cgd，同时也在法拉第罩靠近漏端边缘引入高电场，影响了器件的鲁棒性。
发明内容
本发明所要解决的技术问题，就是提出一种具有lowk介质的LDMOS器件，优化漂移区电场，提高器件的饱和电流。
本发明解决上述技术问题所采用的技术方案如下：
一种射频LDMOS器件，包含：P+衬底、P+衬底上的P型外延层，P+衬底下方的衬底金属，P型外延层内部设有P+sinker区、P+sinker区上方的P阱、P阱右侧的N-漂移区、P阱内且靠近半导体表面的N+区，N+区的右侧上方至N-漂移区的左侧上方覆盖有多晶硅，多晶硅为栅极，N+区的右边缘位于多晶硅的左边缘处，P+sinker区上方为源极金属，源极金属通过P+sinker区与衬底连接，N-漂移区的右端的N+区为器件漏极，N+区的上方为漏极金属，N-漂移区的上方以及多晶硅的右侧上方设有法拉第罩，法拉第罩和漂移区之间有一层lowk介质,多晶硅和源极金属以及漏极金属之间的间隙填充有二氧化硅绝缘介质，法拉第罩和多晶硅之间的间隙填充有二氧化硅绝缘介质，多晶硅与半导体之间填充有二氧化硅栅氧介质，lowk介质材料的介电常数小于SiO2的介电常数。
作为优选方式，所述lowk介质为SiF、SiOC、空气或SiO2的多孔材料中的一种。因为SiF、SiOC、空气或SiO2的多孔材料的介电常数均低于SiO2的介电常数，而且可通过半导体工艺实现。
作为优选方式，所述lowk介质层厚度在之间。若介质厚度较小，即法拉第罩距半导体表面距离较小，会使法拉第罩下方的漂移区表面电场较大，从而降低器件的击穿电压。若介质厚度较大，则不能有效屏蔽栅漏寄生电容，从而降低器件的频率特性。
作为优选方式，所述lowk介质层长度为0.8μm。
作为优选方式，所述N-漂移区的长度为2.8μm，法拉第罩的长度1.0μm，Lowk介质的左右端位置距法拉第罩右边缘A的距离分别为0.5μm和0.3μm。上述参数得到的击穿电压最优。
作为优选方式，法拉第罩通过金属线连接至器件的源极金属。
作为优选方式，N-漂移区通过离子注入形成。
作为优选方式，N-漂移区结深为0.5μm。若漂移区结深过大，在注入剂量不变的条件下会使漂移区浓度降低，这将导致漂移区电阻增加。
本发明在漂移区上方和法拉第罩下方的绝缘介质层使用lowk材料，该结构可以有效降低法拉第罩靠近漏端边缘的高电场。与传统结构相比，该结构可以有效优化漂移区表面电场分布，使之更加均匀，提高器件的击穿电压；还可以降低器件源漏导通电阻，提高器件的输出功率。
提高器件的性能需要大的击穿电压BV和小的导通电阻RON，而器件的击穿电压与导通电阻存在矛罩关系，即RON∝BV2.5。本申请的结构由于优化了漂移区电场，可以有效提高器件的击穿电压，而且未增加导通电阻RON。
器件的饱和电流越大，可以获得更大的输出功率。在漂移区上方和法拉第罩下方的绝缘介质使用lowk材料，由高斯定律可知，介质的电场强度与漂移区表面电场强度比值和这两种材料的介电常数成反比，采用lowk介质后，由于介质的介电常数变小，漂移区表面垂直电场也将变小，从而降低表面散射。因此，LDMOS器件的漂移区电阻减小，饱和电流增加。
本发明有益效果为：本申请在漂移区的上方和法拉第罩的下方增加了lowk介质，在漂移区上方和法拉第罩下方的绝缘介质使用lowk材料，可以有效降低法拉第罩靠近漏端边缘的高电场，从而提高击穿电压；能够有效改善改善N型轻掺杂漂移区的电场分布，提高击穿电压而且不增加导通电阻RON；器件的击穿电压提高，因而可以适当增加漂移区的杂质掺杂浓度，进一步降低器件的导通电阻。
附图说明
为了清晰地说明本发明，下面对本发明的附图作简单介绍。
图1是传统的射频LDMOS结构示意图。
图2是本发明的射频LDMOS器件结构示意图。
图3是射频LDMOS器件的电场分布对比图。
图4是射频LDMOS器件的击穿曲线对比图。
1为P+衬底，2为P型外延层，3为二氧化硅栅氧介质，4为多晶硅，5为P阱，6为N-漂移区，7为N+区，8为P+sinker区，9为N+区，10为二氧化硅绝缘介质，11为法拉第罩，12为源极金属，13为漏极金属，14为衬底金属，20为lowk介质20。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
下面结合附图，详细描述本发明的技术方案：
一种射频LDMOS器件，包含：P+衬底1、P+衬底1上的P型外延层2，P+衬底1下方的衬底金属14，P型外延层2内部设有P+sinker区8、P+sinker区8上方的P阱5、P阱5右侧的N-漂移区6、P阱5内且靠近半导体表面的N+区7，N+区7构成器件的源极；N+区7的右侧上方至N-漂移区6的左侧上方覆盖有多晶硅4，多晶硅4为器件的栅极，N+区7的右边缘位于多晶硅4的左边缘处，P+sinker区8上方为源极金属12，源极金属12通过P+sinker8与衬底1连接，N-漂移区6的右端的N+区9为器件漏极，N+区9的上方为漏极金属13，N-漂移区6的上方以及多晶硅4的右侧上方设有法拉第罩11，法拉第罩11由金属钨形成；法拉第罩11和漂移区6之间有一层lowk介质20，多晶硅4左端和源极金属12之间的间隙填充有二氧化硅绝缘介质10，多晶硅4的右端和漏极金属13之间的间隙填充有二氧化硅绝缘介质10，二氧化硅绝缘介质10覆盖多晶硅4的上表面，法拉第罩11和多晶硅4之间的间隙填充有二氧化硅绝缘介质10，多晶硅4与半导体之间填充有二氧化硅栅氧介质3，lowk介质20材料的介电常数小于SiO2的介电常数。
所述lowk介质为SiF、SiOC、空气或SiO2的多孔材料中的一种。因为SiF、SiOC、空气或SiO2的多孔材料的介电常数均低于SiO2的介电常数，而且可通过半导体工艺实现。
所述lowk介质层厚度在之间。若介质厚度较小，即法拉第罩距半导体表面距离较小，会使法拉第罩下方的漂移区表面电场较大，从而降低器件的击穿电压。若介质厚度较大，则不能有效屏蔽栅漏寄生电容，从而降低器件的频率特性。
所述lowk介质层长度为0.8μm。
Lowk介质的位置需根据漂移区的长度和法拉第罩的长度而优化。本实施例中所述N-漂移区的长度为2.8μm，法拉第罩的长度1.0μm，Lowk介质的左右端位置距法拉第罩右边缘A的距离分别为0.5μm和0.3μm。这样的参数得到的击穿电压最优。
法拉第罩通过金属线连接至器件的源极金属。
N-漂移区通过离子注入形成，然后进行高温扩散，在多晶硅4下面形成沟道。
N-漂移区6结深为0.5μm。若漂移区结深过大，在注入剂量不变的条件下会使漂移区浓度降低，这将导致漂移区电阻增加。
本发明的原理为：在漂移区上方和法拉第罩下方的绝缘介质使用lowk材料，lowk材料的厚度与传统结构中SiO2的厚度一致。由高斯定律可知，介质的电场强度与漂移区表面电场强度比值和这两种材料的介电常数成反比，即εlowk*Elowk＝εsi*Esi。由于介质厚度没变，可以认为介质电场Elowk没有变化，采用lowk介质后，由于介质的介电常数变小，漂移区表面电场也将变小。图3是传统结构与lowk结构的漂移区表面的电场分布对比图。该电场分布图由器件栅极右侧边缘开始，至器件的漏极为止，X＝0处为栅极右侧边缘半导体表面电场强度，X＝2.8μm处是漂移区与漏极N+边界处半导体表面电场强度，可以看出，采用lowk后漂移区电场分布更加均匀。
图4是传统结构与本实施例lowk结构的击穿电压曲线。使用lowk材料后，当半导体内电场达到临界击穿电场时，器件可以承受更大的耐压，LDMOS器件的击穿电压由76V提高至83V。
对于特定工作电压条件下的器件，由于lowk材料的使用提高了LDMOS器件的击穿电压，可以适当提高漂移区掺杂浓度(保持击穿电压不变与传统器件一致)，从而降低导通电阻，提高器件输出功率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种射频LDMOS器件，其特征在于：包含：P+衬底、P+衬底上的P型外延层，P+衬底下方的衬底金属，P型外延层内部设有P+sinker区、P+sinker区上方的P阱、P阱右侧的N-漂移区、P阱内且靠近半导体表面的N+区，N+区的右侧上方至N-漂移区的左侧上方覆盖有多晶硅，多晶硅为栅极，N+区的右边缘位于多晶硅的左边缘处，P+sinker区上方为源极金属，源极金属通过P+sinker区与衬底连接，N-漂移区的右端的N+区为器件漏极，N+区的上方为漏极金属，N-漂移区的上方以及多晶硅的右侧上方设有法拉第罩，法拉第罩和漂移区之间有一层lowk介质，多晶硅和源极金属以及漏极金属之间的间隙填充有二氧化硅绝缘介质，法拉第罩和多晶硅之间的间隙填充有二氧化硅绝缘介质，多晶硅与半导体之间填充有二氧化硅栅氧介质，lowk介质材料的介电常数小于SiO2的介电常数。
2.根据权利要求1所述的射频LDMOS器件，其特征在于：所述lowk介质为SiF、SiOC、空气或SiO2的多孔材料中的一种。
3.根据权利要求1所述的射频LDMOS器件，其特征在于：所述lowk介质层厚度在之间。
4.根据权利要求1所述的射频LDMOS器件，其特征在于：所述lowk介质层长度为0.8μm。
5.根据权利要求1所述的射频LDMOS器件，其特征在于：所述N-漂移区的长度为2.8μm，法拉第罩的长度1.0μm，Lowk介质的左右端位置距法拉第罩右边缘A的距离分别为0.5μm和0.3μm。
6.根据权利要求1所述的射频LDMOS器件，其特征在于：法拉第罩通过金属线连接至器件的源极金属。
7.根据权利1所述的射频LDMOS器件，其特征在于：N-漂移区通过离子注入形成。
8.根据权利1所述的射频LDMOS器件，其特征在于：N-漂移区结深为0.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510579882.6A CN105140288B (zh) | 2015-09-11 | 2015-09-11 | 射频ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510579882.6A CN105140288B (zh) | 2015-09-11 | 2015-09-11 | 射频ldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140288A true CN105140288A (zh) | 2015-12-09 |
| CN105140288B CN105140288B (zh) | 2018-05-01 |
Family
ID=54725576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510579882.6A Expired - Fee Related CN105140288B (zh) | 2015-09-11 | 2015-09-11 | 射频ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140288B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129116A (zh) * | 2016-07-27 | 2016-11-16 | 西安电子科技大学 | 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管 |
| WO2018177073A1 (zh) * | 2017-03-29 | 2018-10-04 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
| WO2021128355A1 (zh) * | 2019-12-27 | 2021-07-01 | 华为技术有限公司 | 横向扩散金属氧化物半导体晶体管及制造方法 |
| CN117012835A (zh) * | 2023-10-07 | 2023-11-07 | 粤芯半导体技术股份有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222229B1 (en) * | 1999-02-18 | 2001-04-24 | Cree, Inc. | Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability |
| CN1484838A (zh) * | 2001-02-10 | 2004-03-24 | �Ҵ���˾ | 具有法拉第屏蔽以及埋在衬底中的电介质阱的高q电感 |
| CN101326643A (zh) * | 2005-12-14 | 2008-12-17 | Nxp股份有限公司 | Mos晶体管以及制造mos晶体管的方法 |
| CN103035681A (zh) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
-
2015
- 2015-09-11 CN CN201510579882.6A patent/CN105140288B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222229B1 (en) * | 1999-02-18 | 2001-04-24 | Cree, Inc. | Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability |
| CN1484838A (zh) * | 2001-02-10 | 2004-03-24 | �Ҵ���˾ | 具有法拉第屏蔽以及埋在衬底中的电介质阱的高q电感 |
| CN101326643A (zh) * | 2005-12-14 | 2008-12-17 | Nxp股份有限公司 | Mos晶体管以及制造mos晶体管的方法 |
| CN103035681A (zh) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129116A (zh) * | 2016-07-27 | 2016-11-16 | 西安电子科技大学 | 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管 |
| CN106129116B (zh) * | 2016-07-27 | 2019-09-20 | 西安电子科技大学 | 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管 |
| WO2018177073A1 (zh) * | 2017-03-29 | 2018-10-04 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
| JP2019535145A (ja) * | 2017-03-29 | 2019-12-05 | 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 半導体デバイス及びその製造方法 |
| WO2021128355A1 (zh) * | 2019-12-27 | 2021-07-01 | 华为技术有限公司 | 横向扩散金属氧化物半导体晶体管及制造方法 |
| CN117012835A (zh) * | 2023-10-07 | 2023-11-07 | 粤芯半导体技术股份有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN117012835B (zh) * | 2023-10-07 | 2024-01-23 | 粤芯半导体技术股份有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140288B (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9324855B2 (en) | Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor | |
| CN104992978B (zh) | 一种射频ldmos晶体管及其制造方法 | |
| CN102231390B (zh) | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 | |
| US9443958B2 (en) | High voltage metal-oxide-semiconductor transistor device and method of forming the same | |
| US9245996B2 (en) | Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device | |
| CN106876464A (zh) | 一种横向双扩散金属氧化物半导体场效应管 | |
| CN105140288A (zh) | 射频ldmos器件 | |
| CN102456738A (zh) | 一种vdmos晶体管 | |
| CN107680996A (zh) | 横向功率器件 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN102610641A (zh) | 高压ldmos器件及其制造方法 | |
| US8802530B2 (en) | MOSFET with improved performance through induced net charge region in thick bottom insulator | |
| US11309406B2 (en) | Method of manufacturing an LDMOS device having a well region below a groove | |
| CN105742365A (zh) | 射频ldmos晶体管及其制作方法 | |
| US20120098056A1 (en) | Trench device structure and fabrication | |
| TW201637206A (zh) | 半導體元件及其製作方法 | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
| CN105789270A (zh) | 一种具有变k介质侧边的vdmos器件 | |
| CN108054194B (zh) | 一种具有三维横向变掺杂的半导体器件耐压层 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| US9105721B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN106384747B (zh) | 一种场效应管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180501 Termination date: 20190911 |