CN117012835A - 横向扩散金属氧化物半导体器件及其制造方法 - Google Patents
横向扩散金属氧化物半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN117012835A CN117012835A CN202311277937.9A CN202311277937A CN117012835A CN 117012835 A CN117012835 A CN 117012835A CN 202311277937 A CN202311277937 A CN 202311277937A CN 117012835 A CN117012835 A CN 117012835A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- drift region
- dielectric
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 32
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000005684 electric field Effects 0.000 abstract description 36
- 238000009792 diffusion process Methods 0.000 abstract description 19
- 238000009826 distribution Methods 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- -1 phosphorus ions Chemical class 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000005049 silicon tetrachloride Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910001449 indium ion Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种横向扩散金属氧化物半导体器件及其制造方法，漂移区上形成有介质层，介质层包括第一介质层和位于第一介质层中的第二介质层，第一介质层位于沟道区和漏区之间的漂移区上，第二介质层自第一介质层表面延伸至第一介质层中，且第一介质层与第二介质层具有不同的介电常数；栅极结构从部分沟道区上延伸至部分介质层上，由于第一介质层与第二介质层具有不同的介电常数，栅极结构与漂移区表面之间可以产生电场分布的变化，由此可以在漂移区的三维方向即长度方向、宽度方向和厚度方向上形成多个电场峰值，从而实现对漂移区表面的电场进行调节，使漂移区的电场分布均匀，降低漏区的电场峰值，提高漏区的击穿电压，进而提高器件的耐压能力。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种横向扩散金属氧化物半导体器件及其制造方法。
背景技术
LDMOS（Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)器件主要应用于功率集成电路，例如射频功率放大器。其具有较好的热稳定性和频率稳定性。目前，为了提高LDMOS器件的击穿电压，通常会在长度方向上增加LDMOS器件的漂移区的长度，或者通过调节LDMOS器件的场板长度等来增加导通电阻从而提高器件的耐压，但是增加漂移区的长度会减小LDMOS器件的集成密度，并且对场板的长度和结构进行调节也会受漂移区的电场分布和长度的限制，即能够调解的漂移区电场和击穿电压的值是有限的。
发明内容
本发明的目的在于提供一种横向扩散金属氧化物半导体器件及其制造方法，以对漂移区表面的电场进行调节从而提高器件的耐压能力。
为解决上述技术问题，本发明提供一种横向扩散金属氧化物半导体器件，包括：半导体衬底，所述半导体衬底中形成有沟道区和漂移区，所述漂移区中形成有漏区；介质层，所述介质层包括第一介质层和位于所述第一介质层中的第二介质层，所述第一介质层位于所述沟道区和所述漏区之间的所述漂移区上，所述第二介质层自所述第一介质层表面延伸至所述第一介质层中，且所述第一介质层与所述第二介质层具有不同的介电常数；栅极结构，所述栅极结构从部分所述沟道区上延伸至部分所述介质层上。
可选的，在所述的横向扩散金属氧化物半导体器件中，所述第二介质层包括多个呈阵列排布的隔离结构，每个所述隔离结构自所述第一介质层表面延伸至所述第一介质层中，其中，所述隔离结构在所述半导体衬底垂向上的截面形状为倒梯形。
可选的，在所述的横向扩散金属氧化物半导体器件中，所述第一介质层的介电常数低于所述第二介质层的介电常数。
可选的，在所述的横向扩散金属氧化物半导体器件中，所述第一介质层的介电常数为3~3.5，所述第二介质层的介电常数为7~11。
可选的，在所述的横向扩散金属氧化物半导体器件中，所述半导体衬底中还形成有源区，所述源区位于所述沟道区中，所述栅极结构从所述源区与所述漂移区之间的所述沟道区上延伸至所述沟道区与所述漏区之间的所述介质层上。
可选的，在所述的横向扩散金属氧化物半导体器件中，所述横向扩散金属氧化物半导体器件还包括多个导电插塞，所述多个导电插塞用于将所述源区、所述漏区和所述栅极结构接出。
基于同一发明构思，本发明还提供一种横向扩散金属氧化物半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底中形成有沟道区和漂移区；形成介质层，所述介质层包括第一介质层和位于所述第一介质层中的第二介质层，所述第一介质层位于所述漂移区上，所述第二介质层自所述第一介质层表面延伸至所述第一介质层中，且所述第一介质层与所述第二介质层具有不同的介电常数；形成栅极结构，所述栅极结构从部分所述沟道区上延伸至部分所述介质层上；以及，对所述漂移区进行离子注入，以在所述漂移区中形成漏区。
可选的，在所述的横向扩散金属氧化物半导体器件的制造方法中，所述第二介质层包括多个呈阵列排布的隔离结构，每个所述隔离结构自所述第一介质层表面延伸至所述第一介质层中，其中，所述隔离结构在所述半导体衬底垂向上的截面形状为倒梯形。
可选的，在所述的横向扩散金属氧化物半导体器件的制造方法中，所述第一介质层的介电常数低于所述第二介质层的介电常数。
可选的，在所述的横向扩散金属氧化物半导体器件的制造方法中，所述第一介质层的介电常数为3~3.5，所述第二介质层的介电常数为7~11。
在本发明提供的横向扩散金属氧化物半导体器件及其制造方法中，漂移区上形成有介质层，介质层包括第一介质层和位于第一介质层中的第二介质层，第一介质层位于沟道区和漏区之间的漂移区上，第二介质层自第一介质层表面延伸至第一介质层中，且第一介质层与第二介质层具有不同的介电常数；栅极结构从部分沟道区上延伸至部分介质层上，由于第一介质层与第二介质层具有不同的介电常数，栅极结构与漂移区表面之间可以产生电场分布的变化，由此可以在漂移区的三维方向即长度方向、宽度方向和厚度方向上形成多个电场峰值，从而实现对漂移区表面的电场进行调节，使漂移区的电场分布均匀，由此降低了漏区的电场峰值，提高了漏区的击穿电压，进而提高器件的耐压能力。
附图说明
图1是本发明实施例的横向扩散金属氧化物半导体器件的版图示意图。
图2是沿图1中的A-A’方向的剖面结构示意图。
图3是本发明实施例的横向扩散金属氧化物半导体器件的制造方法的流程示意图。
图4是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中的半导体衬底的剖面结构示意图。
图5是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成第一介质层时的结构示意图。
图6是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中在第一介质层中形成开口时的结构示意图。
图7是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成第二介质层时的结构示意图。
图8是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成栅极结构时的结构示意图。
图9是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成源区和漏区时的结构示意图。
其中，附图标记说明如下：100-半导体衬底；101-沟道区；1010-源区；102-漂移区；1020-漏区；110-介质层；111-第一介质层；111a-开口；112-第二介质层；112a-隔离结构；120-栅极结构；130-侧墙；140-导电插塞。
具体实施方式
以下结合附图和具体实施例对本发明提出的横向扩散金属氧化物半导体器件及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本发明实施例提供的横向扩散金属氧化物半导体器件的版图示意图。参考图1所示，本实施例提供一种横向扩散金属氧化物半导体器件，包括：半导体衬底100，所述半导体衬底100中形成有沟道区101和漂移区102，所述漂移区102中形成有漏区1020；所述半导体衬底100的材料可以为硅(Si)、硅锗(GeSi)、碳化硅(SiC)或绝缘体上的硅(SOI)等其他的半导体材料，本实施例中，所述半导体衬底100材料为硅。所述漂移区102为深掺杂，所述漏区1020为浅掺杂。所述漂移区102掺杂的离子既可以是N型杂质离子也可以是P型杂质离子，可以根据实际形成的器件进行调整，所述N型杂质离子包括磷离子、砷离子、锑离子，所述P型杂质离子包括硼离子、镓离子、铟离子。此外，所述沟道区101中还形成有源区1010。
图2是沿图1中的A-A’方向的剖面结构示意图。参考图2所示，横向扩散金属氧化物半导体器件包括介质层110和栅极结构120，所述介质层110包括第一介质层111和位于所述第一介质层111中的第二介质层112，所述第一介质层111位于所述沟道区101和所述漏区1020之间的所述漂移区102上，所述第二介质层112自所述第一介质层111表面延伸至所述第一介质层111中，且所述第一介质层111与所述第二介质层112具有不同的介电常数。所述栅极结构120从部分所述沟道区101上延伸至部分所述介质层110上。由于，所述第一介质层111与所述第二介质层112具有不同的介电常数，因此，栅极结构120与漂移区102表面之间可以产生电场分布的变化，由此可以在漂移区102表面形成多个电场峰值，从而实现对漂移区102表面的电场进行调节，使漂移区102的电场分布均匀，由此降低漏区1020的电场峰值，从而提高了器件的击穿电压，进而提高器件的耐压能力。
参考图2并结合图1所示，所述第二介质层112包括多个呈阵列排布的隔离结构112a，每个所述隔离结构112a自所述第一介质层111表面延伸至所述第一介质层111中，即多个所述隔离结构112a等间距分布于第一介质层111中，如此，有利于使漂移区102表面的电场更加均匀。由于第一介质层111与所述第二介质层112具有不同的介电常数，且第二介质层112的多个隔离结构112a呈阵列排布，可以使得漂移区102表面的电场分布更加均匀，使得漂移区102表面的电场峰值数量增加，且产生电场强度峰值的位置在漂移区102表面的分布较为均匀，由此降低漏区1020表面的电场，使得漏区1020不易发生击穿，因此提高了漏区1020的击穿电压，从而实现在不增加漂移区102的长度的前提下，能够降低漏区1020表面的电场，实现器件的高耐压及高密度。此外，通过调节隔离结构112a的数量、个数和间距，可以对器件的击穿电压进行调节和优化。
其中，所述隔离结构112a在所述半导体衬底100垂向上的截面形状为倒梯形，即隔离结构112a的侧壁与底壁之间的角度为钝角。
本实施例中，所述第一介质层111的介电常数低于所述第二介质层112的介电常数，当然，二者的介电常数可以依实际需要互换，在此不做具体限制，以本示例为例，所述第一介质层的介电常数为3~4.5，所述第一介质层111的材质例如可以为氧化硅。所述第二介质层的介电常数为7~11，所述第二介质层112的材质可以为氮化硅，以使所述第一介质层111的介电常数低于所述第二介质层112的介电常数，从而实现在漂移区102表面产生电场分布的变化，进而在漂移区102的三维方向即长度方向、宽度方向和厚度方向上形成多个电场峰值。
本实施例中，所述栅极结构120从部分所述沟道区101上延伸至部分所述介质层110上。具体而言，所述栅极结构120从所述源区1010与所述漂移区102之间的所述沟道区101上延伸至所述沟道区101与所述漏区1020之间的所述介质层110上。也就是说，栅极结构120包括相互连接的第一部分和第二部分，所述第一部分位于所述沟道区101上，所述第二部分位于所述介质层110上。其中，第一部分用于构成栅极，第二部分用于构成场板。进一步的，所述栅极结构120的材质可以为多晶硅。
如图2所示，横向扩散金属氧化物半导体器件还包括多个导电插塞140，所述多个导电插塞140用于将所述源区1010、所述漏区1020和所述栅极结构120接出。所述源区1010、所述漏区1020和所述栅极结构120上各设有至少一个所述导电插塞140。所述导电插塞140的材质可以为金属，例如钨。
图3是本发明实施例的横向扩散金属氧化物半导体器件的制造方法的流程示意图。本实施例还提供一种横向扩散金属氧化物半导体器件的制造方法，如图3所示，包括：步骤S1：提供半导体衬底，所述半导体衬底中形成有沟道区和漂移区；步骤S2：形成介质层，所述介质层包括第一介质层和位于所述第一介质层中的第二介质层，所述第一介质层位于所述漂移区上，所述第二介质层自所述第一介质层表面延伸至所述第一介质层中，且所述第一介质层与所述第二介质层具有不同的介电常数；步骤S3：形成栅极结构，所述栅极结构从部分所述沟道区上延伸至部分所述介质层上。步骤S4：对所述漂移区进行离子注入，以在所述漂移区中形成漏区。
图4是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中的半导体衬底的剖面结构示意图。图5是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成第一介质层时的结构示意图。图6是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中在第一介质层中形成开口时的结构示意图。图7是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成第二介质层时的结构示意图。图8是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成栅极结构时的结构示意图。图9是本发明实施例的横向扩散金属氧化物半导体器件的制造方法中形成源区和漏区时的结构示意图。
下文将结合附图4~图9对本实施例提供的横向扩散金属氧化物半导体器件的制造方法进行更详细的描述。
参考图4所示，在步骤S1中，提供半导体衬底100，所述半导体衬底100中形成有沟道区101和漂移区102。具体的，所述半导体衬底100的材料可以为硅(Si)、硅锗(GeSi)、碳化硅(SiC)或绝缘体上的硅(SOI)等其他的半导体材料，本实施例中，所述半导体衬底100材料为硅。所述漂移区102为深掺杂。所述漂移区102掺杂的离子既可以是N型杂质离子也可以是P型杂质离子，可以根据实际形成的器件进行调整，所述N型杂质离子包括磷离子、砷离子、锑离子，所述P型杂质离子包括硼离子、镓离子、铟离子。
参考图7所示，在步骤S2中，形成介质层110，所述介质层110包括第一介质层111和位于所述第一介质层111中的第二介质层112，所述第一介质层111位于所述漂移区102上，所述第二介质层112自所述第一介质层111表面延伸至所述第一介质层111中，且所述第一介质层111与所述第二介质层112具有不同的介电常数。
具体而言，如图7所示，所述第二介质层112包括多个呈阵列排布的隔离结构112a，每个所述隔离结构112a自所述第一介质层111表面延伸至所述第一介质层111中，即多个所述隔离结构112a等间距分布于第一介质层111中。由于第一介质层111与所述第二介质层112具有不同的介电常数，且第二介质层112的多个隔离结构112a呈阵列排布，可以使得漂移区102表面的电场分布更加均匀，使得漂移区102表面的电场峰值数量增加，且产生电场强度峰值的位置在漂移区102表面的分布较为均匀，由此降低漏区1020表面的电场，使得漏区1020不易发生击穿，因此提高了漏区1020的击穿电压，从而实现在不增加漂移区102的长度的前提下，能够降低漏区1020表面的电场，实现器件的高耐压及高密度。
进一步的，所述第一介质层111的介电常数低于所述第二介质层112的介电常数，当然，二者的介电常数可以依实际需要互换，在此不做具体限制，以本示例为例，所述第一介质层的介电常数为3~4.5，所述第一介质层111的材质例如可以为氧化硅。所述第一介质层的介电常数为7~11，所述第二介质层112的材质例如可以为氮化硅。
本实施例中，形成所述第一介质层111和第二介质层112的步骤包括：步骤一，在半导体衬底100上形成第一介质材料层（未图示），形成所述第一介质材料层可以采用化学气相沉积(CVD)或低压化学气相沉积（LPCVD）的方式完成，也可以是原子层沉积(ALD)，其中，第一介质材料层的形成过程中，采用的工艺气体可以是甲硅烷(SiH4)、四氯化硅(SiCl4)、四乙烃基硅(TEOS)和氧气(O2)。步骤二，如图5所示，对所述第一介质材料层进行刻蚀，以去除部分所述漂移区102之外的所述第一介质材料层，并保留部分漂移区102上的所述第一介质材料层以形成所述第一介质层111。步骤三，如图6所示，通过干法刻蚀工艺对所述第一介质层111进行刻蚀以形成多个阵列排布的开口111a，每个开口111a在半导体衬底100垂向上的截面形状为倒梯形，其中，所述开口111a自第一介质层111表面延伸至第一介质层111中，即开口111a贯穿部分厚度的所述第一介质层111，也就是说，开口111a的底部高于漂移区102的顶面，如此，可以避免干法刻蚀对漂移区102造成损伤。步骤四，如图7所示，在每个开口111a中填充隔离层以形成隔离结构112a，多个隔离结构112a构成所述第二介质层112，第二介质层112的顶表面与第一介质层111的顶表面平齐。其中，在每个开口111a中填充隔离层可以用化学气相沉积(CVD)或等离子增强化学气相沉积(PECVD)的方式完成，也可以是原子层沉积(ALD)，其中，隔离层形成过程中，制程气体可以是甲硅烷(SiH4)、二氯化硅烷(SiH2Cl2)、四氯化硅(SiCl4)、氨气(NH3)等。
参考图8所示，在步骤S3中，形成栅极结构120，所述栅极结构120从部分所述沟道区101上延伸至部分所述介质层110上。也就是说，栅极结构120包括相互连接的第一部分和第二部分，所述第一部分位于所述沟道区101上，所述第二部分位于所述介质层110上。其中，第一部分用于构成栅极，第二部分用于构成场板。进一步的，所述栅极结构120的材质可以为多晶硅。所述栅极结构120可以通过低压化学气相沉积（LPCVD）工艺形成。
参考图9所示，在步骤S4中，对所述漂移区102进行离子注入，以在所述漂移区102中形成漏区1020。其中，漏区1020形成于在所述介质层110远离所述沟道区101一侧的所述漂移区102中。具体的，如图9所示，在对漂移区102进行离子注入之前，先在栅极结构120的侧壁上形成侧墙130，所述侧墙130的材质可以为氧化硅和/或氮化硅，所述侧墙130可以在离子注入工艺中保护栅极结构120的侧壁，避免离子击穿。然后，在所述半导体衬底100上形成图形化的光刻胶层（未图示），所述图形化的光刻胶层暴露出部分漂移区102；接着，以所述图形化的光刻胶层为掩膜，对漂移区102进行离子注入从而形成漏区1020。此外，还对沟道区101进行离子注入，以在栅极结构120远离漂移区102的一侧沟道区101中形成源区1010。
如图2所示，在形成源区1010和漏区1020之后，横向扩散金属氧化物半导体器件的制造方法还包括：形成多个导电插塞140，所述多个导电插塞140用于将所述源区1010、所述漏区1020和所述栅极结构120接出。即所述导电插塞140的位置与源区1010、漏区1020和栅极结构120的位置相对应。
综上可见，在本发明实施例提供的横向扩散金属氧化物半导体器件及其制造方法中，漂移区上形成有介质层，介质层包括第一介质层和位于第一介质层中的第二介质层，第一介质层位于沟道区和漏区之间的漂移区上，第二介质层自第一介质层表面延伸至第一介质层中，且第一介质层与第二介质层具有不同的介电常数；栅极结构从部分沟道区上延伸至部分介质层上，由于第一介质层与第二介质层具有不同的介电常数，栅极结构与漂移区的表面之间可以产生电场分布的变化，由此可以在漂移区的三维方向即长度方向、宽度方向和厚度方向上形成多个电场峰值，从而实现对漂移区表面的电场进行调节，使漂移区的电场分布均匀，降低漏区的电场峰值，提高了漏区的击穿电压，进而提高器件的耐压能力。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种横向扩散金属氧化物半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底中形成有沟道区和漂移区，所述漂移区中形成有漏区；
介质层，所述介质层包括第一介质层和位于所述第一介质层中的第二介质层，所述第一介质层位于所述沟道区和所述漏区之间的所述漂移区上，所述第二介质层自所述第一介质层表面延伸至所述第一介质层中，且所述第一介质层与所述第二介质层具有不同的介电常数；
栅极结构，所述栅极结构从部分所述沟道区上延伸至部分所述介质层上。
2.如权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第二介质层包括多个呈阵列排布的隔离结构，每个所述隔离结构自所述第一介质层表面延伸至所述第一介质层中，其中，所述隔离结构在所述半导体衬底垂向上的截面形状为倒梯形。
3.如权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一介质层的介电常数低于所述第二介质层的介电常数。
4.如权利要求1或3所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一介质层的介电常数为3~3.5，所述第二介质层的介电常数为7~11。
5.如权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述半导体衬底中还形成有源区，所述源区位于所述沟道区中，所述栅极结构从所述源区与所述漂移区之间的所述沟道区上延伸至所述沟道区与所述漏区之间的所述介质层上。
6.如权利要求5所述的横向扩散金属氧化物半导体器件，其特征在于，所述横向扩散金属氧化物半导体器件还包括多个导电插塞，所述多个导电插塞用于将所述源区、所述漏区和所述栅极结构接出。
7.一种横向扩散金属氧化物半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底中形成有沟道区和漂移区；
形成介质层，所述介质层包括第一介质层和位于所述第一介质层中的第二介质层，所述第一介质层位于所述漂移区上，所述第二介质层自所述第一介质层表面延伸至所述第一介质层中，且所述第一介质层与所述第二介质层具有不同的介电常数；
形成栅极结构，所述栅极结构从部分所述沟道区上延伸至部分所述介质层上；以及，
对所述漂移区进行离子注入，以在所述漂移区中形成漏区。
8.如权利要求7所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述第二介质层包括多个呈阵列排布的隔离结构，每个所述隔离结构自所述第一介质层表面延伸至所述第一介质层中，其中，所述隔离结构在所述半导体衬底垂向上的截面形状为倒梯形。
9.如权利要求7所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述第一介质层的介电常数低于所述第二介质层的介电常数。
10.如权利要求7或9所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述第一介质层的介电常数为3~3.5，所述第二介质层的介电常数为7~11。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311277937.9A CN117012835B (zh) | 2023-10-07 | 2023-10-07 | 横向扩散金属氧化物半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311277937.9A CN117012835B (zh) | 2023-10-07 | 2023-10-07 | 横向扩散金属氧化物半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117012835A true CN117012835A (zh) | 2023-11-07 |
| CN117012835B CN117012835B (zh) | 2024-01-23 |
Family
ID=88571308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311277937.9A Active CN117012835B (zh) | 2023-10-07 | 2023-10-07 | 横向扩散金属氧化物半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117012835B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103503151A (zh) * | 2011-04-26 | 2014-01-08 | 德克萨斯仪器股份有限公司 | 具有在漂移区下面的腔体的dmos晶体管 |
| CN104269436A (zh) * | 2014-08-28 | 2015-01-07 | 电子科技大学 | 采用两种性质的本征应变膜的应变ldmos器件 |
| CN105140288A (zh) * | 2015-09-11 | 2015-12-09 | 电子科技大学 | 射频ldmos器件 |
| CN105514166A (zh) * | 2015-12-22 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| US20180219533A1 (en) * | 2017-01-30 | 2018-08-02 | Texas Instruments Incorporated | Driver for transistor |
| WO2021128355A1 (zh) * | 2019-12-27 | 2021-07-01 | 华为技术有限公司 | 横向扩散金属氧化物半导体晶体管及制造方法 |
| CN115377210A (zh) * | 2021-05-21 | 2022-11-22 | 瑞萨电子株式会社 | 半导体器件 |
-
2023
- 2023-10-07 CN CN202311277937.9A patent/CN117012835B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103503151A (zh) * | 2011-04-26 | 2014-01-08 | 德克萨斯仪器股份有限公司 | 具有在漂移区下面的腔体的dmos晶体管 |
| CN104269436A (zh) * | 2014-08-28 | 2015-01-07 | 电子科技大学 | 采用两种性质的本征应变膜的应变ldmos器件 |
| CN105140288A (zh) * | 2015-09-11 | 2015-12-09 | 电子科技大学 | 射频ldmos器件 |
| CN105514166A (zh) * | 2015-12-22 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| US20180219533A1 (en) * | 2017-01-30 | 2018-08-02 | Texas Instruments Incorporated | Driver for transistor |
| WO2021128355A1 (zh) * | 2019-12-27 | 2021-07-01 | 华为技术有限公司 | 横向扩散金属氧化物半导体晶体管及制造方法 |
| CN115377210A (zh) * | 2021-05-21 | 2022-11-22 | 瑞萨电子株式会社 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117012835B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109585550B (zh) | 半导体结构和半导体制造方法 | |
| US9514989B2 (en) | Guard rings including semiconductor fins and regrown region | |
| US20040016961A1 (en) | Double diffused MOS transistor and method for manufacturing same | |
| TWI677095B (zh) | 積體電路及其製造方法 | |
| US10943997B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN117012835B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN117080245A (zh) | 一种功率半导体器件及其制备方法 | |
| US20220384569A1 (en) | Epitaxy Regions Extending Below STI Regions and Profiles Thereof | |
| CN101807605B (zh) | 一种半导体器件及其制造方法 | |
| US11978774B2 (en) | High voltage field effect transistor with vertical current paths and method of making the same | |
| CN116137292A (zh) | Ldmos器件及其制作方法 | |
| US20100237413A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US8273620B2 (en) | Semiconductor integrated circuit device and related fabrication method | |
| CN116995100B (zh) | 半导体器件及其制造方法 | |
| US20230352580A1 (en) | Three-dimensional transistor device having conformal layer | |
| CN221150023U (zh) | 一种功率半导体器件 | |
| US20240006485A1 (en) | Semiconductor devices having different impurity regions in active pattern | |
| US20230317824A1 (en) | Semiconductor devices | |
| CN117690795A (zh) | 一种新型屏蔽栅沟槽场效应晶体管及其制备方法 | |
| CN111276532A (zh) | 一种半导体器件及其制备方法 | |
| CN117253798A (zh) | Ldmos器件及其制造方法 | |
| CN101958282B (zh) | Ldmos的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |