CN117690795A - 一种新型屏蔽栅沟槽场效应晶体管及其制备方法 - Google Patents
一种新型屏蔽栅沟槽场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN117690795A CN117690795A CN202211073571.9A CN202211073571A CN117690795A CN 117690795 A CN117690795 A CN 117690795A CN 202211073571 A CN202211073571 A CN 202211073571A CN 117690795 A CN117690795 A CN 117690795A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- epitaxial layer
- groove
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002513 implantation Methods 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 182
- 239000002184 metal Substances 0.000 claims description 28
- 210000000746 body region Anatomy 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims description 7
- 230000001413 cellular effect Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种新型屏蔽栅沟槽场效应晶体管及其制备方法,至少包括:1)提供表面具有外延层的衬底,于所述外延层表面形成硬掩膜层;2)图形化所述硬掩膜层,并刻蚀所述外延层形成多个沟槽,去除所述硬掩膜层,所述沟槽包括终端区沟槽和元胞区沟槽;3)于至少一个所述终端区沟槽的底部进行离子注入,形成注入区;4)于所述外延层表面及所述沟槽壁形成场氧化层;5)于所述沟槽中填充多晶硅层并进行表面平坦化处理。本发明在终端区沟槽底部形成离子注入区,能够有效降低终端沟槽底部区域的电场强度,提高器件击穿电压,提升器件电性能。
Description
技术领域
本发明属于半导体器件设计及制造领域,特别是涉及一种新型屏蔽栅沟槽场效应晶体管及其制备方法。
背景技术
屏蔽栅沟槽场效应晶体管(Shielding Gate Trench MOSFET)作为一种先进的功率MOSFET器件技术,通过引入屏蔽栅电极降低器件栅漏交叠面积,进而降低栅漏电容,达到提高开关速度,降低器件动态损耗的目的,提高了系统使用效率。
现有的屏蔽栅沟槽场效应晶体管中,其边缘包括元胞区和终端区,所述终端区包括:具有外延区层的硅衬底、形成于所述外延层中的沟槽、形成于所述沟槽内壁的氧化层以及填充于所述沟槽中的多晶硅层。
现有的这种屏蔽栅沟槽场效应晶体管,终端区的多晶硅电极与元胞区的屏蔽电极及源极短接,共同接到零电位,一般在终端区域的沟槽底部是电场集中区域,该处电场强度过大会降低器件的击穿电压。因此,如何降低终端沟槽底部区域的电场强度,防止其被击穿,成为本领域亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种新型屏蔽栅沟槽场效应晶体管及其制备方法,用于解决现有技术中屏蔽栅沟槽场效应晶体管终端沟槽底部电场集中导致该处易击穿的问题。
为实现上述目的及其他相关目的,本发明提供一种新型屏蔽栅沟槽场效应晶体管的制备方法,所述制备方法至少包括:
1)提供表面具有外延层的衬底,于所述外延层表面形成硬掩膜层;
2)图形化所述硬掩膜层,并刻蚀所述外延层形成多个沟槽,去除所述硬掩膜层,所述沟槽包括终端区沟槽和元胞区沟槽;
3)于至少一个所述终端区沟槽的底部进行离子注入,形成注入区;
4)于所述外延层表面及所述沟槽壁形成场氧化层;
5)于所述沟槽中填充多晶硅层并进行表面平坦化处理。
可选地,步骤3)中,进行离子注入形成所述注入区的注入剂量范围介于1e12~1e13之间。
可选地,步骤3)中,所述注入区的形状包括分立的水滴状或者连续交叠的水滴状。
可选地,所述制备方法还包括:
刻蚀去除所述元胞区的部分所述场氧化层,使所述元胞区的所述场氧化层的表面低于所述外延层表面;
于所述元胞区沟槽侧壁及所述多晶硅层表面生长栅氧化层;
于所述元胞区沟槽中填充多晶硅栅电极;
于所述元胞区沟槽两侧的外延层中形成体区,于所述体区中形成源区;
于所述外延层上方形成所述上金属结构。
可选地,于所述外延层上方形成所述上金属结构包括步骤:
形成覆盖所述外延层上方的层间介质层;
进行接触孔的刻蚀,形成分别与元胞区中的所述源区以及终端区的所述多晶硅层相接触的金属层;
形成覆盖所述金属层的钝化层,并图形化所述钝化层,形成焊盘窗口。
可选地,所述衬底、所述外延层和所述源区具有第一导电类型离子掺杂,所述体区和所述注入区具有第二导电类型离子掺杂,所述第一导电类型与所述第二导电类型互为相反的导电类型。
本发明还提供一种新型屏蔽栅沟槽场效应晶体管,所述晶体管至少包括:
表面具有外延层的衬底;
多个沟槽,形成于所述外延层中,所述沟槽包括终端区沟槽和元胞区沟槽;
注入区,形成于至少一个所述终端区沟槽的底部;
场氧化层,形成于终端区的所述外延层表面、所述终端区沟槽壁以及元胞区的部分沟槽壁;
多晶硅层,填充于所述沟槽中。
可选地,所述注入区的的形状包括水滴状。
可选地,所述晶体管还包括:
栅氧化层,生长于所述元胞区沟槽侧壁及所述多晶硅层表面;
多晶硅栅电极,填充于所述元胞区沟槽中;
体区,形成于所述元胞区沟槽两侧的外延层中;
源区,形成于所述体区中;
上金属结构,形成于所述外延层上方。
可选地,所述上金属结构包括:
层间介质层,覆盖于所述外延层上方;
金属层,填充接触孔并覆盖所述层间介质层,所述金属层通过所述接触孔与所述源区以及终端区的所述多晶硅层相接触;
图形化的钝化层,覆盖所述金属层。
如上所述,本发明的新型屏蔽栅沟槽场效应晶体管及其制备方法,至少包括:1)提供表面具有外延层的衬底,于所述外延层表面形成硬掩膜层;2)图形化所述硬掩膜层,并刻蚀所述外延层形成多个沟槽,去除所述硬掩膜层,所述沟槽包括终端区沟槽和元胞区沟槽;3)于至少一个所述终端区沟槽的底部进行离子注入,形成注入区;4)于所述外延层表面及所述沟槽壁形成场氧化层;5)于所述沟槽中填充多晶硅层并进行表面平坦化处理。本发明在终端区沟槽底部形成离子注入区,能够有效降低终端沟槽底部区域的电场强度,提高器件击穿电压,提升器件电性能。
附图说明
图1~图12为本发明新型屏蔽栅沟槽场效应晶体管的制备方法各个步骤呈现的结构示意图。其中,图12为本发明新型屏蔽栅沟槽场效应晶体管的结构示意图。
元件标号说明
10 外延层
11 衬底
12 硬掩膜层
13 沟槽
131 元胞区沟槽
132 终端区沟槽
14 注入区
15 场氧化层
16 多晶硅层
17 栅氧化层
18 多晶硅栅电极
19 体区
20 源区
21 层间介质层
22 接触孔
23 金属层
24 钝化层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种新型屏蔽栅沟槽场效应晶体管的制备方法,所述屏蔽栅沟槽场效应晶体管可以为N型器件,也可以为P型器件,本实施例以N型器件为例进行说明。所述制备方法包括如下步骤:
首先执行步骤1),如图1所示,提供表面具有外延层10的衬底11,于所述外延层10表面形成硬掩膜层12。
所述衬底11可以为N++型掺杂的硅衬底、锗硅衬底、碳化硅衬底等。在本实施例中,所述衬底11选用为N++型掺杂的硅衬底,所述外延层10选用为N-型单晶硅外延层。
所述硬掩模层12的结构可以包括自下而上依次叠置的二氧化硅底层、氮化硅层302及二氧化硅顶层,也可以是单独一层具有一定厚度的较薄的二氧化硅氧化层,也在此不做限制。另外,关于所述硬掩膜层12的具体制备工艺及厚度此处不作过分限制。
然后执行步骤2),如图2所示,图形化所述硬掩膜层12,并刻蚀所述外延层10形成多个沟槽13,去除所述硬掩膜层12,所述沟槽包括终端区沟槽132和元胞区沟槽131。
具体地,利用所述硬掩膜层12,通过光刻工艺定义出需要制备的沟槽13区域位置,从而刻蚀出所需的所述沟槽13。关于所述沟槽13的分布、尺寸及形貌此处不作过分限制。便于后续工艺的描述,将沟槽13分别定义为终端区沟槽132和元胞区沟槽131。
接着执行步骤3),如图3所示,于至少一个所述终端区沟槽132的底部进行离子注入,形成注入区14。
本实施例中,所述注入区14形成为P型注入区。具体地,利用光刻版定义出需要形成的终端区沟槽132底部注入区,从而进行离子注入形成所需的所述注入区14。
作为示例,进行离子注入形成所述注入区14的注入剂量范围介于1e12~1e13之间,例如,可以是1e12、2e12、4e12、5e12、7e12、9e12、1e13等。本实施例中,进行离子注入形成所述注入区14的注入剂量选择为5e12。
作为示例,所述注入区14的形状包括分立的水滴状或者连续交叠的水滴状。当所述终端区沟槽之间的间距较宽时,所述注入区可呈分立的水滴状;当所述终端区沟槽之间的间距较窄时,所述注入区可形成连续交叠的水滴状。当然,在其他实施例中,也可以形成其他适合的形状。本实施例中,所述注入区为分立的水滴状。
本实施例中,终端区沟槽132底部的P型注入区14和N型外延层10区域形成的PN结会形成耗尽区,可以在终端区域继续扩展元胞区的耗尽层边界,形成渐变的耗尽层宽度,使得终端区域耗尽层能够形成更好的梯度来降低电场,从而提高击穿电压,降低击穿风险。
需要说明的是,所述终端区沟槽132的数量不限,为图示方便,附图2及附图3中仅展示了3个终端区沟槽132,另外,对进行离子注入的终端区沟槽132数量不做限制,可依据实际需要进行变更,即根据实际需求可以仅对终端区的部分沟槽132进行离子注入,也可以对终端区的全部沟槽132进行离子注入。
再执行步骤4),如图4所示,于所述外延层10表面及所述沟槽13壁形成场氧化层15。
具体地,可以采用化学气相淀积或其它方法形成一层具有一定厚度的二氧化硅,以形成所述场氧化层15。关于所述场氧化层15的厚度,可根据需要设置,此处不作过分限制。
最后执行步骤5),如图5所示,于所述沟槽13中填充多晶硅层16并进行表面平坦化处理。
所述多晶硅层16可称为屏蔽电极多晶硅,于所述沟槽13中填充满多晶硅层16后可进行化学机械研磨操作,以平坦化表面。
另外,本实施例中,所述制备方法还可以包括以下步骤:
首先,如图6所示,刻蚀去除所述元胞区的部分所述场氧化层15,使所述元胞区的所述场氧化层15的表面低于所述外延层10表面。
具体地,去除部分所述场氧化层15后,暴露出部分所述元胞区沟槽131的侧壁,元胞区沟槽131中剩余的所述场氧化层15表面具有一定弧度。
然后,如图7所示,于所述元胞区沟槽131侧壁及所述多晶硅层16表面生长栅氧化层17。
作为示例,所述栅氧化层17可以是为SiO2,具体地,可将所述元胞区沟槽131侧壁及所述多晶硅层16的表面硅氧化形成SiO2栅氧化层17。
接着,如图8所示,于所述元胞区沟槽131中填充多晶硅栅电极18。
本步骤包括多晶硅栅电极18的淀积和刻蚀的步骤。具体地,包括采用CVD工艺于所述元胞区沟槽131中沉积多晶硅栅电极材料,以使所述多晶硅栅电极材料填充满元胞区沟槽131;刻蚀去除表面上的多晶硅栅电极材料,以使所述多晶硅栅电极材料的表面于所述外延层10表面齐平,从而形成所述多晶硅栅电极18。
接着,如图9所示,于所述元胞区沟槽131两侧的外延层10中形成体区19,于所述体区19中形成源区20。
作为示例,所述衬底11、所述外延层10、所述源区20具有第一导电类型离子掺杂,所述体区具有第二导电类型离子掺杂,所述体区19和所述注入区14具有第二导电类型离子掺杂,所述第一导电类型与所述第二导电类型互为相反的导电类型。例如,对于N型器件,所述衬底11包含N++型衬底,所述外延层10包含N-型外延层,所述源区20包含N+型源区,所述体区包含P-型体区19,所述注入区14包含P型注入区。
最后,于所述外延层10上方形成所述上金属结构。
作为示例,本步骤中,形成上金属结构的制备方法包括:请参照附图10,形成覆盖所述外延层10上方的层间介质层21;再请参照附图11,进行接触孔22的刻蚀,形成分别与元胞区中的所述源区20以及终端区的所述多晶硅层16相接触的金属层23;在请参照附图12,形成覆盖所述金属层23的钝化层24,并图形化所述钝化层24,形成焊盘窗口。
实施例二
如图12所示,本实施例提供一种新型屏蔽栅沟槽场效应晶体管,所述新型屏蔽栅沟槽场效应晶体管可以基于实施例一的制备方法制备而成,故实施例一中对相关结构层的说明完全适用于本实施例。
具体地,所述晶体管至少包括:
表面具有外延层10的衬底11;
多个沟槽,形成于所述外延层10中,所述沟槽包括终端区沟槽132和元胞区沟槽131;
注入区14,形成于至少一个所述终端区沟槽132的底部;
场氧化层15,形成于终端区的所述外延层10表面、所述终端区沟槽132壁以及元胞区的部分沟槽131壁;
多晶硅层16,填充于所述沟槽131、132中。
可选地,所述注入区14的的形状包括水滴状。
可选地,所述晶体管还包括:
栅氧化层17,生长于所述元胞区沟槽131侧壁及元胞区所述多晶硅层16表面;
多晶硅栅电极18,填充于所述元胞区沟槽131中;
体区19,形成于所述元胞区沟槽131两侧的外延层10中;
源区20,形成于所述体区19中;
上金属结构,形成于所述外延层10上方。
可选地,所述上金属结构包括:
层间介质层21,覆盖于所述外延层10上方;
金属层23,填充接触孔22并覆盖所述层间介质层21,所述金属层23通过所述接触孔22与所述源区20以及终端区的所述多晶硅层16相接触;
图形化的钝化层24,覆盖所述金属层23。
对所述新型屏蔽栅沟槽场效应晶体管的其他介绍还请参考实施例一,出于简洁的目的不再赘述。
综上所述,本发明提供一种新型屏蔽栅沟槽场效应晶体管及其制备方法,至少包括:1)提供表面具有外延层的衬底,于所述外延层表面形成硬掩膜层;2)图形化所述硬掩膜层,并刻蚀所述外延层形成多个沟槽,去除所述硬掩膜层,所述沟槽包括终端区沟槽和元胞区沟槽;3)于至少一个所述终端区沟槽的底部进行离子注入,形成注入区;4)于所述外延层表面及所述沟槽壁形成场氧化层;5)于所述沟槽中填充多晶硅层并进行表面平坦化处理。本发明在终端区沟槽底部形成离子注入区,能够有效降低终端沟槽底部区域的电场强度,提高器件击穿电压,提升器件电性能。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种新型屏蔽栅沟槽场效应晶体管的制备方法,其特征在于,所述制备方法至少包括:
1)提供表面具有外延层的衬底,于所述外延层表面形成硬掩膜层;
2)图形化所述硬掩膜层,并刻蚀所述外延层形成多个沟槽,去除所述硬掩膜层,所述沟槽包括终端区沟槽和元胞区沟槽;
3)于至少一个所述终端区沟槽的底部进行离子注入,形成注入区;
4)于所述外延层表面及所述沟槽壁形成场氧化层;
5)于所述沟槽中填充多晶硅层并进行表面平坦化处理。
2.根据权利要求1所述的新型屏蔽栅沟槽场效应晶体管的制备方法,其特征在于:步骤3)中,进行离子注入形成所述注入区的注入剂量范围介于1e12~1e13之间。
3.根据权利要求1所述的新型屏蔽栅沟槽场效应晶体管的制备方法,其特征在于:步骤3)中,所述注入区的形状包括分立的水滴状或者连续交叠的水滴状。
4.根据权利要求1所述的新型屏蔽栅沟槽场效应晶体管的制备方法,其特征在于:所述制备方法还包括:
刻蚀去除所述元胞区的部分所述场氧化层,使所述元胞区的所述场氧化层的表面低于所述外延层表面;
于所述元胞区沟槽侧壁及所述多晶硅层表面生长栅氧化层;
于所述元胞区沟槽中填充多晶硅栅电极;
于所述元胞区沟槽两侧的外延层中形成体区,于所述体区中形成源区;
于所述外延层上方形成所述上金属结构。
5.根据权利要求4所述的新型屏蔽栅沟槽场效应晶体管的制备方法,其特征在于:于所述外延层上方形成所述上金属结构包括步骤:
形成覆盖所述外延层上方的层间介质层;
进行接触孔的刻蚀,形成分别与元胞区中的所述源区以及终端区的所述多晶硅层相接触的金属层;
形成覆盖所述金属层的钝化层,并图形化所述钝化层,形成焊盘窗口。
6.根据权利要求4所述的新型屏蔽栅沟槽场效应晶体管的制备方法,其特征在于:所述衬底、所述外延层和所述源区具有第一导电类型离子掺杂,所述体区和所述注入区具有第二导电类型离子掺杂,所述第一导电类型与所述第二导电类型互为相反的导电类型。
7.一种新型屏蔽栅沟槽场效应晶体管,其特征在于,所述晶体管至少包括:
表面具有外延层的衬底;
多个沟槽,形成于所述外延层中,所述沟槽包括终端区沟槽和元胞区沟槽;
注入区,形成于至少一个所述终端区沟槽的底部;
场氧化层,形成于终端区的所述外延层表面、所述终端区沟槽壁以及元胞区的部分沟槽壁;
多晶硅层,填充于所述沟槽中。
8.根据权利要求7所述的新型屏蔽栅沟槽场效应晶体管,其特征在于:所述注入区的的形状包括水滴状。
9.根据权利要求7所述的新型屏蔽栅沟槽场效应晶体管,其特征在于:所述晶体管还包括:栅氧化层,生长于所述元胞区沟槽侧壁及元胞区所述多晶硅层表面;
多晶硅栅电极,填充于所述元胞区沟槽中;
体区,形成于所述元胞区沟槽两侧的外延层中;
源区,形成于所述体区中;
上金属结构,形成于所述外延层上方。
10.根据权利要求9所述的新型屏蔽栅沟槽场效应晶体管,其特征在于:所述上金属结构包括:
层间介质层,覆盖于所述外延层上方;
金属层,填充接触孔并覆盖所述层间介质层,所述金属层通过所述接触孔与所述源区以及终端区的所述多晶硅层相接触;
图形化的钝化层,覆盖所述金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211073571.9A CN117690795A (zh) | 2022-09-02 | 2022-09-02 | 一种新型屏蔽栅沟槽场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211073571.9A CN117690795A (zh) | 2022-09-02 | 2022-09-02 | 一种新型屏蔽栅沟槽场效应晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117690795A true CN117690795A (zh) | 2024-03-12 |
Family
ID=90128812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211073571.9A Pending CN117690795A (zh) | 2022-09-02 | 2022-09-02 | 一种新型屏蔽栅沟槽场效应晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117690795A (zh) |
-
2022
- 2022-09-02 CN CN202211073571.9A patent/CN117690795A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8067800B2 (en) | Super-junction trench MOSFET with resurf step oxide and the method to make the same | |
US7394144B2 (en) | Trench semiconductor device and method of manufacturing it | |
US20100244125A1 (en) | Power semiconductor device structure for integrated circuit and method of fabrication thereof | |
US9899477B2 (en) | Edge termination structure having a termination charge region below a recessed field oxide region | |
US20130020671A1 (en) | Termination of high voltage (HV) devices with new configurations and methods | |
JP2002026324A (ja) | 改良された低電圧パワーmosfet素子およびその製造処理 | |
WO2005065179B1 (en) | Method of manufacturing a superjunction device | |
CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
CN112397591B (zh) | 包含ldmos晶体管的半导体器件及制作方法 | |
CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
CN111048420A (zh) | 横向双扩散晶体管的制造方法 | |
TW202137570A (zh) | 半導體元件及其製造方法 | |
JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型misデバイスの製造方法 | |
CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
CN117080245A (zh) | 一种功率半导体器件及其制备方法 | |
CN114975126B (zh) | 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法 | |
CN116364755A (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
CN108336016B (zh) | 半导体器件沟槽内场板埋层终端结构及制造方法 | |
CN115732549A (zh) | 一种屏蔽栅功率器件及其制备方法 | |
CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet | |
CN115020240A (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
CN117690795A (zh) | 一种新型屏蔽栅沟槽场效应晶体管及其制备方法 | |
CN112687735A (zh) | 一种屏蔽栅功率器件及其制备方法 | |
CN112750897A (zh) | 沟槽型场效应晶体管结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |