CN105099435A - 电平转换电路及其电平转换方法 - Google Patents

电平转换电路及其电平转换方法 Download PDF

Info

Publication number
CN105099435A
CN105099435A CN201510535137.1A CN201510535137A CN105099435A CN 105099435 A CN105099435 A CN 105099435A CN 201510535137 A CN201510535137 A CN 201510535137A CN 105099435 A CN105099435 A CN 105099435A
Authority
CN
China
Prior art keywords
input signal
pulse
pulse input
output
output signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510535137.1A
Other languages
English (en)
Other versions
CN105099435B (zh
Inventor
张华�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510535137.1A priority Critical patent/CN105099435B/zh
Priority to PCT/CN2015/089599 priority patent/WO2017031794A1/zh
Priority to US14/783,861 priority patent/US9859895B2/en
Publication of CN105099435A publication Critical patent/CN105099435A/zh
Application granted granted Critical
Publication of CN105099435B publication Critical patent/CN105099435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Abstract

本发明公开了一种电平转换电路及其电平转换方法。电平转换电路包括第一输入端、第二输出端、多个输出端以及脉冲生成电路，第一输入端用于接收第一脉冲输入信号，第二输入端用于接收第二脉冲输入信号，脉冲生成电路用于根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次在多个输出端输出脉冲输出信号，其中电平转换电路进一步包括第三输入端，第三输入端用于接收第三脉冲输入信号，脉冲生成电路根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的输出端的数量。通过以上方式，本发明改进活化工艺流程，能够满足不同输出时钟信号数目的需求，兼容多种设计。

Description

电平转换电路及其电平转换方法
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种电平转换电路及其电平转换方法。
背景技术
GOA(GateDriverOnArray)电路是利用现有的液晶显示器的阵列(Array)制程将栅极扫描驱动电路制作在Array基板上。图1是GOA电路中常使用的一种电平转换电路(levelshiftIC)。其中图a是电平转换电路10的连接示意图，图b是电平转换电路10的输入刊名信号与输出时钟信号的波形图。从图a中可以看出，输入时钟信号与输出时钟信号数目相同，皆为8个。时序控制器11分别输入8个输入时钟信号(ckv1-ckv8)至电平转换电路10。电平转换电路10将输入的低幅值电压(3.3V)转换成高幅值电压(VGH电压，一般约30V左右)，输出8个输出时钟信号(ck1-ck8)，即输出时钟信号与输入时钟信号一一对应。这种类型的levelshiftIC的优点是输入时钟信号简单，且可以向下兼容CK数目需求少的情况。例如，8进8出的levelshiftIC，可以只使用其中的6个输入时钟信号和输出时钟信号，即变成6进6出。缺点是输入时钟信号数目较多(与输出时钟信号数目一样)，会占用时序控制器11(TimerControlRegister，TCON)的很多引脚(pin)，增加TCON11的封装和价格。
如图2为另一种类型的levelshiftIC，其中图a是电平转换电路20的连接示意图，图b是电平转换电路20的输入刊名信号与输出时钟信号的波形图。其中，电平转换电路20只接收时序控制器21输入的两个输入时钟信号(信号1和信号2)。由信号1的矩形波上升沿为各输出时钟信号的上升沿，信号2的矩形波上升沿为各输出时钟信号的下降沿，依次生成各个输出时钟信号波形，直到最后一个输出时钟信号波形生成后，又开始重复生成第一个输出时钟信号。这种类型的levelshiftIC的优点是输入时钟信号数目少，减少TCON21的引脚(pin)占用。缺点是输出时钟信号数目固定且依次具有连贯性，不能灵活兼容需求CK数目少的运用。例如输出8个输入CK信号的levelshiftIC，不能使用在只需要6个CK输出的情况。因为另两个CK输出不连接的话，整个CK循环会脱节。参见图2，8个输入时钟信号的电平转换电路20，只输出6个输出时钟信号时，其波形如图2中的图b所示，在一个循环内部，相信输出时钟信号的上升沿或者下降沿之间间隔是一个信号1的时钟周期，而输出时钟信号ck6与下一个循环的第一个时钟信号ck1之间的间隔变大，为3个信号1的时钟周期，为不连续循环，使得整个输出时钟信号循环脱节。
发明内容
本发明实施例提供了一种电平转换电路及其电平转换方法，能够满足不同输出时钟信号数目的需求，兼容多种设计。
本发明提供一种电平转换电路，包括第一输入端、第二输出端、多个输出端以及脉冲生成电路，第一输入端用于接收第一脉冲输入信号，第二输入端用于接收第二脉冲输入信号，脉冲生成电路用于根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次在多个输出端输出脉冲输出信号，其中电平转换电路进一步包括第三输入端，第三输入端用于接收第三脉冲输入信号，脉冲生成电路根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的输出端的数量。
其中，脉冲生成电路响应第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
其中，脉冲生成电路包括：脉冲生成单元；第一侦测单元，用于接收第一脉冲输入信号，并响应第一脉冲输入信号，控制脉冲生成单元在多个输出端依次输出脉冲输出信号的上升沿；第二侦测单元，用于接收第二脉冲输入信号，并响应第二脉冲输入信号控制脉冲生成单元在多个输出端依次输出脉冲输出信号的下降沿；第三侦测单元，用于接收第三脉冲输入信号，并响应第三脉冲输入信号对第一侦测单元和第二侦测单元进行重置。
其中，脉冲生成单元包括多个第一开关和多个第二开关，其中每一输出端对应连接一第一开关和一第二开关，第一侦测单元响应第一脉冲输入信号的控制沿，依次控制多个输出端所对应的第一开关导通，并控制对应的第二开关关闭，进而将输出端连接至高参考电位，第二侦测单元响应第二脉冲输入信号的控制沿，依次控制输出端所对应的第一开关关闭，并控制对应的第二开关导通，进而将输出端连接至低参考电位。
其中，第三脉冲输入信号的频率为第一脉冲输入信号的频率的1/4、1/6、1/8的至少之一。
本发明还提供一种电平转换方法，包括：接收第一脉冲输入信号和第二脉冲输入信号；根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次输出多个脉冲输出信号；接收第三脉冲输入信号，并根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的数量。
其中，根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的数量的步骤包括：响应第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
其中，根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的数量的步骤包括：响应第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
其中，根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次输出多个脉冲输出信号的步骤包括：响应第一脉冲输入信号，控制依次输出多个脉冲输出信号的上升沿；响应第二脉冲输入信号控制依次输出多个脉冲输出信号的下降沿。
其中，第三脉冲输入信号的频率为第一脉冲输入信号的频率的1/4、1/6、1/8的至少之一。
通过上述方案，本发明的有益效果是：本发明通过脉冲生成电路根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次在多个输出端输出脉冲输出信号，并根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的输出端的数量，能够满足不同输出时钟信号数目的需求，兼容多种设计。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是现有技术中第一实施例的电平转换电路的结构示意图；
图2是现有技术中第二实施例的电平转换电路的结构示意图；
图3是本发明实施例的电平转换电路的结构示意图；
图4是图3中的脉冲生成电路的结构示意图；
图5是图3中的电平转换电路输出8个时钟信号的示意图；
图6是图3中的电平转换电路输出6个时钟信号的示意图；
图7是图3中的电平转换电路输出4个时钟信号的示意图；
图8是本发明实施例的电平转换方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图3所示，图3是本发明实施例的电平转换电路的结构示意图。如图3所示，电平转换电路包括第一输入端301、第二输出端302、多个输出端303以及脉冲生成电路30，第一输入端301用于接收第一脉冲输入信号1，第二输入端302用于接收第二脉冲输入信号2，脉冲生成电路30用于根据第一脉冲输入信号1和第二脉冲输入信号2以循环方式依次在多个输出端303输出脉冲输出信号ck1、ck2、ck3、ck4、ck5、ck6、ck7、ck8，其中电平转换电路进一步包括第三输入端304，第三输入端304用于接收第三脉冲输入信号3，脉冲生成电路30根据第三脉冲输入信号3设置每一循环中输出脉冲输出信号ck1、ck2、ck3、ck4、ck5、ck6、ck7、ck8的输出端304的数量。具体地，脉冲生成电路30响应第三脉冲输入信号3的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
如图4所示，脉冲生成电路30包括：脉冲生成单元32、第一侦测单元33、第二侦测单元34以及第三侦测单元35。第一侦测单元33用于接收第一脉冲输入信号1，并响应第一脉冲输入信号1，控制脉冲生成单元32在多个输出端依次输出脉冲输出信号的上升沿。第二侦测单元34用于接收第二脉冲输入信号2，并响应第二脉冲输入信号2，控制脉冲生成单元32在多个输出端依次输出脉冲输出信号的下降沿。第三侦测单元35用于接收第三脉冲输入信号3，并响应第三脉冲输入信号3对第一侦测单元33和第二侦测单元34进行重置。
其中，脉冲生成单元32包括多个第一开关36和多个第二开关37。其中每一输出端对应连接一第一开关36和一第二开关37。第一侦测单元33响应第一脉冲输入信号1的控制沿，依次控制多个输出端所对应的第一开关36导通，并控制对应的第二开关37关闭，进而将输出端连接至高参考电位。第二侦测单元34响应第二脉冲输入信号2的控制沿，依次控制输出端所对应的第一开关33关闭，并控制对应的第二开关34导通，进而将输出端连接至低参考电位。第三侦测单元35响应第三脉冲输入信号3的控制沿，控制第一侦测单元33在第一脉冲输入信号1的控制沿控制多个输出端中的第一个输出端输出第一脉冲输出信号的上升沿，进行结束当前循环，开始输出下一个循环。
优选地，第一开关36和第二开关37为MOS开关管。以两个输出端为例，参见图4，与第一输出端ck1连接的第一开关36为MOS开关管Q1，第二开关37为MOS开关管Q3。与第二输出端ck2连接的第一开关36为MOS开关管Q2，第二开关37为MOS开关管Q4。其中，MOS开关管Q1的栅极连接第一侦测单元33，漏极接高参考电位，源极连接第一侦测单元33以及第一输出端ck1。MOS开关管Q2的栅极连接第一侦测单元33，漏极接高参考电位，源极连接第一侦测单元33以及第二输出端ck2。MOS开关管Q3的栅极连接第二侦测单元34，漏极接低参考电位，源极连接第二侦测单元34以及第一输出端ck1。MOS开关管Q4的栅极连接第二侦测单元34，漏极接低参考电位，源极连接第二侦测单元34以及第二输出端ck2。脉冲生成单元32有多个输出端时，如具有4、6以及8个输出端，每个输出端与第一侦测单元33之间连接第一开关36，每个输出端与第一侦测单元33之间连接第二开关37。
第一侦测单元33侦测到第一脉冲输入信号1的上升沿时，控制MOS开关管Q1导通、MOS开关管Q3断开，第一个输出端ck1输出高电平。第二侦测单元34侦测到第二脉冲输入信号2的上升沿时，MOS开关管Q2断开、MOS开关管Q4导通，第一个输出端ck1输出低电平。
第一个输出端ck1输出高电平或者低电平后，MOS管Q1源极的电压分别反馈到第一侦测单元33。下一个第一脉冲输入信号1的上升沿到来时，MOS开关管Q2导通、MOS开关管Q4断开，第二个输出端ck2输出高电平。下一个第二脉冲输入信号2的上升沿时，MOS开关管Q2断开、MOS开关管Q4导通，第二个输出端ck2输出低电平。
第三侦测单元35侦测到第三脉冲输入信号3的上升沿时，控制第一侦测单元33，使原有的循环输出结束。并重新使MOS管Q1在第三脉冲输入信号3和第一脉冲输入信号1同时为上升沿时导通，第一输出端ck1输出高电平，进入新的循环。如此，第三脉冲输入信号3的相邻两个上升沿之间包含的第一脉冲输入信号1的上升沿的数目，决定了输出信号连续循环的数目，图5-7为不同输出端数目，其中图5是输出端数目为8个，图6为输出端数目为6个，图7为输出端数目为4个。从图中可以看出，本发明的电平转换电路的输出端数目可以有多种，即输出的脉冲输出信号的个数可以根据需要进行调整，且都能实现连续循环，能够满足不同脉冲输出信号数目的需求，兼容多种设计，不会出现如图2所示的前一个循环的最后一个脉冲输出信号与后一个循环的第一个脉冲输出信号之间的间隔变大，循环不连续。
在本发明实施例中，第三脉冲输入信号3的频率为第一脉冲输入信号1的频率的1/4、1/6、1/8的至少之一。第三脉冲输入信号3可以直接通过第一脉冲输入信号1进行分频得到。第二脉冲输入信号2的频率与第一脉冲输入信号1的频率相同，可以通过对第一脉冲输入信号1进行移位得到。
图8是本发明实施例的电平转换方法的流程示意图。如图8所示，电平转换方法包括：
步骤S10：接收第一脉冲输入信号和第二脉冲输入信号。
其中，第二脉冲输入信号与第一脉冲输入信号的频率相同，可以通过第一脉冲输入信号移位得到。
步骤S11:根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次输出多个脉冲输出信号。
在步骤S11中，响应第一脉冲输入信号，控制依次输出多个脉冲输出信号的上升沿。响应第二脉冲输入信号控制依次输出多个脉冲输出信号的下降沿。优选地，第一脉冲输入信号为上升沿时，控制依次输出多个脉冲输出信号的上升沿。第二脉冲输入信号为下降沿时，控制依次输出多个脉冲输出信号的下降沿。
步骤S12:接收第三脉冲输入信号，并根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的数量。
在步骤S12中，响应第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。优选地，第三脉冲输入信号为上升沿时，控制在第一脉冲输入信号也为上升沿时，结束当前循环，控制输出下一个循环中的多个脉冲输出信号中的第一脉冲输出信号的上升沿，即开始输出下一个循环。通过增加第三脉冲输入信号控制结束当前循环，并开始下一个循环的输出，能够在输入信号较少的情况下，满足不同输出时钟信号数目的需求，兼容多种设计，减少开发次数，不会出现循环不连续的现象。
本发明实施例中的第三脉冲输入信号的频率为第一脉冲输入信号的频率的1/4、1/6、1/8的至少之一同，可以通过对第一脉冲输入信号进行对应的分频得到。
综上所述，本发明通过脉冲生成电路根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次在多个输出端输出脉冲输出信号，并根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的输出端的数量，能够满足不同输出时钟信号数目的需求，兼容多种设计。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种电平转换电路，其特征在于，所述电平转换电路包括第一输入端、第二输出端、多个输出端以及脉冲生成电路，所述第一输入端用于接收第一脉冲输入信号，所述第二输入端用于接收第二脉冲输入信号，所述脉冲生成电路用于根据所述第一脉冲输入信号和所述第二脉冲输入信号以循环方式依次在所述多个输出端输出脉冲输出信号，其中所述电平转换电路进一步包括第三输入端，所述第三输入端用于接收第三脉冲输入信号，所述脉冲生成电路根据所述第三脉冲输入信号设置每一循环中输出所述脉冲输出信号的所述输出端的数量。
2.根据权利要求1所述的电路，其特征在于，所述脉冲生成电路响应所述第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
3.根据权利要求1所述的电路，其特征在于，所述脉冲生成电路包括：
脉冲生成单元；
第一侦测单元，用于接收所述第一脉冲输入信号，并响应所述第一脉冲输入信号，控制所述脉冲生成单元在所述多个输出端依次输出所述脉冲输出信号的上升沿；
第二侦测单元，用于接收所述第二脉冲输入信号，并响应所述第二脉冲输入信号控制所述脉冲生成单元在所述多个输出端依次输出所述脉冲输出信号的下降沿；
第三侦测单元，用于接收所述第三脉冲输入信号，并响应所述第三脉冲输入信号对所述第一侦测单元和第二侦测单元进行重置。
4.根据权利要求1所述的电路，其特征在于，所述脉冲生成单元包括多个第一开关和多个第二开关，其中每一所述输出端对应连接一所述第一开关和一所述第二开关，所述第一侦测单元响应所述第一脉冲输入信号的控制沿，依次控制所述多个输出端所对应的所述第一开关导通，并控制对应的所述第二开关关闭，进而将所述输出端连接至所述高参考电位，所述第二侦测单元响应所述第二脉冲输入信号的控制沿，依次控制所述输出端所对应的所述第一开关关闭，并控制对应的所述第二开关导通，进而将所述输出端连接至所述低参考电位。
5.根据权利要求1所述的电路，其特征在于，所述第三脉冲输入信号的频率为所述第一脉冲输入信号的频率的1/4、1/6、1/8的至少之一。
6.一种电平转换方法，其特征在于，所述方法包括：
接收第一脉冲输入信号和第二脉冲输入信号；
根据所述第一脉冲输入信号和所述第二脉冲输入信号以循环方式依次输出多个脉冲输出信号；
接收第三脉冲输入信号，并根据所述第三脉冲输入信号设置每一循环中输出所述脉冲输出信号的数量。
7.根据权利要求6所述的方法，其特征在于，所述根据所述第三脉冲输入信号设置每一循环中输出所述脉冲输出信号的数量的步骤包括：
响应所述第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
8.根据权利要求6所述的方法，其特征在于，所述根据所述第三脉冲输入信号设置每一循环中输出所述脉冲输出信号的数量的步骤包括：
响应所述第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
9.根据权利要求6所述的方法，其特征在于，
所述根据所述第一脉冲输入信号和所述第二脉冲输入信号以循环方式依次输出多个脉冲输出信号的步骤包括：响应所述第一脉冲输入信号，控制依次输出所述多个脉冲输出信号的上升沿；响应所述第二脉冲输入信号控制依次输出所述多个脉冲输出信号的下降沿。
10.根据权利要求6所述的方法，其特征在于，所述第三脉冲输入信号的频率为所述第一脉冲输入信号的频率的1/4、1/6、1/8的至少之一。
CN201510535137.1A 2015-08-27 2015-08-27 电平转换电路及其电平转换方法 Active CN105099435B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510535137.1A CN105099435B (zh) 2015-08-27 2015-08-27 电平转换电路及其电平转换方法
PCT/CN2015/089599 WO2017031794A1 (zh) 2015-08-27 2015-09-15 电平转换电路及其电平转换方法
US14/783,861 US9859895B2 (en) 2015-08-27 2015-09-15 Level shift device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510535137.1A CN105099435B (zh) 2015-08-27 2015-08-27 电平转换电路及其电平转换方法

Publications (2)

Publication Number Publication Date
CN105099435A true CN105099435A (zh) 2015-11-25
CN105099435B CN105099435B (zh) 2018-04-10

Family

ID=54579147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510535137.1A Active CN105099435B (zh) 2015-08-27 2015-08-27 电平转换电路及其电平转换方法

Country Status (3)

Country Link
US (1) US9859895B2 (zh)
CN (1) CN105099435B (zh)
WO (1) WO2017031794A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105785809A (zh) * 2016-02-26 2016-07-20 联想(北京)有限公司 控制单元
WO2019061875A1 (zh) * 2017-09-30 2019-04-04 深圳市华星光电技术有限公司 一种电平转化器的时钟输入信号异常的处理方法
CN111681621A (zh) * 2020-06-04 2020-09-18 Tcl华星光电技术有限公司 一种时序控制器与电源管理芯片的通讯方法及驱动结构
CN113160735A (zh) * 2021-04-14 2021-07-23 Tcl华星光电技术有限公司 电平转换芯片和显示装置
CN114220405A (zh) * 2021-12-15 2022-03-22 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217298B2 (en) * 2020-03-12 2022-01-04 Micron Technology, Inc. Delay-locked loop clock sharing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017656A (zh) * 2006-02-07 2007-08-15 株式会社日立显示器 显示装置
US20110169793A1 (en) * 2009-09-14 2011-07-14 Au Optronics Corp. Liquid Crystal Display, Flat Display and Gate Driving Method Thereof
CN102571065A (zh) * 2010-10-08 2012-07-11 索尼公司 电平转换电路、显示设备和电子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5154901B2 (ja) * 2007-12-05 2013-02-27 ルネサスエレクトロニクス株式会社 信号生成回路
TWI483230B (zh) * 2013-01-14 2015-05-01 Novatek Microelectronics Corp 閘極驅動器及顯示面板的閘極線驅動方法
CN103730094B (zh) * 2013-12-30 2016-02-24 深圳市华星光电技术有限公司 Goa电路结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017656A (zh) * 2006-02-07 2007-08-15 株式会社日立显示器 显示装置
US20110169793A1 (en) * 2009-09-14 2011-07-14 Au Optronics Corp. Liquid Crystal Display, Flat Display and Gate Driving Method Thereof
CN102571065A (zh) * 2010-10-08 2012-07-11 索尼公司 电平转换电路、显示设备和电子装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105785809A (zh) * 2016-02-26 2016-07-20 联想(北京)有限公司 控制单元
WO2019061875A1 (zh) * 2017-09-30 2019-04-04 深圳市华星光电技术有限公司 一种电平转化器的时钟输入信号异常的处理方法
CN111681621A (zh) * 2020-06-04 2020-09-18 Tcl华星光电技术有限公司 一种时序控制器与电源管理芯片的通讯方法及驱动结构
CN113160735A (zh) * 2021-04-14 2021-07-23 Tcl华星光电技术有限公司 电平转换芯片和显示装置
CN113160735B (zh) * 2021-04-14 2022-04-08 Tcl华星光电技术有限公司 电平转换芯片和显示装置
CN114220405A (zh) * 2021-12-15 2022-03-22 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法
CN114220405B (zh) * 2021-12-15 2023-01-20 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Also Published As

Publication number Publication date
US20170155390A1 (en) 2017-06-01
US9859895B2 (en) 2018-01-02
WO2017031794A1 (zh) 2017-03-02
CN105099435B (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
CN105099435A (zh) 电平转换电路及其电平转换方法
CN104898891B (zh) 一种触控驱动电路、触控驱动方法及触控屏
CN103258494B (zh) 一种移位寄存器、栅极驱动装置和液晶显示装置
CN104834427A (zh) 触控驱动电路及其驱动方法、阵列基板及触控显示装置
CN104835465B (zh) 移位寄存器、栅极驱动电路及液晶显示面板
CN102903322B (zh) 移位寄存器及其驱动方法和阵列基板、显示装置
CN105047228A (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN103543567B (zh) 一种阵列基板及其驱动方法、显示装置
CN102097132B (zh) 移位寄存器及液晶面板驱动电路
CN104700769B (zh) 移位寄存器单元、栅极驱动装置以及显示装置
CN105185287A (zh) 一种移位寄存器、栅极驱动电路和相关显示装置
CN103226979B (zh) 一种双向移位寄存器单元、双向移位寄存器及显示装置
CN104866141A (zh) 触控驱动电路、显示装置及其驱动方法
CN105719593A (zh) 一种栅极驱动电路、显示面板以及电子设备
CN108806571B (zh) 栅极驱动电路及其驱动方法、阵列基板及显示装置
CN104575436A (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN104966506A (zh) 一种移位寄存器、显示面板的驱动方法及相关装置
CN104537972B (zh) 驱动电路、触控显示面板及触控显示装置
CN104978943A (zh) 一种移位寄存器、显示面板的驱动方法及相关装置
CN101546545A (zh) 时脉信号产生方法以及时脉信号产生电路
CN106960652B (zh) 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
CN102708779A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN106951123A (zh) 触控驱动单元及其驱动方法、触控驱动电路、显示装置
CN106782374A (zh) Goa电路
CN108399882A (zh) 显示面板及其驱动电路和驱动方法及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant