CN105785809A - 控制单元 - Google Patents

Abstract

本公开涉及一种控制单元，应用于电子设备，电子设备包括第一电子器件和第二电子器件，控制单元包括：第一开关单元，与第一总线单元和第二总线单元连接，其中，第一总线单元具有第一电平，第二总线单元具有第二电平，并且第一电平与第二电平不同，并且第一开关单元配置来将第一总线单元的第一电平转换为第二总线单元的第二电平，并且第一开关单元通过第二总线单元与第一电子器件连接；以及第二开关单元，与第三总线单元和第四总线单元连接，其中，第三总线单元和第四总线单元均具有第一电平或第二电平，并且第二开关单元通过第四总线单元与第二电子器件连接，其中，第一开关单元和第二开关单元集成在同一芯片上。

Description

控制单元

技术领域

本公开涉及一种控制单元，尤其涉及一种能够减少电子设备内部的PCB面积的控制单元。

背景技术

随着诸如笔记本电脑、平板电脑这样的电子设备的应用和普及，对此类电子设备的便携性和移动性提出了更高的要求，因此，此类电子设备的尺寸变小、厚度变薄，由此减少了电子设备内部的空间，从而造成电池容量的缩小并且影响整机的散热。因此，需要减少电子设备内部的PCB(PrintedCircuitBoard)面积，从而节省更多的空间容纳电池并促进散热。当前，在PCB上设计BusSwitchIC时，通常采用多个彼此独立的BusSwitchIC，因此，不但占用了PCB的大量面积，而且还增加了成本。

发明内容

本发明的目的在于提供一种大体上消除了由于现有技术的限制和缺陷所导致的一个或多个问题的控制单元。

根据本发明的一个方面，提供一种控制单元，应用于电子设备，所述电子设备包括第一电子器件和第二电子器件，所述控制单元包括：第一开关单元，所述第一开关单元与第一总线单元和第二总线单元连接，其中，所述第一总线单元具有第一电平，所述第二总线单元具有第二电平，并且所述第一电平与所述第二电平不同，并且所述第一开关单元配置来将所述第一总线单元的第一电平转换为所述第二总线单元的第二电平，并且所述第一开关单元通过所述第二总线单元与所述第一电子器件连接；以及第二开关单元，所述第二开关单元与第三总线单元和第四总线单元连接，其中，所述第三总线单元和所述第四总线单元均具有所述第一电平或所述第二电平，并且所述第二开关单元通过所述第四总线单元与所述第二电子器件连接，其中，所述第一开关单元和所述第二开关单元集成在同一芯片上。

根据本发明的再一方面，提供一种控制单元，应用于电子设备，所述电子设备包括第一电子器件和至少一个第三电子器件，所述控制单元包括：第一开关单元，所述第一开关单元与第一总线单元和第二总线单元连接，其中，所述第一总线单元具有第一电平，所述第二总线单元具有第二电平，并且所述第一电平与所述第二电平不同，并且所述第一开关单元配置来将所述第一总线单元的第一电平转换为所述第二总线单元的第二电平，并且所述第一开关单元通过所述第二总线单元与所述第一电子器件连接；以及至少一个第三开关单元，配置来分别对所述至少一个第三电子器件的中的一个电子器件进行控制，其中，所述第一开关单元与所述至少一个第三开关单元集成在同一芯片上。

由此可见，根据本公开的控制单元将多个开关单元集成在同一芯片上，从而能够减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间。

要理解的是，前面的一般描述和下面的详细描述两者都是示例性的，并且意图在于提供要求保护的技术的进一步说明。

附图说明

通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。除非明确指出，否则附图不应视为按比例绘制。在附图中，相同的参考标号通常代表相同组件或步骤。在附图中：

图1是示出根据本公开的第一实施例的控制单元的配置框图；

图2A和图2B是示出在根据本公开的第一实施例的控制单元中的第一开关单元分别处于导通状态和关断状态的各个端口的实测波形图；

图3是示出在根据本公开的第一实施例的控制单元中的第二开关单元处于导通状态的各个端口的实测波形图；

图4是示出根据本公开第二实施例的控制单元的配置框图；

图5是示出在根据本公开的第二实施例的控制单元中的第三开关单元处于导通状态的各个端口的实测波形图；以及

图6是示出根据本公开第三实施例的控制单元的配置框图。

具体实施方式

为了使得本发明的目的、技术方案和优点更为明显，下面将参照附图详细描述根据本发明的示例实施例。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是本发明的全部实施例，应理解，本发明不受这里描述的示例实施例的限制。基于本文所描述的实施例，本领域技术人员在没有付出创造性劳动的情况下所得到的所有其它实施例都应落入本发明的保护范围之内。在本说明书和附图中，将采用相同的附图标记表示大体上相同的元素和功能，且将省略对这些元素和功能的重复性说明。此外，为了清楚和简洁，可以省略对于本领域所熟知的功能和构造的说明。

下面将参照附图对根据本公开的各个优选实施例的控制单元10进行详细说明。根据本公开的控制单元10可以应用于诸如台式机、笔记本电脑、平板电脑、智能手机、个人数字助理、智能可穿戴设备等这样的电子设备。在下文中，为了便于描述，将以智能手机作为电子设备的示例进行说明，因此下文所描述的术语“智能手机”应理解为本公开的控制单元10所应用的电子设备的示例性表述，并且不构成对本公开的控制单元10所应用的电子设备的限制。下面参照附图对本发明的各个优选实施例进行详细说明。

首先参照图1至图3对根据本公开的第一实施例的控制单元10进行详细说明。图1是示出根据本公开的第一实施例的控制单元10的配置框图。图2A和图2B是示出在根据本公开的第一实施例的控制单元10中的第一开关单元分别处于导通状态和关断状态的各个端口的实测波形图。图3是示出在根据本公开的第一实施例的控制单元10中的第二开关单元处于导通状态的各个端口的实测波形图。

如图1中所示，在本实施例中，控制单元10应用于智能手机，所述智能手机包括第一电子器件(未示出)和第二电子器件(未示出)。在本实施例中，所述第一电子器件和所述第二电子器件分别是智能手机的触摸显示面板和传感器。然而本公开并不限于此，所述第一电子器件和所述第二电子器件还可以分别是智能手机中的无线网卡、摄像头、显卡、声卡、存储器等电子器件中的一个。为了便于描述，在本文所述的各个优选实施例中，将以触摸显示面板作为第一电子器件的示例并且以传感器作为第二电子器件的示例进行描述。本领域技术人员可以根据本公开的原理，由本领域技术人员已知的其它适当的电子器件来实现本公开所述的第一电子器件和第二电子器件。

控制单元10可以由任意类型的处理单元、嵌入式处理单元、微处理单元等来实现。在硬件组成方面，控制单元10可以是由多个电路元件通过集成、生产和封装等步骤所制成的控制芯片，也可以是由多个子控制芯片集成而成的控制芯片，还可以是微控制单元MCU或中央处理单元CPU中的一个组件。虽然上文示出了控制单元10的实现方式和硬件组成，然而本公开的控制单元10并不限于此，本领域技术人员可以根据实际需要对控制单元10的实现方式和硬件组成进行选择性设置，只要能够实现本公开的原理即可。

如图1中所示，控制单元10包括第一开关单元11和第二开关单元12。

第一开关单元11与第一总线单元21和第二总线单元22连接，其中，第一总线单元21具有第一电平，第二总线单元22具有第二电平，并且第一电平与第二电平不同，并且第一开关单元11配置来将第一总线单元21的第一电平转换为第二总线单元22的第二电平，并且第一开关单元11通过第二总线单元22与所述第一电子器件连接。

与控制单元10的硬件组成相似，第一开关单元11可以是由多个电路元件通过集成、生产和封装等步骤所制成的微控制芯片，也可以是由多个微控制芯片集成而成的控制芯片，还可以是CPU(中央处理单元)中的一个组件。虽然上文示出了第一开关单元11的硬件组成，然而本公开的第一开关单元11并不限于此，本领域技术人员可以根据实际需要对第一开关单元11的硬件组成进行选择性设置，只要能够实现本公开的原理即可。

在实现中，第一总线单元21和第二总线单元22可以是I2C总线或系统管理总线(SMBus)。以I2C总线为例，如图1中所示，第一总线单元21具有时钟线CLK_1和数据线DATA_1，第二总线单元22具有时钟线CLK_2和数据线DATA_2。由I2C总线实现的第一总线单元21和第二总线单元22对于本领域技术人员较为公知，因此下文中仅对第一总线单元21和第二总线单元22进行简要描述。本领域技术人员可以根据本文所描述的原理并结合I2C总线对本实施例以及下文各个实施例中的第一总线单元21和第二总线单元22进行修改和变化，只要能够实现本公开的原理即可。

第一总线单元21与诸如CPU、DSP这样的控制器连接，以通过时钟线CLK_1接收来自控制器的时钟信号，并通过数据线DATA_1将来自控制器的数据信号向第一电子器件传输和/或将来自第一电子器件的数据信号向控制器传输。第二总线单元22与第一电子器件连接，并且通过时钟线CLK_2向第一电子器件发送时钟信号以进行时钟同步，并且通过数据线DATA_2将来自控制器的数据信号向第一电子器件传输和/或将来自第一电子器件的数据信号向控制器传输。

第一总线单元21的第一电平与第二总线单元22的第二电平不同。在实现中，第一电平可以小于第二电平。例如，在一种情形中，第一电平是1.5V，第二电平是1.8V；在另一种情形中，第一电平是1.8V，第二电平是3.3V；在又一种情形中，第一电平是3.3V，第二电平是5V。将第一电平设置为小于第二电平，能够使第一总线单元21的电压信号水平相对较低，从而有利于降低与第一总线单元21连接的处理器的内核电压，以便达到节省功耗的目的。此外，相对较小的第一电平还有利于保持第一总线单元21的数据传输率并且降低信号噪声。

在实现中，第一电平可以大于第二电平。例如，在一种情形中，第一电平是1.8V，第二电平是1.5V；在另一种情形中，第一电平是3.3V，第二电平是1.8V；在又一种情形中，第一电平是5V，第二电平是3.3V。将第一电平设置为大于第二电平，有利于使控制单元10兼容更多不同工作电平的电子器件和/或芯片，并且有利于保持第二总线单元22的数据传输率并降低信号噪声。

在实现中，第一开关单元11可以是由NMOS场效应管以及多个电阻组成的单向或双向电平转换器。电平转换器的组成及工作原理对于本领域技术而言较为公知，本文将省略对电平转换器的组成的进一步说明。稍后将结合具体实施例，对第一电平与第二电平之间的转换进行进一步说明。

第二开关单元12与第三总线单元23和第四总线单元24连接，其中，第三总线单元23和第四总线单元24均具有第一电平或第二电平，并且第二开关单元12通过第四总线单元24与所述第二电子器件连接。第一开关单元11和第二开关单元12集成在同一芯片上。

与第一开关单元11的硬件组成相似，第二开关单元12可以是由多个电路元件通过集成、生产和封装等步骤所制成的微控制芯片，也可以是由多个微控制芯片集成而成的控制芯片，还可以是CPU(中央处理单元)中的一个组件。虽然上文示出了第二开关单元12的硬件组成，然而本公开的第二开关单元12并不限于此，本领域技术人员可以根据实际需要对第二开关单元12的硬件组成进行选择性设置，只要能够实现本公开的原理即可。

与上文所述的第一总线21和第二总线22相似的，在实现中，第三总线单元23和第四总线单元24也可以是I2C总线或SMBus。以I2C总线为例，如图1中所示，第三总线单元23具有时钟线CLK_3和数据线DATA_3，第四总线单元24具有时钟线CLK_4和数据线DATA_4。由I2C总线实现的第三总线单元23和第四总线单元24对于本领域技术人员较为公知，因此下文中仅对第三总线单元23和第四总线单元24进行简要描述。本领域技术人员可以根据本文所描述的原理并结合I2C总线对本实施例以及下文各个实施例中的第三总线单元23和第四总线单元24进行修改和变化，只要能够实现本公开的原理即可。

第三总线单元23与诸如CPU、DSP这样的控制器连接，以通过时钟线CLK_3接收来自控制器的时钟信号，并通过数据线DATA_3将来自控制器的数据信号向第二电子器件传输和/或将来自第二电子器件的数据信号向控制器传输。第四总线单元24与第二电子器件连接，并且通过时钟线CLK_4向第二电子器件发送时钟信号以进行时钟同步，并且通过数据线DATA_4将来自控制器的数据信号向第二电子器件传输和/或将来自第二电子器件的数据信号向控制器传输。

与第一开关单元11将第一总线单元21的第一电平转换为第二总线单元22的第二电平所不同的是，第二开关单元12并不对第三总线单元23和第四总线单元24的电平进行转换，即第三总线单元23的电平与第四总线单元24的电平相同。具体而言，第三总线单元23和第四总线单元24两者可以均具有与第一总线单元21相同的第一电平。在该情形中，第一总线单元21和第三总线单元23两者可以与同一控制器连接，从而接收到来自该控制器的相同的时钟信号和数据信号；第一总线单元21和第三总线单元23也可以分别与不同的控制器(例如控制器A和控制器B)连接，其中，控制器A和控制器B两者所提供的总线电平相同，均为第一电平。

此外，第三总线单元23和第四总线单元24两者可以均具有与第二总线单元22相同的第二电平。在该情形中，第三总线单元23所连接的控制器与第一总线单元21所连接的控制器不同，并且第三总线单元23所连接的控制器向第三总线单元23提供总线电平是第二电平。

在实现中，在第三总线单元23和第一总线单元21与同一控制器连接的情形中，第三总线单元23和第一总线单元21具有相同的第一电平，例如两者的电平均为1.5V，其中，可以如上文所述，第一开关单元11将1.5V的电平转换为1.8V的第二总线单元22的第二电平。在第三总线单元23所连接的控制器与第一总线单元21所连接的控制器不同的情形中，不同的控制器可以提供不同的总线电平，例如，与第一总线单元21连接的控制器提供的电平是1.8V，而与第三总线单元23连接的控制器提供的电平均为3.3V或5V等。当然，在第三总线单元23所连接的控制器与第一总线单元21所连接的控制器不同的情形中，不同的控制器也可以提供相同的总线电平，例如均提供1.8V的总线电平。

第一开关单元11和第二开关单元12集成在同一芯片上。具体而言，控制单元10可以由一块独立的控制芯片来实现，在该情形中，第一开关单元11和第二开关单元12作为该控制芯片的组件而集成在该控制芯片上。此外，控制单元10还可以是更大的一块控制芯片(例如MCU)中的一个组件，在该情形中，第一开关单元11和第二开关单元12作为该控制芯片中的组件而集成在该控制芯片上。虽然上文示出了第一开关单元11和第二开关单元12所集成的芯片，然而本公开并不限于此，本领域技术人员可以根据实际需要对第一开关单元11和第二开关单元12所集成的芯片进行选择性设置，只要能够实现本公开的原理即可。

第一开关单元11和第二开关单元12的集成技术可以采用本领域技术人员已知的元器件的制造工艺，例如氧化、光刻、扩散、外延、蒸铝、焊接、封装等工艺。本文对此不做详细说明，本领域技术人员可以根据实际需要对集成技术及制造工艺进行选择，只要能够实现本发明的原理即可。

值得注意的是，如上文所述，将第一开关单元11与第二开关单元12集成在同一芯片上，将在一定程度上增加芯片内部的复杂程度，但避免了将第一开关单元11和第二开关单元12分别设置在不同的芯片，从而减少了开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，从而能够为电池提供更多的空间。

虽然本实施例公开了一个第一开关单元11和一个第二开关单元12的情形，然而根据本公开的控制单元10并不限于此，控制单元10中的第一开关单元11和第二开关单元12的数量还可以是多个。

具体而言，在一种情形中，控制单元10可以包括多个第一开关单元11以及一个第二开关单元12，即多个第一开关单元11以及一个第二开关单元12集成在同一芯片上。

在该情形中，多个第一开关单元11可以均与同一控制器连接，使得在该控制器与所述多个第一开关单元11之间连接的多个第一总线单元21的第一电平彼此相同，并且获得相同的时钟信号和数据信号，同时，多个第一开关单元11可以分别通过多个第二开关单元22与多个第一电子器件连接，其中，所述多个第二开关单元22分别具有不同的电平。

以两个第一开关单元11为例，所述两个第一开关单元11与第一总线单元21连接，第一总线单元21的第一电平为1.8V，其中一个第一开关单元11将1.8V的第一电平转换为3.3V的第二总线单元的电平，并且通过一个第二总线单元22与触摸显示面板连接，而另一个第一开关单元11将1.8V的第一电平转换为5V的第二总线单元的电平，并且通过另一个第二总线单元22与无线网卡连接。在该示例中，第二开关单元12如上文参照第一实施例描述的相似，此处不再赘述。应注意的是，在上文所述的两个第一开关单元11的示例中，第一总线单元21的电平(1.8V)以及第二总线单元22的电平(3.3V和5V)仅是示例性的，本领域技术人员可以根据实际需要对电平进行选择性设置，只要能够实现本示例的原理即可。

此外，在上述情形中，多个第一开关单元11还可以与不同的控制器连接，也就是说，与多个第一开关单元11分别连接的第一总线单元21的电平可以不相同。以两个第一开关单元11分别与两个控制器(控制器A和B)对应连接为例，其中一个第一开关单元11将1.8V的第一总线单元21的电平转换为3.3V的第二总线单元22的电平，并且该第二总线单元22与触摸显示面板连接；另一个第一开关单元11将1.5V的第一总线单元21的电平转换为3.3V的第二总线单元22的电平，并且该第二总线单元22与无线网卡连接。应注意的是，在上文所述的两个第一开关单元11的示例中，第一总线单元21的电平(1.8V和1.5V)以及第二总线单元22的电平(3.3V)仅是示例性的，本领域技术人员可以根据实际需要对电平进行选择性设置，只要能够实现本示例的原理即可。

在上文所述的控制单元10包括多个第一开关单元11以及一个第二开关单元12的情形中，既能够减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间，还能够使控制单元10兼容更多不同工作电平的电子器件和/或处理器，从而扩展了控制单元10的兼容性。

在另一种情形中，控制单元10可以包括一个第一开关单元11和多个第二开关单元12，即一个第一开关单元11和多个第二开关单元12集成在同一芯片上。

在该情形中，多个第二开关单元12可以均与同一控制器连接，使得多个第三总线单元23的电平彼此相同(例如均为第一电平)，同时，多个第二开关单元12可以分别通过多个第四总线单元24与多个第二电子器件连接，其中，所述多个第二开关单元22均具有相同的电平(例如均为第一电平)。在该情形中，第一开关单元11如上文参照第一实施例描述的相似，此处不再赘述。

在上文所述的控制单元10包括一个第一开关单元11和多个第二开关单元12的情形中，能够进一步减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间。

在又一种情形中，控制单元10可以包括多个第一开关单元11和多个第二开关单元12，即多个第一开关单元11和多个第二开关单元12集成在同一芯片上。在该情形中，多个第一开关单元11可以均与同一控制器连接，使得多个第一总线单元21的电平彼此相同，也可以与不同的控制器连接，使得多个第一总线单元21的电平彼此不同。多个第二开关单元12可以均与同一控制器连接，使得多个第三总线单元23的电平彼此相同。多个第一开关单元11和多个第二开关单元12的连接关系以及第一电平与第二电平的转换关系可以参照上文所述的各种情形的描述，此处不再赘述。

在上文所述的控制单元10包括多个第一开关单元11和多个第二开关单元12的情形中，既能够进一步减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间，还能够使控制单元10兼容更多不同工作电平的电子器件和/或处理器，从而扩展了控制单元10的兼容性。

值得注意的是，在上文所述的将多个第一开关单元11和/或多个第二开关单元12集成在同一芯片上，将在一定程度上增加芯片内部的复杂程度，但只要所集成的芯片面积适当且足够大即可实现。这样避免了将多个第一开关单元11和/或多个第二开关单元12分别设置在不同的芯片，从而减少了开关单元的芯片数量。

在实现中，第一开关单元11具有第一输入端111和第一输出端112、以及第二输入端113和第二输出端114，其中，第一输入端111和第一输出端112分别与第一总线单元21和第二总线单元22二者中的时钟信号线CLK_1和CLK_2连接，并且第二输入端113和第二输出端114分别与第一总线单元21和第二总线单元22二者中的数据线DATA_1和DATA_2连接。

第二开关单元12具有第三输入端121和第三输出端122、以及第四输入端123和第四输出端124，其中，第三输入端121和第三输出端122分别与第三总线单元23和第四总线单元24二者中的时钟信号线CKL_3和CLK_4连接，并且第四输入端123和第四输出端124分别与第三总线单元23和第四总线单元24二者中的数据线DATA_3和DATA_4连接。

此外，在实现中，第二开关单元12还可以与第一开关单元11集成在一起，从而减少输入端和输出端的数量，以便简化控制单元10的结构及其内部元器件的连接关系。例如，第一开关单元11与第二开关单元12可以通过同一总线单元与同一控制器连接，如此，在将第一开关单元11与第二开关单元12集成在一起之后，第一开关单元11与第二开关单元12两者可以通用相同的两个输入端(例如共用第一输入端111和第二输入端113，或共用第三输入端121和第四输入端123)，并且通过第一输出端112和第二输出端114与第一电子器件连接，通过第三输出端122和第四输出端124与第二电子器件连接。也就是说，在该示例中，控制单元10具有两个输入端和四个输出端。

此外，在上文所述的控制单元10包括多个第一开关单元11和/或多个第二开关单元12的情形中，也可以通过将第一开关单元11与第二开关单元12集成在一起的方式来相应地减少输入端和输出端的数量，从而简化控制单元10的结构及其内部元器件的连接关系。

在实现中，第一开关单元11还可以包括使能子单元(未示出)和电平转换子单元(未示出)。

使能子单元配置来响应于来自外部的使能信号来切换第一开关单元11的工作状态。使能子单元与第一开关单元11的使能端口115(如图1中所示)相对应，并且使能子单元通过使能端口115接收来自外部的使能信号，从而使第一开关单元11的工作状态在导通和关断之间切换。

电平转换子单元配置来在第一开关单元11工作时，将第一总线单元21的第一电平转换为第二总线单元22的第二电平。

电平转换子单元可以根据第一电子器件的不同而不同。如果第一电子器件仅能接收来自控制器的数据，而无需向控制器返回数据(例如LCD显示器，该显示器仅能作为数据接收器)，则所述电平转换子单元是单向电平转换器，即仅将第一总线单元21的第一电平转换为所述第二总线单元22的第二电平；如果第一电子器件既能够接收来自控制器的数据，还能够向控制器发送数据，则所述电平转换子单元是双向电平转换器，即不但能够将第一总线单元21的第一电平转换为所述第二总线单元22的第二电平，还能够将第二总线单元22的第二电平转换为第一总线单元21的第一电平。

下面对使能子单元的操作和电平转换子单元的操作进行描述。由于使能原理和电平转换原理对于本领域技术人员而言较为公知，因此在下文中仅结合图2A和图2B对本公开的使能子单元和电平转换子单元进行简要描述，本领域技术人员能够根据下文的描述对本公开的使能子单元和电平转换子单元进行选择性设置，只要能够实现本公开的原理即可。

图2A和图2B是示出在根据本公开的第一实施例的控制单元10中的第一开关单元11分别处于导通状态和关断状态的各个端口的实测波形图。具体而言，图2A示出了第一开关单元11处于导通状态的实测波形图，即第一开关单元11的使能端口115接收到使能信号EN时，第一开关单元11的四个端口(即第一输入端111、第一输出端112、第二输入端113以及第二输出端114)的实测波形图。图2B示出了第一开关单元11处于关断状态的实测波形图，即第一开关单元11的使能端口115没有接收到使能信号EN时，第一开关单元11的四个端口(即第一输入端111、第一输出端112、第二输入端113以及第二输出端114)的实测波形图。

如图2A中所示，CLK_1表示第一输入端111的波形，DATA_1表示第二输入端113的波形，CLK_2表示第一输出端112的波形，DATA_2表示第二输出端114的波形。当CLK_1处于低电平时，CLK_2也处于低电平，当CLK_1处于高电平时，CLK_2也处于高电平，也就是说，CLK_1与CLK_2的波形变化相一致。当DATA_1处于低电平时，DATA_2也处于低电平，当DATA_1处于高电平时，DATA_2也处于高电平，也就是说，DATA_1与DATA_2的波形变化相一致。

如图2B中所示，CLK_1表示第一输入端111的波形，DATA_1表示第二输入端113的波形，CLK_2表示第一输出端112的波形，DATA_2表示第二输出端114的波形。由于第一开关单元11处于关断状态，所以当CLK_1的电平发生变化时，CLK_2、DATA_1和DATA_2的波形不改变。

下面对根据本公开的第二开关单元12的操作进行说明。由于总线开关单元对于本领域技术人员而言较为公知，因此在下文中仅结合图3对本公开的第二开关单元12进行简要描述，本领域技术人员能够根据下文的描述对本公开的第二开关单元12进行选择性设置，只要能够实现本公开的原理即可。

图3是示出在根据本公开的第一实施例的控制单元中的第二开关单元12处于导通状态的各个端口的实测波形图。如图3中所示，CLK_3表示第三输入端121的波形，DATA_3表示第四输入端123的波形，CLK_4表示第三输出端122的波形，DATA_4表示第四输出端124的波形。当CLK_3处于低电平时，CLK_4也处于低电平，当CLK_3处于高电平时，CLK_4也处于高电平，也就是说，CLK_3与CLK_4的波形变化相一致。当DATA_3处于低电平时，DATA_4也处于低电平，当DATA_3处于高电平时，DATA_4也处于高电平，也就是说，DATA_3与DATA_4的波形变化的相一致。此外，第二开关单元12能够对第三总线单元的时钟信号和数据信号进行整平，从而获得适于第二电子器件的时钟信号和数据信号。

在实现中，控制单元10的芯片面积为6mm²。应注意的是，随着控制单元10中所集成的第一开关单元11、第二开关单元12和/或第三开关单元13的数量的不同，控制单元10的芯片面积可能会存在差异，本领域技术人员可以根据上述各个开关单元的数量以及芯片的集成、封装等制造工艺对控制单元10的芯片面积进行选择性设置，只要能够实现本公开的原理即可。

下面参照图4和图5对根据本公开的第二实施例的控制单元10进行详细说明。图4是示出根据本公开第二实施例的控制单元10的配置框图。图5是示出在根据本公开的第二实施例的控制单元10中的第三开关单元13处于导通状态的各个端口的实测波形图。

在本实施例中，智能手机除了包括上文所述的第一实施例中的第一电子器件和第二电子器件之外，还包括第三电子器件。所述第三电子器件可以是智能手机中的无线网卡、显示器的背光单元等电子器件之一。为了便于描述，在本实施例以及下文的各个实施例中，将以无线网卡做为第三电子器件的示例进行描述。本领域技术人员可以根据本公开的原理，由本领域技术人员已知的其它适当的电子器件来实现本公开的第三电子器件。

如图4中所示，本实施例的控制单元10与上文所述的第一实施例的控制单元10的不同之处在于，第二实施例的控制单元10还具有第三开关单元13。

第三开关单元13配置来对第三电子器件进行控制，其中，第一开关单元11、第二开关单元12与第三开关单元13集成在控制单元10上。

与上文所述的第一开关单元11和第二开关单元12的硬件组成相似，第三开关单元13可以是由多个电路元件通过集成、生产和封装等步骤所制成的微控制芯片，也可以是由多个微控制芯片集成而成的控制芯片，还可以是CPU(中央处理单元)中的一个组件。虽然上文示出了第三开关单元13的硬件组成，然而本公开的第三开关单元13并不限于此，本领域技术人员可以根据实际需要对第三开关单元13的硬件组成进行选择性设置，只要能够实现本公开的原理即可。

第三开关单元13具有第五输入端131和第五输出端132、以及第六输入端133和第六输出端134，其中，第五输入端131和第六输入端133分别接收控制信号，所接收的控制信号可以是如图4中所示的逻辑控制信号WLAN_WAKE_CTRL和WLAN_PEWAKE_N，并且在第五输出端132和第六输出端134分别输出控制信号，所输出的控制信号可以是如图4中所示的逻辑控制信号WLAN_WAKE_PCH_N和PCIE_WAKE_N。因此，第三开关单元13可以视为逻辑开关，并且第三开关单元13的操作可以视为对第三电子器件进行二选一的逻辑控制。图5示出了第三开关单元13处于导通状态时，第五输入端131、第五输出端132、第六输入端133和第六输出端134的实测波形图。由于逻辑开关的操作对于本领域技术人员而言较为公知，因此本领域技术人员结合上文对第三开关单元13的描述以及图5的实测波形图，能够对本实施例的第三开关单元13进行理解，并能够对其进行选择性设置，只要能够实现本公开的原理即可。

在本实施例中，第一开关单元11和第二开关单元12与上文第一实施例中描述的情形相似，此处不再赘述。值得一提的是，在本实施例中，第一开关单元11的数量可以是多个，并且第二开关单元12的数量也可以是多个。

在上文所述的将第一开关单元11、第二开关单元12和第三开关单元13集成于控制单元10的情形中，能够进一步减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间，此外还能够使控制单元10兼容更多不同工作电平的电子器件和/或处理器，从而扩展了控制单元10的兼容性。

在实现中，控制单元10中的作为逻辑开关的第三开关单元13的数量可以大于或等于2个。相应地，智能手机还包括除了所述第一电子器件和所述第二电子器件以外的多个电子器件，所述多个电子器件可以是智能手机中的无线网卡、显示器的背光单元等电子器件。多个第三开关单元13配置来分别对所述多个电子器件的中的一个电子器件进行控制，并且第一开关单元11、第二开关单元12与多个第三开关单元13集成在控制单元10上。

多个第三开关单元13可以是如上文第三实施例中所描述的第三开关单元，也可以是本领域技术人员已知的其它适当的逻辑开关单元。第一开关单元11和第二开关单元12与上文第一实施例中描述的情形相似，此处不再赘述。值得一提的是，第一开关单元11的数量可以是多个，并且第二开关单元12的数量也可以是多个，也就是说，将多个第一开关单元11、多个第二开关单元12以及多个第三开关单元13集成在控制单元10上。

在上文所述的将第一开关单元11、第二开关单元12和多个第三开关单元13集成于控制单元10的情形中，能够进一步减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间，此外还能够使控制单元10兼容更多不同工作电平的电子器件和/或处理器，从而扩展了控制单元10的兼容性。

下面参照图6对根据本公开的第三实施例的控制单元10进行详细说明。图6是示出根据本公开第三实施例的控制单元10的配置框图。

如图6中所示，本实施例的控制单元10与上文参照图1所描述的第一实施例的控制单元10的不同之处在于：由第三开关单元13替代第二开关单元12。因此，在下文中，将着重对本实施例与第一实施例的不同之处进行描述，并省略对二者相同或相似部分的描述。

在本实施例中，控制单元10应用于智能手机，所述智能手机包括第一电子器件(未示出)和第三电子器件(未示出)。在本实施例中，所述第一电子器件和所述第三电子器件分别是智能手机的触摸显示面板和无线网卡。然而本公开并不限于此，所述第一电子器件和所述第三电子器件还可以分别是智能手机中的传感器、摄像头、显卡、声卡、存储器等电子器件中的一个。本领域技术人员可以根据本公开的原理，由本领域技术人员已知的其它适当的电子器件来实现本公开所述的第一电子器件和第三电子器件。

如图6中所示，控制单元10包括第一开关单元11和第三开关单元13。

第一开关单元11与第一总线单元21和第二总线单元22连接，其中，第一总线单元21具有第一电平，第二总线单元22具有第二电平，并且第一电平与第二电平不同，并且第一开关单元11配置来将第一总线单元21的第一电平转换为第二总线单元22的第二电平，并且第一开关单元11通过第二总线单元22与所述第一电子器件连接。

在实现中，与上文第一实施例描述的相似，第一总线单元21和第二总线单元22可以是I2C总线或系统管理总线(SMBus)。以I2C总线为例，如图1中所示，第一总线单元21具有时钟线CLK_1和数据线DATA_1，第二总线单元22具有时钟线CLK_2和数据线DATA_2。第一总线单元21与诸如CPU、DSP这样的控制器连接，以通过时钟线CLK_1接收来自控制器的时钟信号，并通过数据线DATA_1将来自控制器的数据信号向第一电子器件传输和/或将来自第一电子器件的数据信号向控制器传输。第二总线单元22与第一电子器件连接，并且通过时钟线CLK_2向第一电子器件发送时钟信号以进行时钟同步，并且通过数据线DATA_2将来自控制器的数据信号向第一电子器件传输和/或将来自第一电子器件的数据信号向控制器传输。

第一总线单元21的第一电平与第二总线单元22的第二电平不同。在实现中，第一电平可以小于第二电平。例如，在一种情形中，第一电平是1.5V，第二电平是1.8V；在另一种情形中，第一电平是1.8V，第二电平是3.3V；在又一种情形中，第一电平是3.3V，第二电平是5V。将第一电平设置为小于第二电平，能够使第一总线单元21的电压信号水平相对较低，从而有利于降低与第一总线单元21连接的处理器的内核电压，以便达到节省功耗的目的。此外，相对较小的第一电平还有利于保持第一总线单元21的数据传输率并且降低信号噪声。

在实现中，第一电平可以大于第二电平。例如，在一种情形中，第一电平是1.8V，第二电平是1.5V；在另一种情形中，第一电平是3.3V，第二电平是1.8V；在又一种情形中，第一电平是5V，第二电平是3.3V。将第一电平设置为大于第二电平，有利于使控制单元10兼容更多不同工作电平的电子器件和/或芯片，并且有利于保持第二总线单元22的数据传输率并降低信号噪声。

在实现中，第一开关单元11可以是由NMOS场效应管以及多个电阻组成的单向或双向电平转换器。第一开关单元11对第一电平与第二电平之间的转换操作与上文第一实施例中描述的情形相似，此处不再赘述。

第三开关单元13配置来对第三电子器件进行控制，其中，第一开关单元11与第三开关单元13集成在控制单元10上。

与上文所述的第一开关单元11硬件组成相似，第三开关单元13可以是由多个电路元件通过集成、生产和封装等步骤所制成的微控制芯片，也可以是由多个微控制芯片集成而成的控制芯片，还可以是CPU(中央处理单元)中的一个组件。第三开关单元13可以视为逻辑开关，并且第三开关单元13的操作可以视为对第三电子器件进行二选一的逻辑控制。

将第一开关单元11与第三开关单元13集成在同一芯片上，将在一定程度上增加芯片内部的复杂程度，但避免了将第一开关单元11和第三开关单元13分别设置在不同的芯片，从而减少了开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，从而能够为电池提供更多的空间。

在实现中，控制单元10中的第三开关单元13的数量可以大于或等于2个。相应地，除了所述第一电子器件以外，智能手机还包括多个第三电子器件，所述多个第三电子器件可以是智能手机中的无线网卡、显示器的背光单元等适当的电子器件。多个第三开关单元13配置来分别对所述多个第三电子器件的中的一个电子器件进行控制，并且第一开关单元11与多个第三开关单元13集成在控制单元10上。

多个第三开关单元13中的各个开关单元可以是如上文第三实施例中所描述的第三开关单元，也可以是本领域技术人员已知的其它适当的逻辑开关单元。值得一提的是，第一开关单元11的数量可以是多个，也就是说，将多个第一开关单元11与多个第三开关单元13集成在控制单元10上。多个第一开关单元11的情形与上文第一实施例中描述的情形相似，此处不再赘述。

在上文所述的将第一开关单元11与多个第三开关单元13集成于控制单元10的情形中，能够进一步减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间，此外还能够使控制单元10兼容更多不同工作电平的电子器件和/或处理器，从而扩展了控制单元10的兼容性。

在实现中，除了上文所述的第一开关单元11和第三开关单元13以外，控制单元10还包括第二开关单元12，相应地，智能手机还包括第二电子器件。在本实施例中，所述第二电子器件是传感器。然而本公开并不限于此，第二电子器件还可以是本领域技术人员已知的其它适当的电子器件。

第二开关单元12与第三总线单元23和第四总线单元24连接，其中，第三总线单元23和第四总线单元24均具有所述第一电平或所述第二电平，并且第二开关单元12通过第四总线单元24与所述第二电子器件连接，其中，第一开关单元11、第二开关单元12与至少一个第三开关单元13集成在控制单元10上。

与第一开关单元11的硬件组成相似，第二开关单元12可以是由多个电路元件通过集成、生产和封装等步骤所制成的微控制芯片，也可以是由多个微控制芯片集成而成的控制芯片，还可以是CPU(中央处理单元)中的一个组件。与上文所述的第一总线21和第二总线22相似的，在实现中，第三总线单元23和第四总线单元24也可以是I2C总线或SMBus。以I2C总线为例，如图1中所示，第三总线单元23具有时钟线CLK_3和数据线DATA_3，第四总线单元24具有时钟线CLK_4和数据线DATA_4。

第三总线单元23与诸如CPU、DSP这样的控制器连接，以通过时钟线CLK_3接收来自控制器的时钟信号，并通过数据线DATA_3将来自控制器的数据信号向第二电子器件传输和/或将来自第二电子器件的数据信号向控制器传输。第四总线单元24与第二电子器件连接，并且通过时钟线CLK_4向第二电子器件发送时钟信号以进行时钟同步，并且通过数据线DATA_4将来自控制器的数据信号向第二电子器件传输和/或将来自第二电子器件的数据信号向控制器传输。

与第一开关单元11将第一总线单元21的第一电平转换为第二总线单元22的第二电平所不同的是，第二开关单元12并不对第三总线单元23和第四总线单元24的电平进行转换，即第三总线单元23的电平与第四总线单元24的电平相同。具体而言，第三总线单元23和第四总线单元24两者可以均具有与第一总线单元21相同的第一电平。在该情形中，第一总线单元21和第三总线单元23两者可以与同一控制器连接，从而接收到来自该控制器的相同的时钟信号和数据信号；第一总线单元21和第三总线单元23也可以分别与不同的控制器(例如控制器A和控制器B)连接，其中，控制器A和控制器B两者所提供的总线电平相同，均为第一电平。

此外，第三总线单元23和第四总线单元24两者可以均具有与第二总线单元22相同的第二电平。在该情形中，第三总线单元23所连接的控制器与第一总线单元21所连接的控制器不同，并且第三总线单元23所连接的控制器向第三总线单元23提供总线电平是第二电平。

在实现中，在第三总线单元23和第一总线单元21与同一控制器连接的情形中，第三总线单元23和第一总线单元21具有相同的第一电平，例如两者的电平均为1.5V，其中，可以如上文所述，第一开关单元11将1.5V的电平转换为1.8V的第二总线单元22的第二电平。在第三总线单元23所连接的控制器与第一总线单元21所连接的控制器不同的情形中，不同的控制器可以提供不同的总线电平，例如，与第一总线单元21连接的控制器提供的电平是1.8V，而与第三总线单元23连接的控制器提供的电平均为3.3V或5V等。当然，在第三总线单元23所连接的控制器与第一总线单元21所连接的控制器不同的情形中，不同的控制器也可以提供相同的总线电平，例如均提供1.8V的总线电平。

值得一提的是，第二开关单元12的数量也可以是多个，也就是说，可以将第一开关单元11(一个或多个)与第二开关单元12(一个或多个)以及第三开关单元13(一个或多个)集成在控制单元10上。多个第二开关单元12的情形与上文第一实施例中描述的情形相似，此处不再赘述。

在上文所述的将第一开关单元11、第三开关单元13以及第二开关单元12集成于控制单元10的情形中，能够进一步减少开关单元的芯片数量和制造成本，由此减少了所占用的PCB面积，以便为电池提供更多的空间，此外还能够使控制单元10兼容更多不同工作电平的电子器件和/或处理器，从而扩展了控制单元10的兼容性。

在实现中，第一开关单元11具有第一输入端111和第一输出端112、以及第二输入端113和第二输出端114，其中，第一输入端111和第一输出端112分别与第一总线单元21和第二总线单元22二者中的时钟信号线CLK_1和CLK_2连接，并且第二输入端113和第二输出端114分别与第一总线单元21和第二总线单元22二者中的数据线DATA_1和DATA_2连接。

第二开关单元12具有第三输入端121和第三输出端122、以及第四输入端123和第四输出端124，其中，第三输入端121和第三输出端122分别与第三总线单元23和第四总线单元24二者中的时钟信号线CKL_3和CLK_4连接，并且第四输入端123和第四输出端124分别与第三总线单元23和第四总线单元24二者中的数据线DATA_3和DATA_4连接。

此外，与上文参照第一实施例描述的情形相似，第二开关单元12还可以与第一开关单元11集成在一起，从而减少输入端和输出端的数量，从而简化控制单元10的结构及其内部元器件的连接关系。

在实现中，第一开关单元11还可以包括使能子单元(未示出)和电平转换子单元(未示出)。

使能子单元配置来响应于来自外部的使能信号来切换第一开关单元11的工作状态。使能子单元与第一开关单元11的使能端口115(如图6中所示)相对应，并且使能子单元通过使能端口115接收来自外部的使能信号，从而使第一开关单元11的工作状态在导通和关断之间切换。

电平转换子单元配置来在第一开关单元11工作时，将第一总线单元21的第一电平转换为第二总线单元22的第二电平。

电平转换子单元可以根据第一电子器件的不同而不同。如果第一电子器件仅能接收来自控制器的数据，而无需向控制器返回数据(例如LCD显示器，该显示器仅能作为数据接收器)，则所述电平转换子单元是单向电平转换器，即仅将第一总线单元21的第一电平转换为所述第二总线单元22的第二电平；如果第一电子器件既能够接收来自控制器的数据，还能够向控制器发送数据，则所述电平转换子单元是双向电平转换器，即不但能够将第一总线单元21的第一电平转换为所述第二总线单元22的第二电平，还能够将第二总线单元22的第二电平转换为第一总线单元21的第一电平。

使能子单元的操作和电平转换子单元的操作与上文参照图1至图3所描述的情形相似，本领域技术人员可以参照上文的描述对两者的操作进行理解，此处不再赘述。

在实现中，控制单元10的芯片面积为6mm²。应注意的是，随着控制单元10中所集成的第一开关单元11、第二开关单元12和/或第三开关单元13的数量的不同，控制单元10的芯片面积可能会存在差异，本领域技术人员可以根据上述各个开关单元的数量以及芯片的集成、封装等制造工艺对控制单元10的芯片面积进行选择性设置，只要能够实现本公开的原理即可。

需要说明的是，本说明书中所使用的术语仅出于描述特定实施方式的目的，而非意在对本发明进行限制。除非上下文另外明确指出，否则如本文中所使用的单数形式的“一”、“一个”和“该”也意在包括复数形式。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括…...”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本领域技术人员可以意识到，本文中所公开的实施例能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

本领域技术人员应该理解的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，但本领域的技术人员可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求书的范围。

Claims (10)

1.一种控制单元，应用于电子设备，所述电子设备包括第一电子器件和第二电子器件，所述控制单元包括：

第一开关单元，所述第一开关单元与第一总线单元和第二总线单元连接，其中，所述第一总线单元具有第一电平，所述第二总线单元具有第二电平，并且所述第一电平与所述第二电平不同，并且所述第一开关单元配置来将所述第一总线单元的第一电平转换为所述第二总线单元的第二电平，并且所述第一开关单元通过所述第二总线单元与所述第一电子器件连接；以及

第二开关单元，所述第二开关单元与第三总线单元和第四总线单元连接，其中，所述第三总线单元和所述第四总线单元均具有所述第一电平或所述第二电平，并且所述第二开关单元通过所述第四总线单元与所述第二电子器件连接，其中，

所述第一开关单元和所述第二开关单元集成在同一芯片上。

2.根据权利要求1所述的控制单元，其中，

所述第一开关单元具有第一输入端和第一输出端、以及第二输入端和第二输出端，其中，所述第一输入端和所述第一输出端分别与所述第一总线单元和所述第二总线单元二者中的时钟信号线连接，并且所述第二输入端和所述第二输出端分别与所述第一总线单元和所述第二总线单元二者中的数据线连接；以及

所述第二开关单元具有第三输入端和第三输出端、以及第四输入端和第四输出端，其中，所述第三输入端和第三输出端分别与所述第三总线单元和所述第四总线单元二者中的时钟信号线连接，并且所述第四输入端和所述第四输出端分别与所述第三总线单元和所述第四总线单元二者中的数据线连接。

3.根据权利要求2所述的控制单元，其中，所述第一开关单元包括：

使能子单元，配置来响应于来自外部的使能信号来切换所述第一开关单元的工作状态；以及

电平转换子单元，配置来在所述第一开关单元工作时，将所述第一总线单元的第一电平转换为所述第二总线单元的第二电平。

4.根据权利要求2所述的控制单元，所述电子设备还包括除了所述第一电子器件和所述第二电子器件以外的至少一个电子器件，其中，所述控制单元还包括：

至少一个第三开关单元，配置来分别对所述至少一个电子器件的中的一个电子器件进行控制，

其中，所述第一开关单元、所述第二开关单元与所述至少一个第三开关单元集成在所述芯片上。

5.根据权利要求1-4中任一项所述的控制单元，其中，所述芯片的面积为6mm²。

6.一种控制单元，应用于电子设备，所述电子设备包括第一电子器件和至少一个第三电子器件，所述控制单元包括：

第一开关单元，所述第一开关单元与第一总线单元和第二总线单元连接，其中，所述第一总线单元具有第一电平，所述第二总线单元具有第二电平，并且所述第一电平与所述第二电平不同，并且所述第一开关单元配置来将所述第一总线单元的第一电平转换为所述第二总线单元的第二电平，并且所述第一开关单元通过所述第二总线单元与所述第一电子器件连接；以及

至少一个第三开关单元，配置来分别对所述至少一个第三电子器件的中的一个电子器件进行控制，

其中，所述第一开关单元与所述至少一个第三开关单元集成在同一芯片上。

7.根据权利要求6所述的控制单元，其中，所述电子设备还包括第二电子器件，并且所述控制单元还包括：

第二开关单元，所述第二开关单元与第三总线单元和第四总线单元连接，其中，所述第三总线单元和所述第四总线单元均具有所述第一电平或所述第二电平，并且所述第二开关单元通过所述第四总线单元与所述第二电子器件连接，其中，

所述第一开关单元、所述第二开关单元与所述至少一个第三开关单元集成在所述芯片上。

8.根据权利要求7所述的控制单元，其中，

所述第一开关单元具有第一输入端和第一输出端、以及第二输入端和第二输出端，其中，所述第一输入端和所述第一输出端分别与所述第一总线单元和所述第二总线单元二者中的时钟信号线连接，并且所述第二输入端和所述第二输出端分别与所述第一总线单元和所述第二总线单元二者中的数据线连接；以及

所述第二开关单元具有第三输入端和第三输出端、以及第四输入端和第四输出端，其中，所述第三输入端和第三输出端分别与所述第三总线单元和所述第四总线单元二者中的时钟信号线连接，并且所述第四输入端和所述第四输出端分别与所述第三总线单元和所述第四总线单元二者中的数据线连接。

9.根据权利要求8所述的控制单元，其中，所述第一开关单元包括：

使能子单元，配置来响应于来自外部的使能信号来切换所述第一开关单元的工作状态；以及

电平转换子单元，配置来在所述第一开关单元工作时，将所述第一总线单元的第一电平转换为所述第二总线单元的第二电平。

10.根据权利要求1-4中任一项所述的控制单元，其中，所述芯片的面积为6mm²。