CN102823143A - 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法 - Google Patents

功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法 Download PDF

Info

Publication number
CN102823143A
CN102823143A CN201080065699XA CN201080065699A CN102823143A CN 102823143 A CN102823143 A CN 102823143A CN 201080065699X A CN201080065699X A CN 201080065699XA CN 201080065699 A CN201080065699 A CN 201080065699A CN 102823143 A CN102823143 A CN 102823143A
Authority
CN
China
Prior art keywords
power
signal processing
power gating
control module
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080065699XA
Other languages
English (en)
Other versions
CN102823143B (zh
Inventor
迈克尔·普里尔
安东·罗森
约西·绍沙尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102823143A publication Critical patent/CN102823143A/zh
Application granted granted Critical
Publication of CN102823143B publication Critical patent/CN102823143B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种集成电路设备(205)包括至少一个信号处理模块(210)和被布置成控制到该至少一个信号处理模块(210)的至少一部分的至少一个功率供应的门控的功率门控控制模块(220)。该功率门控控制模块(220)被布置成:接收至少一个运行参数(230);至少部分地基于该至少一个接收到的运行参数(230)来配置该功率门控控制模块的至少一个功率门控设置;以及根据该至少一个配置的功率门控设置对该至少一个信号处理模块(210)的至少一部分应用功率门控。

Description

功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
技术领域
本发明的领域涉及功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法。
背景技术
在集成电路设备领域,具体地在应用处理器集成电路设备领域,一方面要求现代的集成电路设备提供不断增加的高性能,同时另一方面要求实现不断增加的严格功耗和热能耗散需求。
动态电压频率缩放(DVFS)是尝试实现电子设备的良好的系统性能与减小功耗之间的平衡的已知技术。DVFS根据在那时的系统的有效需要允许‘实时(on-the-fly)’电压和时钟频率调整。通过减小用于设备或设备的一部分的电压和/或时钟频率,当减小的性能是可接受的时,可以实现其动态功耗的显著减小。
然而,为了满足对不断增加的高性能的需要,需要高漏处理半导体设备,以便实现所期望的高操作频率。借助于这样的高漏处理半导体设备,功率泄漏变成设备的总功耗的不断增加的显著部分,并且在一些实例中可以超过设备的动态功耗。因此,当DVFS使系统的动态功耗能够减小时,不解决由高漏产生的功耗。因此,DVFS的使用可能不足以使这样的高漏处理半导体设备能够满足对于特定系统的严格的功耗需求。
用于减小电子设备的功耗同时维持可接受等级的性能的另一已知技术是状态保留功率门控(SRPG)。SRPG是针对功能块内的多数逻辑门允许到设备的电压供应减小到零,同时维持到诸如寄存器/缓存器的功能块的状态元件的电压供应的技术。用这种方式,当不要求由该块提供的功能时可以显著地减小集成电路设备内的功能块的功耗,因为从多数逻辑门移除了动态功率和静态功率(泄漏功率的原因)两者。通过维持到功能块的状态元件的电压供应,当存在这样的功率中断(powered-down)模式时可以快速地继续通过该功能块的处理。
然而,唤醒已经使用SRPG功率中断的功能块仍然包括一定程度的延迟,并且还包括在对电容器等充电和放电方面的能量开销。这样,当期望使用SRPG来尽可能地对集成电路设备内的功能块功率中断以便使功耗的减小最大化时,这样的技术的过度使用可以导致系统性能的显著降级。其还可能由于在对电容器充电和放电方面的能量开销而导致使一部分功耗减小无效。因此,需要仔细地实施诸如SPRG的省电技术以便实现最佳的功耗,同时避免系统性能的显著降级。
发明内容
本发明提供了集成电路设备、信号处理系统、电子设备、功率门控控制模块以及一种用于动态地控制到信号处理模块的至少一部分的至少一个功率供应的门控的方法,如在随附权利要求中所描述的。
在从属权利要求中阐述了本发明的特定实施例。
本发明的这些和其它方面将从在下文中描述的实施例中是显然的并且参考在下文中描述的实施例来阐明。
附图说明
将参考图仅通过示例的方式对本发明的进一步的细节、方面以及实施例进行描述。在图中,相同的附图标记被用来标识相同的或功能相似的元素。图中的元素是为了简单和清楚而示出的,并且不必按比例绘制。
图1图示了示出对于信号处理系统的峰值温度和功率泄漏的分析的图表。
图2图示了信号处理系统的示例。
图3图示了功率门控周期的示例。
图4图示了用于动态地控制到信号处理模块的至少一部分的至少一个功率供应的门控的方法的简化流程图的示例。
图5图示了电子设备的一部分的简化方框图的示例。
具体实施方式
现将参考布置成控制到集成电路设备内的信号处理系统的一个或多个部分的一个或多个功率供应的门控的功率门控控制模块来对本发明进行描述。具体地,将参考通常包括集成功能元件的功率门控控制模块对本发明的示例进行描述。然而,将理解的是,用于提供功率门控控制模块的功能元件不限于提供在单个功能模块内。
此外,因为所图示的示例大多数情况下可以使用对本领域的技术人员所熟知的电子部件和电路来实现,所以为了理解和了解本发明的潜在概念并且以便不混淆或者从本发明的教导分心,将不在比如下文解释的认为必需的任何更大的程度上对细节进行解释。
功率门控,也称为功率断开(PSO),是用于通过使用例如诸如晶体管的开关元件切断或‘门控’其功率供应来将信号处理系统的功能块布置为‘睡眠’的已知技术。用这种方式,可以显著地减小信号处理系统的总体功耗,虽然潜在地以系统的总体性能为代价。功率门控的一个实施方式包括以‘门控’频率周期性地接通和切断提供给功能块的功率供应。现在参考图1,图示了包括示出对于提供有在一开关频率范围内周期性地接通和切断(门控)的功率供应的信号处理系统的峰值温度110和功率泄漏120的分析的绘图的图表100。
在点‘A’处通常持续的功率供应被提供给信号处理系统,其中用于峰值温度的值被图示在点112处,而用于功率泄漏的值被图示在点122处。
在点‘B’处提供给信号处理系统的功率供应被周期性地接通2秒并且然后切断2秒。其中对应的峰值温度和功率泄漏被分别图示在点114、124处。
在点‘C’处提供给信号处理系统的功率供应被周期性地接通1秒并且然后切断1秒,其中对应的峰值温度和功率泄漏被分别图示在点115、125处。
在点‘D’处提供给信号处理系统的功率供应被周期性地接通0.5秒并且然后切断0.5秒,其中对应的峰值温度和功率泄漏被分别图示在点116、126处。
在点‘E’处提供给信号处理系统的功率供应被周期性地接通0.25秒并且然后切断0.25秒,其中对应的峰值温度和功率泄漏被分别图示在点118、128处。
如可以从图1中图示的图表100中看见的,随着以其来‘脉动’功率供应的频率增加,峰值温度110和功率泄漏120两者都减小。因此,这将表明例如作为状态保留功率门控(SRPG)实施方式的一部分,以更高的频率周期性地对信号处理系统内的功能块功率中断在减少系统的运行温度方面以及在减小系统的功率泄漏方面是有益的。然而,由于必须‘唤醒’功率中断的功能块,以太高的频率周期性地对信号处理系统内的功能块功率中断可以导致显著的性能开销,并且还导致在对电容器充电和放电方面的动态能量开销。因此,在没有不利地影响系统的性能的情况下,需要仔细地配置用于信号处理系统的门控以便减小运行温度,并且(从而)减小功率泄漏。
现参考图2,图示了信号处理系统200的示例。信号处理系统200包括信号处理模块210,其可以包括单个处理核,或者如所图示的示例的情况,包括多个处理核212、214、存储器元件216以及一个或功能逻辑块218。仅通过示例的方式,这样的功能逻辑块218可以包括视频加速器、图形加速器、串行/并行接口等。信号处理系统200还包括功率门控控制模块220,该功率门控控制模块220被布置成控制到信号处理模块210的至少一部分,例如到处理核212、214、存储器元件216和/或功能逻辑块218中的一个或多个的至少一个功率供应的门控。具体地对于所图示的示例,功率门控控制模块220被布置成:接收一个或多个运行参数230;至少部分地基于一个或多个接收到的运行参数230来配置至少一个功率门控设置;以及根据至少一个配置的功率门控设置来对信号处理模块210的至少一部分应用功率门控。
用这种方式,功率门控控制模块220能够基于所接收到的/或确定的运行参数来动态地配置用于信号处理系统200的功率供应的门控。因此,可以根据当前的运行条件和/或运行需求来配置功率门控,从而通过针对不同的情形/条件来实现通常最佳的功率门控。
通过示例的方式,由功率门控控制模块220接收到的运行参数可以包括环境温度232的指示。用这样方式,在接收到低环境温度的指示之后,功率门控控制模块220可以被布置成对信号处理模块210的至少一部分配置较低的频率功率门控设置。相反,在接收到高环境温度的指示之后,功率门控控制模块220可以被布置成对信号处理模块210的至少一部分配置较高的频率功率门控设置。用这种方式,在较高的环境温度下当信号处理模块210更易受高运行温度的影响,并且因此更易受功率泄漏的影响时,功率门控控制模块220可以配置较高的频率功率门控设置以便减小信号处理模块210的运行温度。相反,在较低的环境温度下当信号处理模块210不易受高运行温度的影响时,功率门控控制模块220可以被布置成配置较低的频率功率门控设置以便允许信号处理模块210的增强性能。本发明的示例可以不限于基于接收到的温度指示是高还是低来配置功率门控设置。功率门控控制模块可以被布置成至少部分地基于多个温度指示阈值来配置功率门控设置,使得功率门控控制模块可以根据一系列不同的设置来配置功率门控设置。
对于所图示的示例,功率门控控制模块220还被布置成接收包括例如用于信号处理模块的供应电压234的指示的一个或多个运行参数。用这种方式,当配置功率门控设置时,功率门控控制模块220可以考虑施加到信号处理模块210的供应电压。例如,在接收到低的供应电压的指示之后,例如如当对于信号处理系统不要求高性能时,和/或当较低的功耗为重要的需求时可以配置的那样,功率门控控制模块220可以被布置成对信号处理模块210的至少一部分配置较高的频率功率门控设置。相反,在接收到高的供应电压的指示之后,例如如当对于信号处理系统要求高性能时,和/或当较低的功耗不是重要的需求时可以配置的那样,功率门控控制模块220可以被布置成对信号处理模块210的至少一部分配置较低的频率功率门控设置。以与用于温度指示的方式类似的方式,将理解的是,本发明可以不限于基于接收到的供应电压指示是高还是低来配置功率门控设置。预期到,功率门控控制模块可以被布置成至少部分地基于多个功率供应指示阈值来配置功率门控设置,使得功率门控控制模块可以根据一系列不同的设置来配置功率门控设置。
对于所图示的示例,功率门控控制模块220还被进一步布置成接收包括例如用于信号处理模块的处理负荷236的指示的一个或多个进一步的运行参数。用这种方式,当配置功率门控设置时功率门控控制模块220可以考虑信号处理模块210的至少一部分的工作负荷。例如,在接收到用于信号处理模块210的至少一部分,例如信号处理系统的处理核212、214中的一个的低工作负荷的指示之后,功率门控控制模块220可以被布置成对信号处理模块210的该部分配置较高的频率功率门控设置,以便减小其功耗。相反,在接收到用于信号处理模块210的至少一部分的高工作负荷的指示之后,功率门控控制模块220可以被布置成对信号处理模块210的该部分配置较低的频率功率门控设置以便提高其性能。在一些示例中,本发明可以不限于基于接收到的工作负荷指示是高还是低来配置功率门控设置。例如,功率门控控制模块可以被布置成至少部分地基于多个工作负荷指示阈值来配置功率门控设置,使得功率门控控制模块可以根据一系列不同的设置来配置功率门控设置。
对于所图示的示例,功率门控控制模块220还被进一步布置成接收包括例如一个或多个可配置设置的指示的一个或多个进一步的运行参数。例如,在信号处理模块210上运行的用户和/或应用程序可以能够例如借助于可配置的寄存器(未示出)来配置性能和/或功率设置。用这种方式,当配置功率门控设置时,功率门控控制模块220可以考虑这样的可配置设置。例如,用户和/或应用程序可以配置这样的可配置设置以指示系统性能为优先。因此,在接收到这样的配置设置的指示之后,功率门控控制模块220可以被布置成对信号处理模块210的至少一部分配置较低的频率功率门控设置,以便提高其性能。相反,用户和/或应用程可以配置这样的可配置设置以指示低功耗为优先。因此,在接收到这样的配置设置的指示之后,功率门控控制模块220可以被布置成对信号处理模块210的至少一部分配置较高的频率功率门控设置以便减小其功耗。本发明的示例不限于基于接收到的可配置设置指示涉及性能优先还是功耗优先来配置功率门控设置。例如,功率门控控制模块可以被布置成至少部分地基于多个可配置设置指示来配置功率门控设置,使得功率门控控制模块可以根据一系列不同的可配置设置来配置功率门控设置。
因此,功率门控控制模块220可以被布置成接收例如与以下的相对应的一个或多个运行参数:
(i)诸如温度的一个或多个环境条件;
(ii)诸如电压供应等级和/或工作负荷的一个或多个运行条件;以及
(iii)一个或多个可配置的条件,
以及根据所接收到的运行参数来配置功率门控设置。功率门控控制模块220可以被布置成诸如借助于以比如毫秒或微妙级的循环周期周期性地门控到信号处理系统的一部分的功率供应来配置范围从比如持续的功率供应(即,无门控)到功率门控的任何适当频率的功率门控设置。
对于所图示的示例,功率门控控制模块220包括配置模块222,该配置模块222被布置成接收一个或多个运行参数230,以至少部分地基于所接收到的运行参数230来确定功率门控配置,以及基于所确定的功率门控配置来配置功率门控设置。例如,在简单的实施方式中,配置模块222可以包括组合逻辑,其接收作为输入的运行参数230并且输出基于其的一个或多个功率门控设置。替选地,配置模块222可以包括更复杂的可编程设备,诸如微控制器。对于所图示的示例,配置模块222被布置成借助于将适当的值存储在寄存器224内来配置功率门控设置。图2的功率门控模块220还包括功率控制模块226,该功率控制模块226被布置成读取存储在寄存器224中的功率门控设置,并且应用所读取的功率门控设置。例如,功率控制模块226可以被布置成控制位于在到信号处理模块210的一个或多个功能块的功率供应线路内的一个或多个功率门控元件(未示出),例如晶体管,并且基于所读取的功率门控设置来接通或断开晶体管。
图2的功率门控模块220还被可操作地耦合到信号处理模块210的时钟分配网络240,并且被布置成根据至少一个确定的功率门控设置来对信号处理模块210的至少一部分配置时钟分配网络240。具体地,当功率门控控制模块220将到信号处理模块210的一部分的功率供应配置为门控时,时钟分配网络240可以被配置成也门控与已经对其门控功率供应的信号处理模块210的该部分相对应的时钟分配网络240的各部分。用这种方式,功率不必不必要地浪费在驱动时钟信号上。例如,配置模块222可以被布置成以和用于功率门控设置类似的方式来配置时钟门控设置,并且将这样的时钟门控设置存储在寄存器224内。功率控制模块226然后可以被进一步布置成读取时钟门控设置,以及将所读取的时钟门控设置应用到时钟分配网络240。
对于所图示的示例,信号处理模块210和功率门控模块220位于在单个集成电路设备105上,并且功率门控模块220被布置成根据一个或多个配置的功率门控设置对信号处理核212、214、存储器元件216和/或一个或多个其它的功能逻辑块218中的一个或多个应用功率门控,这样的功能逻辑块仅通过示例的方式包括视频加速器、图形加速器、串行/并行接口等。然而,本发明的其它示例不限于图2中图示的特定实施方式,并且可以使用替选的实施方式来等同地应用以及应用于替选的系统架构。例如,根据本发明的一些示例实施例采用的功率门控模块可以被实现在设置在多个集成电路设备上或者设置在一个或多个替选的结构(例如印刷电路板)上的信号处理系统内。此外,这样的功率门控模块的部件可以分散在不同的集成电路设备或替选的结构上。此外,根据本发明的一些示例实施例采用的功率门控模块可以被实现在包括仅单个信号处理核或任何其它替选的结构性变体的信号处理系统内。
对于上文描述的示例,功率门控模块220已经被描述为配置功率门控设置,并且应用这样的功率门控设置,使得以其周期性地门控功率供应的速率(或频率)可以被配置成根据运行条件等来提供性能与功耗之间的平衡。具体地,对于上述的示例,功率门控模块220已经被描述为配置功率门控设置以便配置门控周期使得功率供应被接通(导通)给定的时段以及切断(不导通)基本上相等的时段,使得有效功率供应工作周期为循环周期的一半。然而,在其它示例中,功率门控模块220可以被布置成配置功率门控设置,并且应用这样的功率门控设置从而功率门控模块220配置门控周期使得有效功率供应工作周期包括不同于循环周期的一半,以及功率门控模块220可以被布置成配置包括一系列不同的功率供应占空比的门控周期。
例如,图3图示了可以通过图2的功率门控模块220配置的第一门控周期300的示例。第一门控周期300包括第一循环周期310和第一功率供应工作周期320(例如功率供应被接通的门控周期的那个部分)。对于第一门控周期300,第一功率供应工作周期320显著地小于第一循环周期310的一半。图3还图示了可以通过功率门控模块220替选地配置的第二门控周期350的示例。如图示,此第二门控周期350包括第二循环周期360和第二功率供应工作周期370。此第二门控周期350包括比第一门控周期300的第一循环周期310长的循环周期360,并且还包括比例上更大的功率供应工作周期370。因此,功率门控模块220不仅能够改变以其来应用门控的循环频率,而且能够改变功率供应可以被接通的每个门控周期内的时间的比例。
现参考图4,图示了用于动态地控制到诸如可以通过图2的功率门控模块220实现的信号处理模块的至少一部分的至少一个功率供应的门控的方法的简化流程图400的示例。方法在410处开始并且移到接收一个或多个运行参数的步骤420。例如,这样的运行参数可以包括环境温度的指示、用于至少一个信号处理模块的至少一部分的供应电压的指示、用于至少一个信号处理模块的至少一部分的处理负荷的指示、可配置设置的指示等。接下来,在步骤430处,基于所接收到的参数来确定功率门控设置,并且然后在步骤440处根据所确定的功率门控设置来配置功率门控设置。对于所图示的示例,还在步骤450处根据所确定的功率门控设置来配置时钟分配设置。然后在步骤460处应用所配置的功率门控设置,并且方法在步骤470处结束。
参考图5,图示了可以适用于支持前述概念的电子设备500的一部分的简化框图的示例。在所图示的示例的上下文中,电子设备500为包括天线502的移动电话听筒。这样,电子设备500包含可操作地耦合到将不在本文中进一步描述的天线502的各种已知的射频部件或电路506。电子设备500还包括信号处理逻辑,其对于所图示的示例来说包括图2的信号处理模块210。来自信号处理逻辑508的输出被提供给包括例如显示器、小键盘、麦克风、扬声器等的适当的用户接口(UI)510。
为了完整性,信号处理逻辑508被耦合到存储器元件516,存储器元件516存储诸如解码/编码功能等的运行机制,并且可以以诸如随机存取存储器(RAM)(易失性)、(非易失性)只读存储器(ROM)、闪速存储器或这些和其它存储器技术的任何组合的各种技术来实现。定时器518通常被耦合到信号处理逻辑508以控制电子设备500内的操作的定时。
信号处理模块210包括功率门控控制模块220,该功率门控控制模块220被布置成控制到信号处理模块210的至少一部分,例如到处理核、存储器元件和/或功能逻辑块中的一个或多个的至少一个功率供应的门控。具体地对于所图示的示例,功率门控控制模块220被布置成:接收一个或多个运行参数;至少部分地基于一个或多个接收到的运行参数来配置至少一个功率门控设置;以及根据至少一个配置的功率门控设置来对信号处理模块210的至少一部分应用功率门控。
本发明还可以被实现在用于运行在计算机系统上的计算机程序中,至少包括用于当在诸如计算机系统的可编程设备上运行时执行根据本发明的方法的步骤或者使可编程设备能够执行根据本发明的设备或系统的功能的代码部分。
计算机程序是诸如特定的应用程序和/或操作系统的指令列表。计算机程序可以例如包括以下中的一个或多个:子例程、函数、过程、对象方法、对象实施方式、可执行的应用、小应用程序(applet)、服务器端小程序(servlet)、源代码、对象代码、共享库/动态加载库和/或设计用于在计算机系统上执行的其它指令序列。
计算机程序可以被内部存储在计算机可读存储介质上,或者经由计算机可读传输介质发送到计算机系统。计算机程序中的全部或一些可以被提供在永久地、可移除地或远程地耦合到信息处理系统的计算机可读介质上。计算机可读介质可以包括(例如并且没有限制)以下中的任何数目:包括盘和带存储介质的磁存储介质;诸如压缩盘介质(例如,CD-ROM、CD-R等)的光存储介质和数字视频盘存储介质;诸如闪速存储器、EEPROM、EPROM、ROM的包括基于半导体存储单元的非易失性存储器存储介质;铁磁数字存储器;MRAM;包括寄存器、缓存器或高速缓存、主存储器、RAM等的易失性存储介质;以及包括计算机网络、对等电信设备的数据传输介质和载波传输介质,仅举几个例子。
计算机进程通常包括执行(运行)程序或程序的一部分、当前程序值以及状态信息,以及由操作系统使用来管理进程的执行的资源。操作系统(OS)是管理计算机的资源的共享并且向程序员提供用来访问那些资源的接口的软件。操作系统处理系统数据和用户输入,并且通过向系统的用户和程序分配且管理作为服务的任务以及内部系统资源来响应。
计算机系统可以例如包括至少一个处理单元、相关联的存储器以及多个输入/输出(I/O)设备。当执行计算机程序时,计算机系统根据计算机程序来处理信息并且经由I/O设备产生作为结果的输出信息。
在前面的说明书中,已经参考本发明的实施例的特定示例对本发明进行了描述。然而,将明显的是在不背离如随附权利要求中所阐述的本发明的更广泛的精神和范围的情况下,可以在其中进行各种修改和改变。
如在本文中描述的连接可以为适合于例如经由中间设备从相应的节点、单元或设备传送信号或将信号传送到相应的节点、单元或设备的任何类型的连接。因此,除非以其它方式暗示或陈述,否则连接可以例如为直接的连接或间接的连接。连接可以被图示或描述为单个连接、多个连接、单向连接或双向连接。然而,不同的实施例可以改变连接的实施方式。例如,可以使用独立的单向连接而不是双向连接,并且反之亦然。同样地,可以用串行地或者以时间复用的方式传送多个信号的单个连接来替代多个连接。同样地,承载多个信号的单个连接可以被分离成承载这些信号的子集的各种不同的连接。因此,存在用于传送信号的许多选项。
尽管已经在示例中描述了电势的特定导电类型或极性,但是将要了解的是,可以颠倒电势的导电类型和极性。
本文中所描述的每个信号都可以被设计为正逻辑或负逻辑。在负逻辑信号的情况下,信号是低电平有效,其中逻辑真状态对应于逻辑电平零。在正逻辑信号的情况下,信号是高电平有效,其中,逻辑真状态对应于逻辑电平一。注意,本文中所描述的信号中的任何一个都能够被设计为负逻辑信号或正逻辑信号。因此,在替选实施例中,被描述为正逻辑信号的那些信号可以被实现为负逻辑信号,并且被描述为负逻辑信号的那些信号可以被实现为正逻辑信号。
此外,当提及将信号、状态位、或者类似设备分别表示为其逻辑真或逻辑假状态时在本文中使用了术语“断言”或“设置”以及“否定”(或“去断言”或“清除”)。如果逻辑真状态是逻辑电平一,则逻辑假状态是逻辑电平零。并且如果逻辑真状态是逻辑电平零,则逻辑假状态是逻辑电平一。
本领域的技术人员将认识到,逻辑块之间的边界仅仅是说明性的并且替选实施例可以合并逻辑块或电路元素或者将功能的替选分解施加在各种逻辑块或电路元素上。因此,要理解的是,本文中描绘的架构仅仅是示例性的,事实上可以实现获得相同功能的许多其他架构。例如,对于图2中图示的示例,功率门控模块220被图示为包括功率控制模块222、226的离散配置。然而应理解的是,功率门控模块220可以使用任何适当的部件和功能的分布来实现。实现相同功能的部件的任何布置被有效地“相关联”使得实现期望的功能。因此,本文中结合以实现特定功能的任何两个部件能够被视为彼此“相关联”使得实现期望的功能,不管架构或中间部件如何。同样地,这样相关联的任何两个部件还能够被视为被彼此“可操作地连接”或“可操作地耦合”以实现期望的功能。
此外,本领域的技术人员将认识到上文描述的操作之间的边界仅仅是说明性的。多个操作可以被结合到单个操作中,单个操作可以被分布在额外的操作中并且操作可以在时间上至少部分地重叠执行。此外,替选实施例可以包括特定操作的多个实例,并且在各种其它实施例中可以改变操作的次序。
而且,例如,在一个实施例中,所图示的示例可以被实现为位于单个集成电路上的或在同一设备内的电路,诸如相对于集成电路设备205的图2中图示的。替选地,示例可以被实现为任何数的单独的集成电路或以适当的方式彼此互连的独立的设备。
而且,例如,诸如以任何适当类型的硬件描述语言,示例或其部分可以被实现为物理电路的软表示或代码表示或可转换成物理电路的逻辑表示的软表示或代码表示。
而且,本发明不限于在非可编程硬件中实现的物理设备或单元,而且还可以应用在能够通过根据适当的程序代码进行操作来执行所期望的设备功能的可编程设备或单元中,诸如在本申请中被共同表示为‘计算机系统’的主机、微型计算机、服务器、工作站、个人计算机、笔记本、个人数字助理、电子游戏、汽车以及其它嵌入式系统、蜂窝电话和各种其它无线设备。
然而,其它修改、变化和替换也是可能的。说明书和图因此将被在说明性的而不是限制性的意义上来考虑。
在权利要求中,放置在括弧之间的任何附图标记均不应该被解释为限制权利要求。词“包括”不排除除了在权利要求中列出的那些之外的其它元素或步骤的存在。另外,如本文中所使用的术语“一”或“一个”被定义为一个或多于一个。而且,在权利要求中使用诸如“至少一个”和“一个或多个”的介绍性短语不应该被解释成暗示通过不定冠词“一”或“一个”的对另一权利要求元素的介绍将包含这样介绍的权利要求元素的任何特定权利要求限制到包含仅一个这样的元素的发明,即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和诸如“一”或“一个”的不定冠词时。同样适用于定冠词的使用。除非以其它的方式规定,否则诸如“第一”和“第二”的术语被用来任意地区别这样的术语描述的元素。因此,这些术语未必旨在指示这样的元素的暂时的或其它优先化。某些手段被记载在相互不同的权利要求中的简单事实不指示这些手段的组合不能够被用来使处于优势。

Claims (10)

1.一种集成电路设备(205),包括至少一个信号处理模块(210)和被布置成控制到所述至少一个信号处理模块(210)的至少一部分的至少一个功率供应的门控的功率门控控制模块(220);
其中,所述功率门控控制模块(220)被布置成:
接收至少一个运行参数(230);
至少部分地基于至少一个所接收到的运行参数(230)来配置所述功率门控控制模块的至少一个功率门控设置;以及
根据至少一个所配置的功率门控设置来对所述至少一个信号处理模块(210)的至少一部分应用功率门控。
2.根据权利要求1所述的集成电路设备(205),其中,所述功率门控控制模块(220)包括状态保留功率门控(SRPG)控制模块,所述状态保留功率门控(SRPG)控制模块被布置成控制到所述至少一个信号处理模块(210)的至少一部分的至少一个功率供应的门控,同时维持到功率被门控的所述至少第一信号处理模块(210)的所述至少一部分的至少一个状态元件的功率供应。
3.根据权利要求1所述的集成电路设备(205),其中,由所述功率门控控制模块(220)接收到的所述至少一个运行参数(230)包括来自由以下组成的组中的至少一个:
环境温度(232)的指示;
用于所述至少一个信号处理模块(210)的至少一部分的供应电压(234)的指示;
用于所述至少一个信号处理模块(210)的至少一部分的处理负荷(236)的指示;以及
可配置设置(238)的指示。
4.根据权利要求3所述的集成电路设备(205),其中,所述功率门控控制模块(220)被布置成接收环境温度(232)的指示,并且进一步被布置成:
在接收到低环境温度的指示之后对所述至少一个信号处理模块(210)的至少一部分配置较低的频率功率门控设置;或者
在接收到高环境温度的指示之后对所述至少一个信号处理模块(210)的至少一部分配置较高的频率功率门控设置。
5.根据权利要求1所述的集成电路设备(205),其中,所述功率门控控制模块(220)进一步被布置成根据至少一个所配置的功率门控设置来对所述至少一个信号处理模块(210)的至少一部分配置时钟分配网络(240)。
6.根据权利要求1所述的集成电路设备(205),其中,所述功率门控模块(220)被布置成根据至少一个所配置的功率门控设置对来自由以下组成的组的至少一个应用功率门控:
至少一个信号处理核(212,214);
存储器元件(216);以及
功能逻辑块(218)。
7.一种信号处理系统(200),包括至少一个信号处理模块(210)和被布置成控制到所述至少一个信号处理模块(210)的至少一部分的至少一个功率供应的门控的功率门控控制模块(220);
其中,所述功率门控控制模块(220)被布置成:
接收至少一个运行参数(230);
至少部分地基于至少一个所接收到的运行参数(230)来配置所述功率门控控制模块的至少一个功率门控设置;以及
根据至少一个所配置的功率门控设置来对所述至少一个信号处理模块(210)的至少一部分应用功率门控。
8.一种包括信号处理(200)的电子设备(500),所述信号处理系统(200)包括至少一个信号处理模块(210)和被布置成控制到所述至少一个信号处理模块(210)的至少一部分的至少一个功率供应的门控的功率门控控制模块(220);
其中,所述功率门控控制模块(220)被布置成:
接收至少一个运行参数(230);
至少部分地基于至少一个所接收到的运行参数(230)来配置所述功率门控控制模块的至少一个功率门控设置;以及
根据至少一个所配置的功率门控设置来对所述至少一个信号处理模块(210)的至少一部分应用功率门控。
9.一种能够控制到至少一个信号处理模块(210)的至少一部分的至少一个功率供应的门控的功率门控控制模块(220),其中,所述功率门控控制模块(220)能够:
接收至少一个运行参数(230);
至少部分地基于至少一个所接收到的运行参数(230)来配置所述功率门控控制模块的至少一个功率门控设置;以及
根据至少一个所配置的功率门控设置来对所述至少一个信号处理模块(210)的至少一部分应用功率门控。
10.一种用于动态地控制到信号处理模块的至少一部分的至少一个功率供应的门控的方法(400),所述方法包括:
接收至少一个运行参数(420);
至少部分地基于至少一个所接收到的运行参数来配置所述功率门控控制模块的至少一个功率门控设置(440);以及
根据至少一个所配置的功率门控设置来对所述信号处理模块的至少一部分应用功率门控(460)。
CN201080065699.XA 2010-03-22 2010-03-22 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法 Expired - Fee Related CN102823143B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2010/051231 WO2011117671A1 (en) 2010-03-22 2010-03-22 Power gating control module, integrated circuit device, signal processing system, electronic device, and method therefor

Publications (2)

Publication Number Publication Date
CN102823143A true CN102823143A (zh) 2012-12-12
CN102823143B CN102823143B (zh) 2015-07-08

Family

ID=44672492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080065699.XA Expired - Fee Related CN102823143B (zh) 2010-03-22 2010-03-22 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法

Country Status (4)

Country Link
US (1) US20130015904A1 (zh)
EP (1) EP2550747A1 (zh)
CN (1) CN102823143B (zh)
WO (1) WO2011117671A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883169A (zh) * 2014-02-28 2015-09-02 凯为公司 用于功率门控芯片器件中的硬件部件的方法和装置
CN105676984A (zh) * 2014-12-09 2016-06-15 宏达国际电子股份有限公司 可携式电子装置以及其电源控制方法
CN109643565A (zh) * 2016-08-30 2019-04-16 美光科技公司 用于功率门控域的温度及工艺角的感测控制的系统、方法及设备
CN112639795A (zh) * 2018-08-28 2021-04-09 微芯片技术股份有限公司 对电子系统设计及相关系统、方法和设备进行时钟门控分析的方法
US11907043B2 (en) 2022-05-25 2024-02-20 Apple Inc. Adaptive wake-up for power conservation in a processor

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108509021B (zh) * 2011-11-21 2021-11-09 英特尔公司 用于性能改善的可重配置图形处理器
US9280190B2 (en) * 2011-12-21 2016-03-08 Intel Corporation Method and systems for energy efficiency and energy conservation including on-off keying for power control
SG11201504939RA (en) 2012-09-03 2015-07-30 Semiconductor Energy Lab Microcontroller
US9804656B2 (en) * 2012-09-29 2017-10-31 Intel Corporation Micro-architectural energy monitor event-assisted temperature sensing
US9703364B2 (en) 2012-09-29 2017-07-11 Intel Corporation Rotational graphics sub-slice and execution unit power down to improve power performance efficiency
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
KR102168987B1 (ko) * 2012-10-17 2020-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로컨트롤러 및 그 제조 방법
KR101979665B1 (ko) * 2012-11-22 2019-05-20 삼성전자 주식회사 구동 상태별 구동 조건 제어 방법 및 이를 지원하는 단말기
US9442849B2 (en) 2012-12-29 2016-09-13 Intel Corporation Apparatus and method for reduced core entry into a power state having a powered down core cache
US9354694B2 (en) * 2013-03-14 2016-05-31 Intel Corporation Controlling processor consumption using on-off keying having a maximum off time
US9898070B2 (en) * 2013-05-14 2018-02-20 Nec Corporation Semiconductor integrated circuit and power supply control method therefor
US9766685B2 (en) * 2013-05-15 2017-09-19 Intel Corporation Controlling power consumption of a processor using interrupt-mediated on-off keying
US10242652B2 (en) 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US9436786B1 (en) * 2014-02-12 2016-09-06 Xilinx, Inc. Method and circuits for superclocking
US9946327B2 (en) 2015-02-19 2018-04-17 Qualcomm Incorporated Thermal mitigation with power duty cycle
US10211833B2 (en) * 2016-09-20 2019-02-19 Altera Corporation Techniques for power control of circuit blocks
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
FR3087973A1 (fr) * 2018-10-25 2020-05-01 Stmicroelectronics (Grenoble 2) Sas Procede de reglage d'une source d'alimentation a decoupage du type abaisseur de tension, et source d'alimentation correspondante
TWI744581B (zh) 2018-12-18 2021-11-01 新唐科技股份有限公司 電子裝置以及供電方法
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030074591A1 (en) * 2001-10-17 2003-04-17 Mcclendon Thomas W. Self adjusting clocks in computer systems that adjust in response to changes in their environment
CN101383622A (zh) * 2007-09-04 2009-03-11 联发科技股份有限公司 具有电力节省功能的电子装置以及控制方法
CN101630287A (zh) * 2008-06-30 2010-01-20 英特尔公司 基于性能的高速缓存管理

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US6078209A (en) * 1998-07-13 2000-06-20 Xilinx, Inc. System and method for controlled performance degradation in electronic circuits
US6909922B2 (en) * 2001-09-10 2005-06-21 Intel Corporation Apparatus, method and computer system for reducing power consumption of a processor or processors upon occurrence of a failure condition affecting the processor or processors
US7206954B2 (en) * 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
US7284137B2 (en) * 2004-06-29 2007-10-16 Intel Corporation System and method for managing power consumption within an integrated circuit
WO2008129362A2 (en) * 2007-04-20 2008-10-30 Freescale Semiconductor, Inc. Device and method for state retention power gating
US8331898B2 (en) * 2007-10-03 2012-12-11 Texas Instruments Incorporated Power-saving receiver circuits, systems and processes
US8421499B2 (en) * 2010-02-15 2013-04-16 Apple Inc. Power switch ramp rate control using programmable connection to switches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030074591A1 (en) * 2001-10-17 2003-04-17 Mcclendon Thomas W. Self adjusting clocks in computer systems that adjust in response to changes in their environment
CN101383622A (zh) * 2007-09-04 2009-03-11 联发科技股份有限公司 具有电力节省功能的电子装置以及控制方法
CN101630287A (zh) * 2008-06-30 2010-01-20 英特尔公司 基于性能的高速缓存管理

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883169A (zh) * 2014-02-28 2015-09-02 凯为公司 用于功率门控芯片器件中的硬件部件的方法和装置
CN104883169B (zh) * 2014-02-28 2018-05-04 凯为公司 用于功率门控芯片器件中的硬件部件的方法和装置
CN105676984A (zh) * 2014-12-09 2016-06-15 宏达国际电子股份有限公司 可携式电子装置以及其电源控制方法
CN105676984B (zh) * 2014-12-09 2019-07-12 宏达国际电子股份有限公司 可携式电子装置以及其电源控制方法
CN109643565A (zh) * 2016-08-30 2019-04-16 美光科技公司 用于功率门控域的温度及工艺角的感测控制的系统、方法及设备
US11581889B2 (en) 2016-08-30 2023-02-14 Micron Technology, Inc. Systems, methods, and apparatuses for temperature and process corner sensitive control of power gated domains
CN112639795A (zh) * 2018-08-28 2021-04-09 微芯片技术股份有限公司 对电子系统设计及相关系统、方法和设备进行时钟门控分析的方法
US11907043B2 (en) 2022-05-25 2024-02-20 Apple Inc. Adaptive wake-up for power conservation in a processor

Also Published As

Publication number Publication date
WO2011117671A1 (en) 2011-09-29
EP2550747A1 (en) 2013-01-30
CN102823143B (zh) 2015-07-08
US20130015904A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
CN102823143A (zh) 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
US9753486B2 (en) Clock gating with an asynchronous wrapper cell
US7529958B2 (en) Programmable power transition counter
RU2321944C2 (ru) Энергонезависимый многопороговый триггер кмоп с управлением утечкой
US8479028B2 (en) Techniques for communications based power management
CN101770279B (zh) 减少处理器电力损耗的方法以及系统
US9141178B2 (en) Device and method for selective reduced power mode in volatile memory units
CN102957403B (zh) 集成电路装置、同步模块、电子装置及相关方法
CN108027636B (zh) 电子装置和管理功率的方法
CN105897242B (zh) 用于减少睡眠状态泄漏电流的电路和方法
EP3062188B1 (en) Multi-supply sequential logic unit
CN101069350B (zh) 使用选择性电源选通来降低功耗的设备和方法
CN106940588A (zh) 最大供给电压选择
US9000804B2 (en) Integrated circuit device comprising clock gating circuitry, electronic device and method for dynamically configuring clock gating
US20140325183A1 (en) Integrated circuit device, asymmetric multi-core processing module, electronic device and method of managing execution of computer program code therefor
US9189438B2 (en) Method and apparatus for dynamic power saving with flexible gating in a cross-bar architecture
US9116701B2 (en) Memory unit, information processing device, and method
US9462556B2 (en) Integrated circuit device, signal processing system, electronic device and method for configuring a signal processing operating mode
US20140115358A1 (en) Integrated circuit device and method for controlling an operating mode of an on-die memory
US11907043B2 (en) Adaptive wake-up for power conservation in a processor
US20120052927A1 (en) System and method for managing mobile device power supply
US10224873B1 (en) Voltage collection bootstrap circuit
CN112380161A (zh) 一种芯片间的通信系统
WO2021055131A1 (en) Low overhead, high bandwidth re-configurable interconnect apparatus and method
KR20070071127A (ko) 전력절약모드 선택회로를 구비한 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708

Termination date: 20210322

CF01 Termination of patent right due to non-payment of annual fee