CN219351510U - 一种电压转换电路 - Google Patents

Abstract

本实用新型实施例公开了一种电压转换电路，该电路包括：被配置为响应于第一时钟信号和高电平的第一使能信号将第一输入电压转换为第一输出电压，并输出第二时钟信号和高电平的第一控制信号的第一电压转换单元；被配置为响应于高电平的第一控制信号输出第二时钟信号的桥式单元；被配置为响应于第二时钟信号和高电平的第二使能信号将第二输入电压转换为第二输出电压，并输出高电平的第二控制信号的第二电压转换单元。通过上述方式，本实用新型实施例能够同时实现并联多个电压转换器来支持更高的电流需求，以及使用多个电压转换器根据需要去配置不同的输出电压和负载，相应的每个电压转换器可以按需求打开或关闭，而不影响其他的电压转换器。

Description

一种电压转换电路

技术领域

本实用新型实施例涉及开关电源领域，特别是涉及一种电压转换电路。

背景技术

电源转换器广泛应用于许多新兴工业领域，例如无人水下航行器(UUV)、数据中心、服务器、交通运输和生命攸关系统。在当今的计算环境中，CPU、FPGA、AS I C甚至外围设备都变得越来越复杂。反过来，他们的电力输送要求也是如此。为了满足更高的要求，多相稳压器在许多计算领域的主板上变得越来越普遍，从笔记本电脑和平板电脑到服务器和以太网交换机。

使用多相转换器主要有两种应用场景，第一种场景是并联N个DC-DC转换器来支持更高的电流需求，第二种场景是使用多个DC-DC转换器根据需要去配置不同的输出电压和负载，相应的每个DC-DC转换器可以按需求打开或关闭，而不影响其他的DC-DC转换器。

我们发现传统的解决方案通常包括一个主转换器和一个或多个从属转换器。主相可以对应于被配置为主的第一设备，并且一个或多个从相可以被配置为从。当主相和从相处于级联配置时，主相产生时钟信号并将信号传递给第二级从属转换器，此从属转换器继续将时钟信号再传递给第三级从属转换器，时钟信号依次逐级传递下去。但传统方案的弊端在于，一旦主级或中间某一级转换器关闭或损坏，整个系统将暂停。

实用新型内容

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种电压转换电路，包括：被配置为响应于第一时钟信号和高电平的第一使能信号将第一输入电压转换为第一输出电压，并输出第二时钟信号和高电平的第一控制信号的第一电压转换单元；被配置为响应于所述高电平的第一控制信号输出所述第二时钟信号的桥式单元；被配置为响应于所述第二时钟信号和高电平的第二使能信号将第二输入电压转换为第二输出电压，并输出高电平的第二控制信号的第二电压转换单元；当所述第一使能信号为低电平，所述第二使能信号为高电平时，所述第一控制信号为低电平，所述桥式单元响应于所述高电平的第二控制信号输出高电平的驱动信号至所述第二电压转换单元，以使所述第二电压转换单元将第二输入电压转换为第二输出电压。

在一些实施例中，所述第一电压转换单元包括第一控制芯片、第一开关管和第二开关管，其中，所述第一控制芯片的电能输入端连接至第一输入电压源，所述第一控制芯片的使能端连接第一使能信号源，所述第一控制芯片的时钟输入端连接至时钟信号源；所述第一开关管的栅极连接至所述第一控制芯片的第一驱动输出端，所述第一开关管的漏极连接至所述第一控制芯片的电能输入端，所述第一开关管的源极连接至所述第一控制芯片的开关控制端和所述第二开关管的漏极形成第一连接点；所述第二开关管的栅极连接至所述第一控制芯片的第二驱动输出端，所述第二开关管的源极接地。

在一些实施例中，所述第一电压转换单元还包括第一电阻、第一电感和第一电容，其中，所述第一电阻的一端连接至所述第一控制芯片的相位配置端，所述第一电阻的另一端接地；所述第一电感的一端连接至所述第一连接点，所述第一电感的另一端连接至所述第一电容的一端，所述第一电容的另一端接地。

在一些实施例中，所述第二电压转换单元包括第二控制芯片、第三开关管和第四开关管，其中，所述第二控制芯片的电能输入端连接至第二输入电压源，所述第二控制芯片的使能端连接第二使能信号源，所述第二控制芯片的时钟输入端连接至时钟信号源；所述第三开关管的栅极连接至所述第二控制芯片的第一驱动输出端，所述第三开关管的漏极连接至所述第二控制芯片的电能输入端，所述第三开关管的源极连接至所述第一控制芯片的开关控制端和所述第四开关管的漏极形成第二连接点；所述第四开关管的栅极连接至所述第二控制芯片的第二驱动输出端，所述第四开关管的源极接地。

在一些实施例中，所述第二电压转换单元还包括第二电阻、第二电感和第二电容，其中，所述第二电阻的一端连接至所述第二控制芯片的相位配置端，所述第二电阻的另一端接地；所述第二电感的一端连接至所述第二连接点，所述第二电感的另一端连接至所述第二电容的一端，所述第一电容的另二端接地。

在一些实施例中，所述桥式单元包括第一三态缓冲器和上拉电阻或第二三态缓冲器，其中，所述第一三态缓冲器的信号输入端连接至所述第一控制芯片的时钟输出端，所述第一三态缓冲器的控制端连接至所述第一控制芯片的稳压输出端，所述第一三态缓冲器的接地端接地；当所述桥式单元包括所述第一三态缓冲器和所述上拉电阻时，所述上拉电阻的一端分别连接至所述第一三态缓冲器的电能输入端和所述第二控制芯片的稳压输出端，所述上拉电阻的另一端分别连接至所述第一三态缓冲器的信号输出端和所述第二控制芯片的时钟输入端。

在一些实施例中，当所述桥式单元包括所述第一三态缓冲器和所述第二三态缓冲器时，所述第二三态缓冲器的控制端分别连接至所述第一三态缓冲器的控制端和所述第一三态缓冲器的电能输入端；所述第二三态缓冲器的信号输入端分别连接至所述第二控制芯片的稳压输出端和所述第二三态缓冲器的电能输入端；所述第二三态缓冲器的信号输出端分别连接至所述第二控制芯片的信号输入端和所述第一三态缓冲器的信号输出端。

在一些实施例中，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为N沟道MOS管。

在一些实施例中，所述第一三态缓冲器为高电平有效的三态缓冲器。

在一些实施例中，所述第二三态缓冲器为低电平有效的三态缓冲器。

本实用新型实施例的有益效果是：区别于现有技术的情况，本实用新型实施例能够同时实现并联多个电压转换器来支持更高的电流需求，以及使用多个电压转换器根据需要去配置不同的输出电压和负载，相应的每个电压转换器可以按需求打开或关闭，而不影响其他的电压转换器。

附图说明

图1是本实用新型实施例提供的一种电压转换电路的结构示意图；

图2是本实用新型实施例提供的一种第一电压转换单元的电路拓扑图；

图3是本实用新型实施例提供的第一种桥式单元的电路拓扑图；

图4是本实用新型实施例提供的第二种桥式单元的电路拓扑图；

图5是本实用新型实施例提供的一种第二电压转换单元的电路拓扑图；

图6是本实用新型实施例提供的一种电压转换电路的电路拓扑图；

图7是本实用新型实施例提供的另一种电压转换电路的电路拓扑图。

具体实施方式

为了便于理解本实用新型，下面结合附图和具体实施例，对本实用新型进行更详细的说明。需要说明的是，当元件被表述“固定于”另一个元件，它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本说明书中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本实用新型。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

为解决上述问题，本申请实施方式提供了一种电压转换电路，其结构示意图如图1所示，该电压转换电路包括第一电压转换单元100、桥式单元200和第二电压转换单元300，其中，

第一电压转换单元100被配置为响应于第一时钟信号和高电平的第一使能信号将第一输入电压转换第一输出电压，并输出第二时钟信号和高电平的第一控制信号。

需要说明的是，第一时钟信号是由外部的时钟信号源输出的，第一使能信号是由外部的第一使能信号源输出的。

桥式单元200被配置为响应于高电平的第一控制信号输出第二时钟信号。

第二电压转换单元300被配置为响应于第二时钟信号和高电平的第二使能信号将第二输入电压转换为第二输出电压，并输出高电平的第二控制信号。

需要说明的是，第二使能信号是由外部的第二使能信号源输出的。

第一电压转换单元100电连接至桥式单元200，桥式单元200电连接至第二电压转换单元300。

当第一使能信号为低电平，第二使能信号为高电平时，第一控制信号为低电平，桥式单元响应于高电平的第二控制信号输出高电平的驱动信号至第二电压转换单元300，以使第二电压转换单元300将第二输入电压转换为第二输出电压。

本申请实施方式提供了一种第一电压转换单元100，其结构示意图如图2所示，该第一电压转换单元包括第一控制芯片U1、第一开关管Q1、第二开关管Q2、第一电阻R1、第一电感L1和第一电容C1，其中，

第一控制芯片U1的电能输入端VI N连接至外部的第一输入电压源，第一控制芯片U1的使能端EN连接外部的第一使能信号源，第一控制芯片U1的时钟输入端CLKI N连接至外部的时钟信号源。

第一开关管Q1的栅极连接至第一控制芯片U1的第一驱动输出端HG，第一开关管Q1的漏极连接至第一控制芯片U1的电能输入端，第一开关管Q1的源极连接至第一控制芯片U1的开关控制端SW和第二开关管Q2的漏极形成第一连接点A。

第二开关管Q2的栅极连接至第一控制芯片U1的第二驱动输出端LG，第二开关管Q2的源极接地。

第一电阻R1的一端连接至第一控制芯片U1的相位配置端PH，第一电阻R1的另一端接地。

第一电感L1的一端连接至第一连接点，第一电感L1的另一端连接至第一电容C1的一端，第一电容C1的另一端接地。

本申请实施方式提供了第一种桥式单元200，其结构示意图如图3所示，该桥式单元200包括第一三态缓冲器U3和上拉电阻R0，其中，

上拉电阻R0的一端连接至第一三态缓冲器U3的电能输入端VCC，上拉电阻R0的另一端连接至第一三态缓冲器U3的信号输出端Y，第一三态缓冲器U3的接地端GND接地。

在本实施例中，第一三态缓冲器为高电平有效的三态缓冲器，其工作逻辑为当其使能端EN接收到高电平的信号时，那么其信号输出端Y则会输出其信号输入端A所接收到的信号；当其使能端EN接收到低电平的信号时，该三态缓冲器会处于高阻抗状态。

本申请实施方式提供了第二种桥式单元200，其结构示意图如图4所示，该桥式单元200包括第一三态缓冲器U3和第二三态缓冲器U4，其中，

第二三态缓冲器U4的控制端分别连接至第一三态缓冲器U3的控制端OE和第一三态缓冲器U3的电能输入端VCC；第一三态缓冲器U3的接地端GND接地。

第二三态缓冲器U4的信号输入端A连接至第二三态缓冲器U4的电能输入端VCC；第二三态缓冲器U4的信号输出端Y连接至第一三态缓冲器U3的信号输出端Y。

在本实施例中，第二三态缓冲器为低电平有效的三态缓冲器，其工作逻辑为当其使能端EN接收到低电平的信号时，那么其信号输出端Y则会输出其信号输入端A所接收到的信号；当其使能端EN接收到高电平的信号时，该三态缓冲器会处于高阻抗状态。

本申请实施方式提供了一种第二电压转换单元300，其结构示意图如图5所示，该第二电压转换单元包括第二控制芯片U2、第三开关管Q3、第四开关管Q4、第二电阻R2、第二电感L2和第二电容C2，其中，

第二控制芯片U2的电能输入端VI N连接至外部的第二输入电压源，第二控制芯片U2的使能端EN连接外部的第二使能信号源。

第三开关管Q3的栅极连接至第二控制芯片U2的第一驱动输出端HG，第三开关管Q3的漏极连接至第二控制芯片U2的电能输入端，第三开关管Q3的源极连接至第二控制芯片U2的控制端SW和第四开关管Q4的漏极形成第二连接点B。

第四开关管Q4的栅极连接至第二控制芯片U2的第二驱动输出端LG，第四开关管Q4的源极接地。

第二电阻R2的一端连接至第二控制芯片U2的相位配置端PH，第二电阻R2的另一端接地。

第二电感L2的一端连接至第一连接点，第二电感L2的另一端连接至第二电容C2的一端，第二电容C2的另一端接地。

基于上述的第一种桥式单元，本申请提供了一种电压转换电路的电路拓扑图，如图6所示，该电压转换电路包括第一控制芯片U1、第一开关管Q1、第二开关管Q2、第一电阻R1、第一电感L1、第一电容C1、第一三态缓冲器U3、上拉电阻R0、第二控制芯片U2、第三开关管Q3、第四开关管Q4、第二电阻R2、第二电感L2和第二电容C2，其中，

第一控制芯片U1的电能输入端VI N连接至外部的第一输入电压源，第一控制芯片U1的使能端EN连接外部的第一使能信号源，第一控制芯片U1的时钟输入端CLKI N连接至外部的时钟信号源。

第一开关管Q1的栅极连接至第一控制芯片U1的第一驱动输出端HG，第一开关管Q1的漏极连接至第一控制芯片U1的电能输入端，第一开关管Q1的源极连接至第一控制芯片U1的开关控制端SW和第二开关管Q2的漏极形成第一连接点A。

第二开关管Q2的栅极连接至第一控制芯片U1的第二驱动输出端LG，第二开关管Q2的源极接地。

第一电阻R1的一端连接至第一控制芯片U1的相位配置端PH，第一电阻R1的另一端接地。

第一电感L1的一端连接至第一连接点，第一电感L1的另一端连接至第一电容C1的一端，第一电容C1的另一端接地。

第一三态缓冲器U3的信号输入端A连接至第一控制芯片U1的时钟输出端CLKOUT，第一三态缓冲器U3的控制端OE连接至第一控制芯片U1的稳压输出端I NTVCC。

上拉电阻R0的一端分别连接至第一三态缓冲器U3的电能输入端VCC和第二控制芯片U2的稳压输出端VCC，上拉电阻R0的另一端分别连接至第一三态缓冲器U3的信号输出端Y和第二控制芯片U2的时钟输入端CLKI N，第一三态缓冲器U3的接地端GND接地。

第二控制芯片U2的电能输入端VI N连接至外部的第二输入电压源，第二控制芯片U2的使能端EN连接外部的第二使能信号源。

第三开关管Q3的栅极连接至第二控制芯片U2的第一驱动输出端HG，第三开关管Q3的漏极连接至第二控制芯片U2的电能输入端，第三开关管Q3的源极连接至第二控制芯片U2的控制端SW和第四开关管Q4的漏极形成第二连接点B。

第四开关管Q4的栅极连接至第二控制芯片U2的第二驱动输出端LG，第四开关管Q4的源极接地。

第二电阻R2的一端连接至第二控制芯片U2的相位配置端PH，第二电阻R2的另一端接地。

第二电感L2的一端连接至第一连接点，第二电感L2的另一端连接至第二电容C2的一端，第二电容C2的另一端接地。

具体工作原理为，当第一电压转换单元100所接收到的第一使能信号和第二电压转换单元300所接收到的第二使能信号均为高电平时，第一电压转换单元100和第二电压转换单元300可同时工作，以实现多相运行。原因为当第一电压转换单元100处于工作状态时，第一三态缓冲器U3的控制端OE接收到第一控制芯片U1的稳压输出端I NTVCC所输出的高电平信号，因此第一三态缓冲器U3的信号输出端Y输出其信号输入端A所接收到的信号，即第一控制芯片U1所输出的第二时钟信号。第二电压转换单元300在接收到第二时钟信号后同样处于工作状态。

当第二电压转换单元300所接收到的第二使能信号为高电平，而第一电压转换单元100所接收到的第一使能信号为低电平时，则第一控制芯片U1的稳压输出端I NTVCC输出低电平信号。因此第一三态缓冲器U3的控制端OE的电平逻辑为低电平，则第一三态缓冲器U3将处于高阻抗状态。而由于上拉电阻R0，第二控制芯片U2的时钟输入端CLKI N将被上拉到其稳压输出端I NTVCC相同的逻辑电平，以确保高电平信号注入到器时钟输入端CLKI N中，使第二电压转换单元300工作。

相反，当第二电压转换单元300所接收到的第二使能信号为低电平，而第一电压转换单元100所接收到的第一使能信号为高电平时，第一控制芯片U1的时钟输入端CLKI N将接收由外部的时钟信号源所输出的时钟信号或者其他外部信号源所输出的高电平信号，从而使得第一电压转换单元100工作在独立输出的模式。

区别于现有技术的情况，本实用新型实施例能够同时实现并联多个电压转换器来支持更高的电流需求，以及使用多个电压转换器根据需要去配置不同的输出电压和负载，相应的每个电压转换器可以按需求打开或关闭，而不影响其他的电压转换器。

基于上述的第二种电压转换电路，本申请提供了另一种电压转换电路的电路拓扑图，如图7所示，该电压转换电路包括第一控制芯片U1、第一开关管Q1、第二开关管Q2、第一电阻R1、第一电感L1、第一电容C1、第一三态缓冲器U3、第二三态缓冲器U4、第二控制芯片U2、第三开关管Q3、第四开关管Q4、第二电阻R2、第二电感L2和第二电容C2，其中，

第一控制芯片U1的电能输入端VI N连接至外部的第一输入电压源，第一控制芯片U1的使能端EN连接外部的第一使能信号源，第一控制芯片U1的时钟输入端CLKI N连接至外部的时钟信号源。

第一开关管Q1的栅极连接至第一控制芯片U1的第一驱动输出端HG，第一开关管Q1的漏极连接至第一控制芯片U1的电能输入端，第一开关管Q1的源极连接至第一控制芯片U1的开关控制端SW和第二开关管Q2的漏极形成第一连接点A。

第二开关管Q2的栅极连接至第一控制芯片U1的第二驱动输出端LG，第二开关管Q2的源极接地。

第一电阻R1的一端连接至第一控制芯片U1的相位配置端PH，第一电阻R1的另一端接地。

第一电感L1的一端连接至第一连接点，第一电感L1的另一端连接至第一电容C1的一端，第一电容C1的另一端接地。

第一三态缓冲器U3的信号输入端A连接至第一控制芯片U1的时钟输出端CLKOUT，第一三态缓冲器U3的控制端OE连接至第一控制芯片U1的稳压输出端INTVCC，第一三态缓冲器U3的接地端GND接地。

第二三态缓冲器U4的控制端

分别连接至第一三态缓冲器U3的控制端和第一三态缓冲器U3的电能输入端VCC，第二三态缓冲器U4的信号输入端A分别连接至第二控制芯片U2的稳压输出端INTVCC和第二三态缓冲器U4的电能输入端VCC，第二三态缓冲器U4的信号输出端Y分别连接至第二控制芯片U2的信号输入端A和第一三态缓冲器U3的信号输出端Y。

第二控制芯片U2的电能输入端VIN连接至外部的第二输入电压源，第二控制芯片U2的使能端EN连接外部的第二使能信号源。

第三开关管Q3的栅极连接至第二控制芯片U2的第一驱动输出端HG，第三开关管Q3的漏极连接至第二控制芯片U2的电能输入端，第三开关管Q3的源极连接至第二控制芯片U2的控制端SW和第四开关管Q4的漏极形成第二连接点B。

第四开关管Q4的栅极连接至第二控制芯片U2的第二驱动输出端LG，第四开关管Q4的源极接地。

第二电阻R2的一端连接至第二控制芯片U2的相位配置端PH，第二电阻R2的另一端接地。

第二电感L2的一端连接至第一连接点，第二电感L2的另一端连接至第二电容C2的一端，第二电容C2的另一端接地。

需要说明的是，本实用新型的说明书及其附图中给出了本实用新型的较佳的实施例，但是，本实用新型可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例，这些实施例不作为对本实用新型内容的额外限制，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。并且，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本实用新型说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种电压转换电路，其特征在于，包括：

被配置为响应于第一时钟信号和高电平的第一使能信号将第一输入电压转换为第一输出电压，并输出第二时钟信号和高电平的第一控制信号的第一电压转换单元；

被配置为响应于所述高电平的第一控制信号输出所述第二时钟信号的桥式单元；

被配置为响应于所述第二时钟信号和高电平的第二使能信号将第二输入电压转换为第二输出电压，并输出高电平的第二控制信号的第二电压转换单元；

当所述第一使能信号为低电平，所述第二使能信号为高电平时，所述第一控制信号为低电平，所述桥式单元响应于所述高电平的第二控制信号输出高电平的驱动信号至所述第二电压转换单元，以使所述第二电压转换单元将第二输入电压转换为第二输出电压。

2.根据权利要求1所述的电路，其特征在于，所述第一电压转换单元包括第一控制芯片、第一开关管和第二开关管，其中，

所述第一控制芯片的电能输入端连接至第一输入电压源，所述第一控制芯片的使能端连接第一使能信号源，所述第一控制芯片的时钟输入端连接至时钟信号源；

所述第一开关管的栅极连接至所述第一控制芯片的第一驱动输出端，所述第一开关管的漏极连接至所述第一控制芯片的电能输入端，所述第一开关管的源极连接至所述第一控制芯片的开关控制端和所述第二开关管的漏极形成第一连接点；

所述第二开关管的栅极连接至所述第一控制芯片的第二驱动输出端，所述第二开关管的源极接地。

3.根据权利要求2所述的电路，其特征在于，所述第一电压转换单元还包括第一电阻、第一电感和第一电容，其中，

所述第一电阻的一端连接至所述第一控制芯片的相位配置端，所述第一电阻的另一端接地；

所述第一电感的一端连接至所述第一连接点，所述第一电感的另一端连接至所述第一电容的一端，所述第一电容的另一端接地。

4.根据权利要求3所述的电路，其特征在于，所述第二电压转换单元包括第二控制芯片、第三开关管和第四开关管，其中，

所述第二控制芯片的电能输入端连接至第二输入电压源，所述第二控制芯片的使能端连接第二使能信号源，所述第二控制芯片的时钟输入端连接至时钟信号源；

所述第三开关管的栅极连接至所述第二控制芯片的第一驱动输出端，所述第三开关管的漏极连接至所述第二控制芯片的电能输入端，所述第三开关管的源极连接至所述第二控制芯片的开关控制端和所述第四开关管的漏极形成第二连接点；

所述第四开关管的栅极连接至所述第二控制芯片的第二驱动输出端，所述第四开关管的源极接地。

5.根据权利要求4所述的电路，其特征在于，所述第二电压转换单元还包括第二电阻、第二电感和第二电容，其中，

所述第二电阻的一端连接至所述第二控制芯片的相位配置端，所述第二电阻的另一端接地；

所述第二电感的一端连接至所述第二连接点，所述第二电感的另一端连接至所述第二电容的一端，所述第一电容的另二端接地。

6.根据权利要求5所述的电路，其特征在于，所述桥式单元包括第一三态缓冲器和上拉电阻或第二三态缓冲器，其中，

所述第一三态缓冲器的信号输入端连接至所述第一控制芯片的时钟输出端，所述第一三态缓冲器的控制端连接至所述第一控制芯片的稳压输出端，所述第一三态缓冲器的接地端接地；

当所述桥式单元包括所述第一三态缓冲器和所述上拉电阻时，所述上拉电阻的一端分别连接至所述第一三态缓冲器的电能输入端和所述第二控制芯片的稳压输出端，所述上拉电阻的另一端分别连接至所述第一三态缓冲器的信号输出端和所述第二控制芯片的时钟输入端。

7.根据权利要求6所述的电路，其特征在于，当所述桥式单元包括所述第一三态缓冲器和所述第二三态缓冲器时，

所述第二三态缓冲器的控制端分别连接至所述第一三态缓冲器的控制端和所述第一三态缓冲器的电能输入端；

所述第二三态缓冲器的信号输入端分别连接至所述第二控制芯片的稳压输出端和所述第二三态缓冲器的电能输入端；

所述第二三态缓冲器的信号输出端分别连接至所述第二控制芯片的信号输入端和所述第一三态缓冲器的信号输出端。

8.根据权利要求4所述的电路，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为N沟道MOS管。

9.根据权利要求6所述的电路，其特征在于，所述第一三态缓冲器为高电平有效的三态缓冲器。

10.根据权利要求7所述的电路，其特征在于，所述第二三态缓冲器为低电平有效的三态缓冲器。

Images