CN105098059A - 异向性磁阻组件及其制造方法 - Google Patents

异向性磁阻组件及其制造方法 Download PDF

Info

Publication number
CN105098059A
CN105098059A CN201410400630.8A CN201410400630A CN105098059A CN 105098059 A CN105098059 A CN 105098059A CN 201410400630 A CN201410400630 A CN 201410400630A CN 105098059 A CN105098059 A CN 105098059A
Authority
CN
China
Prior art keywords
layer
metal
magnetoresistive component
interconnect
anisotropy magnetoresistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410400630.8A
Other languages
English (en)
Inventor
刘富台
李干铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Woo Woo Electronics (cayman) Polytron Technologies Inc
Original Assignee
Voltafield Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Voltafield Technology Corp filed Critical Voltafield Technology Corp
Publication of CN105098059A publication Critical patent/CN105098059A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/096Magnetoresistive devices anisotropic magnetoresistance sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种异向性磁阻组件,其包括基板、内联机结构与磁阻材料层。内联机结构是位于该基板上且包括多个金属内联机层,磁阻材料层是位于该内联机结构上方,其中该多个金属内联机层中的最上层金属内联机层包括一导电性分流结构,此导电性分流结构未经由导电性插塞而与该磁阻材料层实体连接。

Description

异向性磁阻组件及其制造方法
技术领域
本发明涉及一种磁阻组件及其制造方法,尤其是异向性磁阻组件及其制造方法。
背景技术
磁阻组件中所包括的磁阻材料可因应外加磁场强度之变化而改变其电阻值,目前大量地应用于运动产品、汽车、马达、通讯产品中。常见的磁阻材料可依其作用方式的差异以及灵敏度的不同而分为异向性磁阻(anisotropicmagnetoresistance,AMR)、巨磁阻(giantmagnetoresistance,GMR)及穿隧磁阻(tunnelingmagnetoresistance,TMR)等类型。
具体而言,磁阻材料的电阻值会取决于磁阻材料中的电流方向与外加磁场的方向之间的夹角。当电流方向与外加磁场的方向平行时,磁阻材料的电阻值为最大值;当外加磁场的方向偏离电流方向时,磁阻材料的电阻值减小;当电流方向与外加磁场的方向垂直时,磁阻材料的电阻值为最小值。
为了达到较佳的敏感度,一般期望磁阻材料的电阻值对外加磁场的方向的变化有线性的反应。线性的电阻值反应可借由在磁阻材料上形成螺旋状的长条导电结构(barberpole)来达成。此种螺旋状的长条导电结构通常是由铝或金所构成,其延伸方向与磁阻材料的延伸方向约略呈45度,用来分流磁阻材料中的电流并改变电流的流动方向。
磁阻材料与螺旋状长条导电结构的几何形状、相对配置、尺寸、材料不但会影响到磁阻组件的效能也会影响到制程的复杂度。业界中一直期望能有一种磁阻组件及其制造方法能够从简单及低成本的制程制造出效能优化的磁阻组件。
发明内容
本发明的一目的在于提供一种异向性磁阻组件,尤其是由简单及低成本的制造方法所制得的优异磁阻组件。
本发明提供一种异向性磁阻组件,其包括基板、内联机结构与磁阻材料层。内联机结构是位于该基板上且包括多个金属内联机层,磁阻材料层是位于该内联机结构上方,其中该多个金属内联机层中的最上层金属内联机层包括一导电性分流结构,此导电性分流结构未经由导电性插塞而与该磁阻材料层实体连接。
在本发明的一实施例中,该磁阻材料层的上方已无任何金属内联机但可能会设有选择性的重布线层(RDL),该磁阻材料层上设有选择性的硬屏蔽层及护层,该磁阻材料层的正下方可选择性地设有主动组件。
在本发明的一实施例中,该最上层的金属内联机层更包括一焊垫且其是实质上由铜或钨或铝所构成。
在本发明的一实施例中,该多个内联机结构更包括位于该磁阻层下方的设定/重设定、补偿及/或内建自我测试电路。
在本发明的一实施例中,该导电性分流结构与该磁阻层之界面处的高度落差是小于500埃。
在本发明的一实施例中,该导电性分流结构是嵌于一金属层间介电层(Inter-metaldielectriclayer)中且该导电性分流结构的上主要表面与该金属层间介电层之上主要表面之间的段差(kink)是小于100本发明更提供一种异向性磁阻组件的制造方法。在此方法中先提供基板,然后于该基板上方形成内联机结构,该内联机结构包括多个金属内联机层,该多个金属内联机层中最上层的金属内联机层包括一导电性分流结构,最后于该内联机结构上方形成磁阻层以使该磁阻层未经过导电插塞而实体连接该导电性分流结构。
在本发明的一实施例中,该制造方法更包括在形成该磁阻层之前对该最上层的金属内联机层进行选择性的化学机械研磨及/或表面处理及/或退火以增加其平坦度并减少其粗糙程度。
在本发明的一实施例中,该导电性分流结构是经由铜或钨的金属镶嵌制程所形成。
在本发明的另一实施例中,该导电性分流结构是经由图案化铝金属所形成。
在现有的制造流程中,由于先在基板上形成磁阻材料层然后才形成金属内联机层,所有磁阻材料层中的铁、钴、镍等磁性物质会造成后续内联机制程期间机台的金属污染以及影响前段主动组件如晶体管等的表现。除此之外,在现有的制造流程中,由于金属内联机层是在形成磁阻材料层后才形成,形成金属内联机层时所用的制程如沈积、蚀刻或黄光制程等、所用的制程材料如化学前驱物、有机溶剂、光阻、电浆等、所用的制程参数如过高的温度、压力等都有可能会影响到磁阻组件的可靠度。
然而,本发明的磁阻材料层是于所有前段制程(Frontendofline,FEOL)及内联机结构(interconnectstructure)皆完成后才形成,故磁阻材料层中的铁、钴、镍等磁性物质不会污染前段制程及内联机结构制程时所使用的机台。除此之外,由于前段制程及内联机结构制程早在磁阻材料层形成之前便完成,因此前段制程及内联机结构制程期间所使用到的制程、制程材料及制程参数不会对后来才形成的磁阻材料造成影响。
又,本发明控制磁阻材料层与导电性分流结构两者间的界面粗糙程度以及嵌有导电性分流结构的金属层间介电层与导电性分流结构两者间的上表面共平面程度,以在磁阻组件的运作期间得到较佳的电流流动方向与分布,借此得到较佳的磁阻组件效能。
附图说明
图1为根据本发明实施例的异向性磁阻组件的简单示意图。
图1A为图1中的异向性磁阻组件的电流流向示意图。
图2为根据本发明的第一实施例的异向性磁阻组件沿着图1中的切线A-A’所取的横剖面示意图。
图3为根据本发明的第二实施例的异向性磁阻组件沿着图1中的切线A-A’所取的横剖面示意图。
图4为根据本发明的第三实施例的异向性磁阻组件沿着图1中的切线A-A’所取的横剖面示意图。
图5为根据本发明的第四实施例的异向性磁阻组件沿着图1中的切线A-A’所取的横剖面示意图。
图6为图2或图4中磁阻材料层与导电性分流结构的间的界面的放大图。
图7为图5中磁阻材料层与导电性分流结构的间的界面的放大图。
图8为电流在图2-5中的导电性分流结构中的流向示意图。
符号说明
10上部
10*上部
11上部
12上部
20中部
20*中部
21中部
22中部
30下部
30*下部
31下部
32下部
100异向性磁阻组件
1000导电性分流结构
1000*导电性分流结构
1000’导电性分流结构
1000”导电性分流结构
1010导电插塞
1010*连接结构
1400上主要表面
2000磁阻材料层
2100硬屏蔽层
3100电极
3100*电极
3100’电极
3100”电极
3200电极
3200’电极
3200”电极
C接触插塞
D漏极
G闸极
ILD层间介电层
IMD1-IMDx金属层间介电层
M1-Mx金属导线层
S源极
T、T’晶体管
V1-Vx金属插塞层
具体实施方式
下面将详细地说明本发明的较佳实施例,举凡本中所述的组件、组件子部、结构、材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例,此些新的实施例当属本发明的范畴。在阅读了本发明后,熟知此项技术人员当能在不脱离本发明的精神和范围内,对上述的组件、组件子部、结构、材料、配置等作些许的更动与润饰,因此本发明的专利保护范围须视本说明书所附的申请专利范围所界定者为准,且此些更动与润饰当落在本发明的申请专利范围内。
本发明的实施例及图示众多,为了避免混淆,类似的组件是以相同或相似的标号示的;为避免画面过度复杂及混乱,重复的组件仅标示一处,他处则以此类推。图示意在传达本发明的概念及精神,故除非文中特别指出,否则图中所显示的距离、大小、比例、形状、连接关系等皆为示意而非实况,所有能以相同方式达到相同功能或结果的距离、大小、比例、形状、连接关系等皆可视为等效物而采用的。
在本说明书中,【磁阻材料层】是指磁性材料层,尤其指电阻值会随外在磁场变化而改变的离散或连续的单一或多层膜层,其例如包括铁磁材料(ferromagnet)、反铁磁材料(antiferromagnet)、非铁磁性金属材料、穿隧氧化物材料(tunnelingoxide)及上述者的任意组合。在本说明书中,【磁阻材料层】尤其是指异向性磁阻(anisotropicmagnetoresistance,AMR)材料层,尤其是坡莫合金(permalloy)。
在本说明书中,【金属内联机层】是指由导电材料所构成的内联机层,尤其指位于金属层间介电层内由金属图案化制程、单镶嵌制程、双镶嵌制程或其组合所形成的导电绕线结构,其通常包括多个的金属导线层(如第一金属导线层M1、第二金属导线层M2、第三金属导线层M3等)以及多个的金属插塞层(如在垂直方向上介于第一金属导线层M1与第二金属导线层M2的间的第一金属插塞层V1、在垂直方向上介于第二金属导线层M2与第三金属导线层M3之间的第二金属插塞层V2等);由于不同制程的运用与组合,单一金属导线层Mx(x为整数)和其上方或下方的单一金属插塞层可为分开制作但实体连接的各自独立结构或者是整合制作的一体成形结构。
在本说明书中,【主要表面】是指一上表面或一下表面中除去局部粗糙部(如表面突出处(protrusion)及凹陷处(dent))后大部分面积所在的平面。
在本说明书中,重布线层(redistributionlayer,RDL)并非是金属内联机层的一部分,其功能在于将原设计在芯片上的线路接点位置即焊垫(pad)位置,通过晶圆级金属布线制程和凸块制程来改变其接点位置。在本说明书中,所谓的晶圆级金属布线制程,是指在完成了磁阻材料层之后,在基板上涂布一层保护层,再以曝光显影的方式定义新的导线图案,接下来再利用电镀和蚀刻技术制作新的金属导线,以连结原先的铝或钨或铜的焊垫和后续的金焊垫(Aupad)或凸块(bump),达到线路重新分布的目的。
现在请参考图1与图2,图1为根据本发明实施例的异向性磁阻组件100的简单示意图,图2为根据本发明的第一实施例的异向性磁阻组件100沿着图1中的切线A-A’所取的横剖面示意图。在图1中强调异向性磁阻组件100中各个部件的形状及位向,在图2中强调异向性磁阻组件100中各个部件与其它环境组件的相对关系。由图1中可见,可用来感应一方向的外加磁场的强弱的异向性磁阻组件100主要包括磁阻材料层2000、导电性分流结构1000以及电极3100与3200。
长条形的磁阻材料层2000位于基板上方并与基板实质上平行,其具有长、窄的薄板形状但末端不见得需要是平的,末端可以尖缩收敛或呈圆弧形。磁阻材料层2000的材料通常是坡莫合金(permalloy),但合金中的钴、镍、铁的比例可依照磁电阻率变化、机械性、磁线性、翻转场等特性的不同需求而加以调变。磁阻材料层2000的面积、长宽比、膜厚等皆会影响扇区的大小与分布,导致整个磁化过程(magnetizationprocess)受影响而有不同的磁阻组件特性,因此可加以设计以达到期望的效能。一般而言,取决于其应用及效能的要求,磁阻材料层2000的宽度约介于数微米至数十微米之间、长度约介于数十微米至数百微米之间、厚度约介于数百埃至数千埃之间。
导电性分流结构1000是以不平行磁阻材料层2000之长度方向的方式设置在磁阻材料层2000的正下方且与其实体连接,用以在异向性磁阻组件100运作时改变原有磁阻材料层2000内的电流方向,使电流方向与磁阻材料层2000的磁化方向夹一角度,借此增加异向性磁阻组件100的感测灵敏度。导电性分流结构1000为多个条彼此平行的长形导电条,沿着磁阻材料层2000的长度方向自磁阻材料层2000的一侧延伸至另一侧。为了达到最佳化的感测灵敏度,导电性分流结构1000的长度方向与磁阻材料层2000的长度方向之间的夹角约略为45度。然而,本发明不限于长条形的导电性分流结构1000,为了达到不一样的磁阻组件特性或迁就布局的其它考量(如下方的绕线考量)或其它因素,导电性分流结构1000可具有其它形状及/或彼此不平行。类似地,导电性分流结构1000的配置方式不限于自磁阻材料层2000的一侧延伸至另一侧,其沿着长度方向的两末端可延伸不超过磁阻材料层2000的两侧或不到达磁阻材料层2000的两侧。如后文更详细的说明,由于导电性分流结构1000是由金属内联机层中最上层的金属内联机层所构成,故其材料为金属内联机制程中常用的材料,包括但不限制为:铜、钨、铝、钛、氮化钛、钽、氮化钽等。同理,其厚度是与最上层的金属内联机层相同,通常介于数千埃至数微米之间。由于导电性分流结构1000之材料的电阻率比坡莫合金的电阻率低数倍至甚至十倍以上,因此导电性分流结构1000的长度、宽度与数目的多寡会影响到其与磁阻材料层2000的接触面积因而改变整体异向性磁阻组件100的电阻值。若希望异向性磁阻组件100能维持适当的灵敏度,必须要考量到导电性分流结构1000之长度、宽度与数目的选择。
电极3100与3200是分别与磁阻材料层2000的两端电连接或实体连接以利电位V1与V2的施加;借由施加V1与V2之间的电位差,可感测到流过异向性磁阻组件100的电流。或者,借由电极3100与3200施加已知电流,感测电极3100与3200之间的电位差。电极3100与3200的电阻率应该要低于磁阻材料层2000的电阻率,在图2所示的第一实施例中,电极3100与3200为与磁阻材料层2000实体连接的焊垫,其与导电性分流结构1000位于最上层的金属内联机中,因此与导电性分流结构1000具有相同的材料,包括但不限制为:铜、钨、铝、钛、氮化钛、钽、氮化钽等。但本发明不限于此,电极3100与3200可以是与磁阻材料层2000实体连接的内联机,通过同层或其它层的金属内联机绕线而电连接至焊垫。
现在参考图1A,其为图1中的异向性磁阻组件100的电流流向示意图。由于导电性分流结构1000采用导电金属材质,其电阻率小于磁阻材料层2000的电阻率,因此在导电性分流结构1000与磁阻材料层2000实体接触之处,电流路径为电阻率较小的导电性分流结构1000,然而在磁阻材料层2000中(即相邻的导电性分流结构1000之间)导电条500间的最短路径为电流的导通方向;因而磁阻材料层2000与导电性分流结构1000构成至少一电流路径(磁阻材料层2000→导电性分流结构1000→导电性分流结构1000间的磁阻材料层2000(下一导电性分流结构1000.)。
现在参考图2,以了解根据本发明第一实施例的异向性磁阻组件100的各个部件与其它环境组件的相对关系以及其制造方法。在图2中由下至上将整个晶圆分为三个部分:下部30,包括基板、主动组件(在图2中以晶体管T、T’为例)、层间介电层ILD与嵌于层间介电层ILD中的接触插塞C;中部20,包括金属层间介电层IMD1-IMDx-1与大部分的内联机结构(在此实施例中为金属导线层M1-Mx-1及金属插塞层V1-Vx-2等金属内联机层),其中x为大于等于3的整数;上部10,包括金属层间介电层IMDx、剩余的内联机结构(即金属导线层Mx及金属插塞层Vx-1等金属内联机层)、磁阻材料层2000、其上的选择性钝态护层以及选择性的重布线层(RDL,未图示)。
基板可以是半导体基板如硅基板、硅锗基板、III-V基板或玻璃基板或绝缘层上覆硅(SOI)基板或复合基板。在基板上形成晶体管T、T’,晶体管T、T’各自包括闸极G、源极S与漏极D;然而主动组件不限于晶体管,其亦可包括其它多端组件、内存胞及/或由晶体管所构成的各种电路。然后形成层间介电层ILD覆盖晶体管T、T’,层间介电层ILD可以是单层或多层的结构,其材料可包括但不限于:氮化硅、二氧化硅、四乙氧基硅烷(TEOS)的氧化物、无掺杂硅玻璃(USG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、氮氧化硅(SiON)、碳化硅(SiC)、碳氮化硅(SiCN)、旋涂硅玻璃(SOG)、低介电常数材料如应用材料所贩售的黑钻石(BlackdiamondTM)、道氏化学所贩售的SiLKTM等。在层间介电层ILD中形成接触插塞C贯穿层间介电层ILD而使主动组件的端点如晶体管T或T’的闸极G及/或源极S及/或漏极D与上层的内联机结构相连接;接触插塞C通常是由单镶嵌制程所制作,其材料可包括但不限于:多晶硅、钨、铜、钛、氮化钛、钽、氮化钽等。
在图2的实施例中,金属层间介电层IMD1-IMDx与内联机结构即金属导线层M1-Mx及金属插塞层V1-Vx-1等金属内联机层是由镶嵌制程所形成。虽然在图2中省略了一些金属层间介电层以及一些内联机结构,但除了第一金属导线层M1之外,其余者的结构大致上皆与金属导线层Mx-1及金属插塞层Vx-2相同,为导线与插塞整合在一起的一体成形结构。一般而言,第一金属导线层M1(图中未示)为由单镶嵌制程所制作的独立结构,其在适当处与下层的接触插塞层C实体连接并在适当处与上层的第一插塞层V1实体连接。第一金属导线层M1的制作方式例如是:形成一或多种用于金属层间介电层IMD1的介电材料,利用微影及蚀刻等制程在已形成的介电材料中形成沟槽,然后在沟槽中形成选择性的阻障层、黏着层、晶种层,再以电镀或化学沈积制程将低电阻率金属如铜或钨填满沟槽,最后进行化学机械研磨去除多余的低电阻率金属以形成实质上上表面共平面的第一金属导线层M1与金属层间介电层IMD1。金属层间介电层IMD1-IMDx的材料是类似于层间介电层ILD的材料,在此便不赘述。金属导线层Mx-1及金属插塞层Vx-2的制作方式是类似于第一金属导线层M1的制作方式,其差异在于,在金属层间介电层IMDx-1中所形成的沟槽为金属导线层Mx-1及金属插塞层Vx-2两者的图案的组合。
上部10中的金属层间介电层IMDx以及内联机结构即金属导线层Mx(最上层的金属内联机层)与金属插塞层Vx-1的制作方式是与中部20中的金属层间介电层以及内联机结构的制作方式相同,在此便不赘述。不同于其它金属导线层的是,金属导线层Mx(最上层的金属内联机层)包括了焊垫3100、3200以及导电性分流结构1000;经过化学机械研磨制程后,焊垫3100、3200以及导电性分流结构1000的上表面会实质上与金属层间介电层IMDx的上表面共平面并裸露于外。然后,利用溅镀或其它方式在金属层间介电层IMDx与金属导线层Mx(包括焊垫3100、3200以及导电性分流结构1000)上全面性地形成磁阻材料并以微影与蚀刻等制程图案化磁阻材料以形成磁阻材料层2000。最后,在磁阻材料层2000上全面地形成选择性的钝态护层,并以微影与蚀刻制程形成开口裸露焊垫3100、3200等,供后续封装阶段的打线或覆晶凸块连接;或者,在形成开口裸露焊垫3100、3200之后、封装阶段之前,形成选择性的重布线层(RDL),以连结原先的焊垫3100、3200和后续的金焊垫(Aupad)或凸块(bump)。
现在参考图3,其为根据本发明的第二实施例的异向性磁阻组件100沿着图1中的切线A-A’所取的横剖面示意图。为了便于了解异向性磁阻组件100的各个部件与其它环境组件的相对关系以及其制造方法,在图3中亦由下至上将整个晶圆分为三个部分:下部30*、中部20*及上部10*。下部30*的组成与制造方式是与图2中所示的下部30相同,在此不赘述。中部20*与图2中所示的中部20类似,其包括金属层间介电层IMD1-IMDx-1与大部分的内联机结构(在此实施例中为金属导线层M1-Mx-1及金属插塞层V1-Vx-1等金属内联机层),其中x为大于等于3的整数。上部10*是不同于图2中所示的上部10,其包括金属层间介电层IMDx与IMDx+1、剩余的内联机结构(即金属导线层Mx、金属导线层Mx+1与金属插塞层Vx等金属内联机层)、磁阻材料层2000、其上的选择性钝态护层及选择性的重布线层(RDL)。
虽然在图3的实施例中,金属导线层M1-Mx-1是由图案化铝金属及/或其它金属所形成而金属插塞层V1-Vx-1是由单镶嵌制程所形成,但其亦可采用图2中的双镶嵌形式。在图3中省略了一些金属层间介电层以及一些内联机结构,因为所有金属内联机层的结构大致上皆与金属导线层Mx-1及金属插塞层Vx-1相同,可以是导线与插塞分开制作但实体连接的结构或者是导线与插塞一起制作的双镶嵌结构。当导线与插塞分开制作时,第(x-1)金属导线层Mx-1为由图案化铝金属及/或其它金属所制作的独立结构,其在适当处与下层的金属内联机层实体连接并在适当处与上层的金属内联机层实体实体连接。第一金属导线层Mx-1的制作方式例如是:在已形成的金属层间介电层IMDx-2上全面性地形成一层铝及/或其它金属,然后利用微影、蚀刻等制程图案化铝及/或其它金属,再于图案化的铝及/或其它金属上形成金属层间介电层IMDx-1。当导线与插塞分开制作时,金属插塞层Vx-1的制作方式例如是:利用微影、蚀刻等制程在已形成的金属层间介电层IMDx-1中形成沟槽,然后在沟槽中形成选择性的阻障层、黏着层、晶种层,再以电镀、化学沈积制程或溅镀制程将低电阻率金属如铜或钨填满沟槽,最后进行化学机械研磨去除多余的低电阻率金属以形成实质上上表面共平面的金属插塞层Vx-1与金属层间介电层IMDx-1。当导线与插塞一起制作时,其制作方式可参考图2相关的叙述,在此不赘述。金属层间介电层IMD1-IMDx的材料是类似于层间介电层ILD的材料,在此便不赘述。
上部10*中的金属层间介电层IMDx与IMDx+1、内联机结构即金属导线层Mx、金属插塞层Vx与金属导线层Mx+1(最上层的金属内联机层)的制作方式是与中部20*中的金属层间介电层以及内联机结构(导线与插塞分开制作的结构)的制作方式相同,在此便不赘述。不同于其它金属导线层的是,金属导线层Mx包括了焊垫3100*、3200*以及900*。金属导线层Mx的900*可以设置设定/重设定(set/reset)组件、补偿(offset)组件及/或内建自我测试(BIST)线圈。金属插塞层Vx是用以将焊垫3100*与3200*电连接至磁阻材料层2000。金属导线层Mx+1包括了导电性分流结构1000*及用以电连接焊垫3100*、3200*与磁阻材料层2000的导电连接结构1010*;经过化学机械研磨制程后,导电性分流结构1000*及导电连接结构1010*的上表面会实质上与金属层间介电层IMDx+1的上表面共平面并裸露于外。然后,利用溅镀或其它方式在金属层间介电层IMDx+1与金属导线层Mx+1(包括导电性分流结构1000)上全面性地形成磁阻材料并以微影与蚀刻等制程图案化磁阻材料以形成磁阻材料层2000。最后,在磁阻材料层2000上全面地形成选择性的钝态护层,并以微影与蚀刻制程形成开口裸露焊垫3100*、3200*等,供后续封装阶段的打线或覆晶凸块连接;或者,在形成开口裸露焊垫3100*、3200*之后、封装阶段之前,形成选择性的重布线层(RDL),以连结原先的焊垫3100*、3200*和后续的金焊垫(Aupad)或凸块(bump)。
在第二实施例中应注意的是,虽然导电性分流结构1000*是由金属导线层Mx+1所制作,但为了达到较佳的分流效果并使电流在磁阻材料层2000中的分布较均匀,其是由钨金属所制作而非如一般图案化金属导线由铝所制作。在本实施例中,虽然设定/重设定(set/reset)组件、补偿(offset)组件及/或内建自我测试(BIST)线圈是利用金属导线层Mx的结构900*,但其可利用磁阻材料层2000下方的任何其它层金属或插塞来设置。又,在本实施例中,使用铝金属层来作为焊垫3100*与3200*,因此毋需外加其它的金属膜层于其上;倘若如图2的实施例使用铜来作为焊垫层或如图5的实施例使用钨来作为焊垫层,则可能需要另外再沈积一层铝层于焊垫表面,可能会增加制程复杂度。
现在参考图4,其为根据本发明的第三实施例之异向性磁阻组件100沿着图1中的切线A-A’所取的横剖面示意图。为了便于了解异向性磁阻组件100的各个部件与其它环境组件的相对关系以及其制造方法,在图4中也由下至上将整个晶圆分为三个部分:下部31、中部21及上部11。下部31的组成与制造方式是与图2中所示的下部30相同,在此不赘述。中部21与图2中所示的中部20类似,其包括金属层间介电层IMD1-IMDx-1与大部分的内联机结构(在此实施例中为金属导线层M1-Mx-1及金属插塞层V1-Vx-1等金属内联机层),其中x为大于等于3的整数。上部11亦与图2中所示的上部10类似,其包括金属层间介电层IMDx、剩余的内联机结构(即金属导线层Mx及金属插塞层Vx等金属内联机层)、磁阻材料层2000、其上的选择性钝态护层及选择性的重布线层(RDL)。
在图4的实施例中,金属导线层M1-Mx是由图案化铝金属及/或其它金属所形成而金属插塞层V1-Vx-1是由单镶嵌制程所形成。在图4中省略了一些金属层间介电层以及一些内联机结构,因为所有金属内联机层的结构大致上皆与金属导线层Mx-1及金属插塞层Vx-1相同,为导线与插塞分开制作但实体连接的结构。一般而言,第(x-1)金属导线层Mx-1为由图案化铝金属及/或其它金属所制作的独立结构,其在适当处与下层的金属内联机层实体连接并在适当处与上层的金属内联机层实体实体连接。第一金属导线层Mx-1的制作方式例如是:在已形成的金属层间介电层IMDx-2上全面性地形成一层铝及/或其它金属,然后利用微影、蚀刻等制程图案化铝及/或其它金属,再于图案化的铝及/或其它金属上形成金属层间介电层IMDx-1。金属插塞层Vx-1的制作方式例如是:利用微影、蚀刻等制程在已形成的金属层间介电层IMDx-1中形成沟槽,然后在沟槽中形成选择性的阻障层、黏着层、晶种层,再以电镀、化学沈积制程或溅镀制程将低电阻率金属如铜或钨填满沟槽,最后进行化学机械研磨去除多余的低电阻率金属以形成实质上上表面共平面的金属插塞层Vx-1与金属层间介电层IMDx-1。金属层间介电层IMD1-IMDx的材料是类似于层间介电层ILD的材料,在此便不赘述。
上部11中的金属层间介电层IMDx以及内联机结构即金属导线层Mx与金属插塞层Vx(最上层的金属内联机层)的制作方式是与中部21中的金属层间介电层以及内联机结构的制作方式相同,在此便不赘述。不同于其它金属导线层的是,金属导线层Mx包括了焊垫3100’、3200’而金属插塞层Vx(最上层的金属内联机层)包括了导电性分流结构1000’及用以连接焊垫3100’、3200’与磁阻材料层2000的导电插塞1010;经过化学机械研磨制程后,导电性分流结构1000’及导电插塞1010的上表面会实质上与金属层间介电层IMDx之上表面共平面并裸露于外。然后,利用溅镀或其它方式在金属层间介电层IMDx与金属插塞层Vx(包括导电性分流结构1000)上全面性地形成磁阻材料并以微影与蚀刻等制程图案化磁阻材料以形成磁阻材料层2000。最后,在磁阻材料层2000上全面地形成选择性的钝态护层,并以微影与蚀刻制程形成开口裸露焊垫3100’、3200’等,供后续封装阶段的打线或覆晶凸块连接;或者,在形成开口裸露焊垫3100’、3200’之后、封装阶段之前,形成选择性的重布线层(RDL),以连结原先的焊垫3100’、3200’和后续的金焊垫(Aupad)或凸块(bump)。在此应注意的是,虽然导电性分流结构1000’是由金属插塞层Vx所制作,但俯视观之,其形状仍然是图1、2中所示的长条形而非一般金属插塞的圆形或圆角化方形。
现在参考图5,其为根据本发明之第四实施例的异向性磁阻组件100沿着图1中的切线A-A’所取的横剖面示意图。为了便于了解异向性磁阻组件100之各个部件与其它环境组件的相对关系以及其制造方法,在图5中亦由下至上将整个晶圆分为三个部分:下部32、中部22及上部12。下部32的组成与制造方式是与图2、4中所示的下部30、31相同,在此不赘述。中部22的组成与制造方式是与图4中所示的中部21相同,在此便不赘述。上部12包括金属层间介电层IMDx、剩余的内联机结构(即金属导线层Mx)、磁阻材料层2000、其上的选择性钝态护层以及选择性的重布线层(RDL)。
上部12中的金属层间介电层IMDx以及内联机结构即金属导线层Mx(最上层的金属内联机层)的制作方式是与中部22中的金属层间介电层以及金属导线层的制作类似,以下将说明其差异。不同于其它金属导线层的是,金属导线层Mx包括了焊垫3100”、3200”以及导电性分流结构1000”。为了裸露焊垫3100”、3200”以及导电性分流结构1000”的上表面,在图案化铝及/或其它金属而形成金属导线层Mx并在金属导线层Mx上覆盖金属层间介电层IMDx后,进行化学机械研磨制程直到裸露出金属导线层Mx的上表面。然后,如前述实施例2、3在金属层间介电层IMDx与金属导线层Mx(包括导电性分流结构1000”及焊垫3100”、3200”)上形成磁阻材料层2000、选择性的钝态护层,并在护层中形成开口裸露焊垫3100”、3200”等,供后续封装阶段的打线或覆晶凸块连接;或者,在形成开口裸露焊垫3100”、3200”之后、封装阶段之前,形成选择性的重布线层(RDL),以连结原先的焊垫3100”、3200”和后续的金焊垫(Aupad)或凸块(bump)。在此应注意的是,在所有的金属导线层M1-Mx中,基于裸露导电性分流结构1000”以及异向性磁阻组件对于平坦度的需求(后续会有更详细的说明),只有对最上层的金属导线层Mx进行化学机械研磨。
在图2至图5的实施例中,主动组件可设置在焊垫的正下方及/或磁阻材料层的正下方,以妥善地利用空间、减少芯片的尺寸。在图2至图5的实施例中,皆可在磁阻材料层2000的下方配置设置/重设(set/reset)、补偿(offset)及/或内建自我测试(BIST)组件,且此些组件可采用任一金属内联机来制作,亦可利用选择性的重布线层(RDL)来完成。在图2至图5的实施例中,每一金属内联机层皆可选择性地包括多个虚置图案,(dummypatterns)以避免蚀刻及/或化学机械研磨的微负载效应(micro-loadingeffect);所谓的虚置图案是指未和任何主动组件、磁阻组件、电路、被动组件电连接的图案。在图2至图5的实施例中,在金属内联机层的大块金属图案中,可嵌有介电岛状物(dielectricslots),帮助舒缓应力并减少化学机械研磨的浅碟效应(dishingeffect)。
现在请参考图6与图8,图6为图2或图4中磁阻材料层与导电性分流结构之间的界面的放大图,图8为电流在图2-5中的导电性分流结构中的流向示意图。在图6中,导电性分流结构1000、1000*或1000’具有镶嵌结构,嵌于金属层间介电层IMDx或IMDx+1中,而图案化的磁阻材料层2000覆盖于导电性分流结构1000或1000’上。导电性分流结构1000、1000*或1000’是由是由铜或钨等低电阻率金属所构成,其侧壁与底部可被选择性的阻障层及/或晶种层及/或黏着层1100所包覆,其中阻障层与黏着层可包括但不限于钛、氮化钛、钽、氮化钽等,晶种层可以是物理气相沈积所形成之铜薄层。图案化的磁阻材料层2000上尚有选择性的硬屏蔽层2100,用以在图案化磁阻材料层2000时保护磁阻材料并维持其适当形状。由于硬屏蔽层2100只需用来图案化磁阻材料层而毋需用来图案化其它较厚的金属材料如内联机材料,所以硬屏蔽层2100的厚度可小于100埃,如此一来磁阻材料层2000因搭配较薄的硬屏蔽层2100故提升了感测外界磁场变化的灵敏度。
在图2、3或图4中的导电性分流结构1000、1000*或1000’经过化学机械研磨完成后,其上主要表面1400应该要和金属层间介电层IMDx或IMDx+1的上主要表面共平面(齐平),然而实际上,由于导电性分流结构1000、1000*或1000’和金属层间介电层IMDx或IMDx+1间的材质差异或者研磨浆的选择或者研磨参数的选择,两者的上主要表面间会有一段差(Kink)。在本发明中,希望借由研磨浆的选择或者研磨参数的选择来缩小此一段差,将其控制在小于1000埃的程度。
除此之外,由于铝、钨、铜等低电阻率导电材料在经过CMP研磨时会因金属沉积时的条件、CMP研磨条件、或研磨液与金属层之间的电化学作用,使导电分流结构在微观上形成所谓的表面不平整(高低落差,surfaceroughness)1500如刮痕或金属表面腐蚀之金相。请参考图8,当此些表面不平整(高低落差,surfaceroughness)1500存在于导电性分流结构1000、1000*、1000’或1000”中时,磁阻材料层2000的形状也会随表面不平整而成上下起伏,造成磁矩在表面不平整附近局部乱序,无法沿着长轴方向排列整齐,且电流不会在同一水平面流动,而是会顺着不平整的轮廓上下起伏,如此一来电流方向与磁矩方向的夹角就会产生局部混乱情况,而影响磁阻侦测磁场的灵敏度与稳定度,导致异向性磁阻组件的感应误差。在本发明中,希望借着控制金属沉积时的条件、CMP研磨条件、或研磨液与金属层之间的电化学作用来抑制表面不平整(高低落差,surfaceroughness)的形成与减少高度落差的效果,较佳地将上主要表面的高低落差(表面不平整度或粗糙度)控制在小于500埃的程度。
控制上主要表面的高度落差的手段例如包括但不限制为:使用较低温之金属沉积条件,使导电性分流结构之金属结晶较细致;采用具有较低的研磨下压力(polishdownforce)的研磨条件;及/或将化学机械研磨时的氧化剂浓度降低。上述于段之单独使用或任何组合均有减少上主要表面的高度落差的效果。
当导电性分流结构与层间介电层IMDx或IMDx+1的上主要表面的共同上表面愈平坦(意即导电性分流结构与层间介电层IMDx之上主要表面间的段差愈小)且当导电性分流结构愈不粗糙(意即导电性分流结构于上主要表面的高低落差愈小)时,导电性分流结构与磁阻材料2000之间的界面便愈平,电流的流动方向更恒定,磁矩方向也倾向于一致,借此达到较佳的磁阻组件效能。
现在参考图7,图7为图5中磁阻材料层与导电性分流结构之间的界面的放大图。图7对于段差(Kink)以及表面不平整(surfaceroughness)的要求是与图6相同。图7与图6的差异在于,图7中的导电性分流结构1000”是由图案化铝金属及/或其它金属所构成,低电阻率金属如铝金属的侧壁并不会受到选择性阻障层/晶种层/黏着层1200的包覆,选择性阻障层/晶种层/黏着层1200只会位于铝金属的下方。
综上所述,在本发明的异向性磁阻组件中,磁阻材料层是于所有前段制程(Frontendofline,FEOL)及内联机结构(interconnectstructure)皆完成后才形成,故磁阻材料层中的铁、钴、镍等磁性物质不会污染前段制程及内联机结构制程时所使用的机台。除此之外,由于前段制程及内联机结构制程早在磁阻材料层形成之前便完成,因此前段制程及内联机结构制程期间所使用到的制程、制程材料及制程参数不会对后来才形成的磁阻材料造成影响。
又,本发明控制磁阻材料层与导电性分流结构两者间的粗糙程度以及嵌有导电性分流结构之金属层间介电层与导电性分流结构两者间的上表面共平面程度,以在磁阻组件的运作期间得到较佳的电流流动方向与分布,借此得到较佳的磁阻组件效能。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (24)

1.一种异向性磁阻组件,包括:
基板;
内联机结构,位于该基板上且包括多个金属内联机层;
磁阻材料层,位于该内联机结构上方,
其中该多个金属内联机层中最上层的金属内联机层包括一导电性分流结构,此导电性分流结构未经导电性插塞而与该磁阻材料层实体连接。
2.如权利要求1所述的异向性磁阻组件,其中该磁阻材料层的上方已无任何金属内联机。
3.如权利要求1所述的异向性磁阻组件,更包括位于该磁阻材料层上的硬屏蔽层及护层。
4.如权利要求1所述的异向性磁阻组件,其中该最上层的金属内联机层更包括一焊垫。
5.如权利要求1所述的异向性磁阻组件,更包括一与该最上层的金属内联机层不同层的焊垫。
6.如权利要求1所述的异向性磁阻组件,其中该最上层的金属内联机层是实质上由铜或钨或铝所构成。
7.如权利要求1所述的异向性磁阻组件,其中该多个内联机结构更包括位于该磁阻层下方的设定/重设定、补偿及/或内建自我测试电路。
8.如权利要求7所述的异向性磁阻组件,其中更包括一与该设定/重设定、补偿及/或内建自我测试电路同一层的焊垫。
9.如权利要求1所述的异向性磁阻组件,更包括磁阻层上方的重布线层。
10.如权利要求1所述的异向性磁阻组件,该磁阻层是实质上由坡莫合金所构成。
11.如权利要求1所述的异向性磁阻组件,该导电性分流结构与该磁阻层的界面处的高度落差是小于500埃。
12.如权利要求1所述的异向性磁阻组件,该导电性分流结构是嵌于一金属层间介电层中且该导电性分流结构的上主要表面与该金属层间介电层的上主要表面之间的段差是小于1000埃。
13.如权利要求1所述的异向性磁阻组件,其中该多个金属内联机层包括多个金属插塞层与多个金属导线层,该最上层金属内联机层为该多个金属导线层中的一者而非该多个金属插塞层中的一者。
14.如权利要求1所述的异向性磁阻组件,其中该磁阻层的正下方设有主动组件。
15.一种异向性磁阻组件,包括:
基板;
内联机结构,位于该基板上且包括多个金属内联机层;
磁阻材料层,位于该内联机结构上方,
其中该多个金属内联机层中的最上层金属内联机层包括一导电性分流结构,此导电性分流结构与该磁阻材料层实体连接且具有实质相等的上表面与下表面尺寸。
16.一种异向性磁阻组件的制造方法,包括:
提供基板;
于该基板上方形成内联机结构,该内联机结构包括多个金属内联机层,该多个金属内联机层中最上层的金属内联机层包括一导电性分流结构;
于该内联机结构上方形成磁阻层以使该磁阻层未经过导电插塞而实体连接该导电性分流结构。
17.如权利要求16所述的异向性磁阻组件的制造方法,更包括在形成该磁阻层之前对该最上层的金属内联机层进行化学机械研磨。
18.如权利要求17所述的异向性磁阻组件的制造方法,更包括在形成该最上层的金属内联机层时控制下列的制程参数中的至少一者以使金属表面的高低落差小于500埃:金属沉积温度、化学机械研磨液的氧化剂浓度及化学机械研磨的下压力。
19.如权利要求17所述的异向性磁阻组件的制造方法,更包括在形成该最上层的金属内联机层时控制下列的制程参数中的至少一者以使该金属层的上表面与其邻近的介电层的上主要表面之间的段差小于1000埃:金属沉积温度、化学机械研磨液的氧化剂浓度及化学机械研磨的下压力。
20.如权利要求16所述的异向性磁阻组件的制造方法,更包括形成一与该最上层金属内联机不同层的金属焊垫。
21.如权利要求16所述的异向性磁阻组件的制造方法,其中该导电性分流结构是经由金属镶嵌制程所形成。
22.如权利要求16所述的异向性磁阻组件的制造方法,其中该导电性分流结构是实质上由铜或钨所构成。
23.如权利要求16所述的异向性磁阻组件的制造方法,其中该导电性分流结构是经由图案化铝金属所形成。
24.如权利要求20所述的异向性磁阻组件的制造方法,其中该导电性分流结构是经由一图案化的金属结构而与该焊垫电性连结。
CN201410400630.8A 2014-05-22 2014-08-15 异向性磁阻组件及其制造方法 Pending CN105098059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103117948A TWI573301B (zh) 2014-05-22 2014-05-22 異向性磁阻元件及其製造方法
TW103117948 2014-05-22

Publications (1)

Publication Number Publication Date
CN105098059A true CN105098059A (zh) 2015-11-25

Family

ID=51660397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410400630.8A Pending CN105098059A (zh) 2014-05-22 2014-08-15 异向性磁阻组件及其制造方法

Country Status (4)

Country Link
US (1) US20150340594A1 (zh)
EP (1) EP2947472A1 (zh)
CN (1) CN105098059A (zh)
TW (1) TWI573301B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108107383A (zh) * 2017-12-21 2018-06-01 电子科技大学 一种线性各向异性磁阻传感器及其制备方法
CN108604634A (zh) * 2016-02-11 2018-09-28 德克萨斯仪器股份有限公司 集成各向异性磁阻器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122885A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자장치
US10365123B2 (en) 2017-07-21 2019-07-30 Texas Instruments Incorporated Anisotropic magneto-resistive (AMR) angle sensor
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
TWI678820B (zh) * 2018-08-02 2019-12-01 世界先進積體電路股份有限公司 磁阻裝置及其形成方法
CN110838541B (zh) * 2018-08-16 2023-05-05 世界先进积体电路股份有限公司 磁阻装置及其形成方法
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490327A1 (en) * 1990-12-10 1992-06-17 Hitachi, Ltd. Multilayer which shows magnetoresistive effect and magnetoresistive element using the same
JP2008166633A (ja) * 2006-12-26 2008-07-17 Koshin Denki Kk 磁気センサデバイスの製造方法
CN102544351A (zh) * 2010-12-31 2012-07-04 宇能电科技股份有限公司 磁阻传感器及其制造方法
CN102645675A (zh) * 2011-02-22 2012-08-22 宇能电科技股份有限公司 磁阻传感器及其制造方法
CN103033771A (zh) * 2011-09-29 2013-04-10 宇能电科技股份有限公司 磁阻感测元件与磁阻传感器
TW201338149A (zh) * 2012-03-14 2013-09-16 Analog Devices Inc 感測器以及製造感測器的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737156A (en) * 1993-11-08 1998-04-07 Seagate Technology, Inc. Barberpole MR sensor having interleaved permanent magnet and magnetoresistive segments
US7139156B1 (en) * 2002-06-20 2006-11-21 Storage Technology Corporation Non-penetration of periodic structure to PM
EP2472280A3 (en) * 2010-12-31 2013-10-30 Voltafield Technology Corporation Magnetoresistive sensor
JP6186879B2 (ja) * 2013-05-20 2017-08-30 Tdk株式会社 薄膜磁性素子
US9013838B1 (en) * 2013-10-01 2015-04-21 Allegro Microsystems, Llc Anisotropic magnetoresistive (AMR) sensors and techniques for fabricating same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490327A1 (en) * 1990-12-10 1992-06-17 Hitachi, Ltd. Multilayer which shows magnetoresistive effect and magnetoresistive element using the same
JP2008166633A (ja) * 2006-12-26 2008-07-17 Koshin Denki Kk 磁気センサデバイスの製造方法
CN102544351A (zh) * 2010-12-31 2012-07-04 宇能电科技股份有限公司 磁阻传感器及其制造方法
CN102645675A (zh) * 2011-02-22 2012-08-22 宇能电科技股份有限公司 磁阻传感器及其制造方法
CN103033771A (zh) * 2011-09-29 2013-04-10 宇能电科技股份有限公司 磁阻感测元件与磁阻传感器
TW201338149A (zh) * 2012-03-14 2013-09-16 Analog Devices Inc 感測器以及製造感測器的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604634A (zh) * 2016-02-11 2018-09-28 德克萨斯仪器股份有限公司 集成各向异性磁阻器件
CN108107383A (zh) * 2017-12-21 2018-06-01 电子科技大学 一种线性各向异性磁阻传感器及其制备方法

Also Published As

Publication number Publication date
US20150340594A1 (en) 2015-11-26
TWI573301B (zh) 2017-03-01
TW201545387A (zh) 2015-12-01
EP2947472A1 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
CN105098059A (zh) 异向性磁阻组件及其制造方法
US10541362B2 (en) Apparatus and methods for integrating magnetoresistive devices
US7906346B2 (en) Method for manufacturing a magnetic memory device and magnetic memory device
US7885105B2 (en) Magnetic tunnel junction cell including multiple vertical magnetic domains
CN102147452B (zh) 磁场传感器
US10950657B2 (en) Apparatus and methods for integrating magnetoresistive devices
CN1777955B (zh) 与mram器件中磁电子元件上的导电层形成接触的方法
US9030199B2 (en) Magnetoresistance sensor and fabricating method thereof
US8988073B2 (en) Magnetoresistive sensor
CN104078561A (zh) 磁阻器件和用于制造磁阻器件的方法
CN102790170B (zh) 磁阻感测元件及其形成方法
KR20120087079A (ko) 반도체 장치
CN112234139B (zh) 磁阻式随机存取存储器及其制作方法
CN108231615A (zh) 确定集成芯片上的受监测层的特性的方法
CN110459673B (zh) 半导体元件及其制作方法
CN112242483B (zh) 磁阻式随机存取存储器
US20140347047A1 (en) Magnetoresistive sensor
TWI511131B (zh) 磁阻式隨機存取記憶體
CN112768601B (zh) 磁阻式随机存取存储器
CN109256405B (zh) Mram阵列与其的制作方法
CN107078149B (zh) 用于基于mram的磁性设备的电气互连设备
CN113594087B (zh) 半导体元件及其制作方法
TWI814856B (zh) 半導體元件及其製作方法
EP2472280A2 (en) Magnetoresistive sensor
US7264975B1 (en) Metal profile for increased local magnetic fields in MRAM devices and method for making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170718

Address after: 2/ F, Caribbean Plaza, North Tower, 878 West Bay Road, Cayman Islands, Cayman Islands

Applicant after: Woo woo Electronics (Cayman) Polytron Technologies Inc

Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 6 Building 1

Applicant before: Voltafield Technology Corp.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151125

WD01 Invention patent application deemed withdrawn after publication