CN104078561A

CN104078561A - 磁阻器件和用于制造磁阻器件的方法

Info

Publication number: CN104078561A
Application number: CN201410113466.2A
Authority: CN
Inventors: J·齐默; R·拉伯格; S·施密特
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2013-03-26
Filing date: 2014-03-25
Publication date: 2014-10-01
Also published as: DE102014104114A1; US20140291788A1; US20160099405A1; US9240546B2; US9691970B2

Abstract

本发明公开了一种磁阻器件和用于制造磁阻器件的方法。该磁阻器件包括衬底和在衬底之上布置的电绝缘层。磁阻器件还包括在电绝缘层中嵌入的第一自由层和在电绝缘层中嵌入的第二自由层。第一自由层和第二自由层被电绝缘层的一部分分离。

Description

磁阻器件和用于制造磁阻器件的方法

技术领域

本公开涉及磁阻器件。本公开还涉及用于制造磁阻器件的方法。

背景技术

磁阻器件可以基于隧道磁阻（TMR）、巨型磁阻（GMR）、各向异性磁阻（AMR）和其它技术，这些技术可以统称为xMR技术。一些磁阻器件可能需要附加的顶部金属层，这可能造成附加的制造步骤。磁阻器件和用于制造磁阻器件的方法必须不断改进。具体而言，可能希望减少磁阻器件的复杂性并且还希望减少用于制造磁阻器件的成本。

发明内容

根据本发明的一个方面，提供了一种磁阻器件，包括：衬底；在所述衬底之上布置的电绝缘层；在所述电绝缘层中嵌入的第一自由层；以及在所述电绝缘层中嵌入的第二自由层，其中所述第一自由层和所述第二自由层被所述电绝缘层的一部分分离。

根据一种实施方式，所述第一自由层的背离所述衬底的表面和所述第二自由层的背离所述衬底的表面与所述电绝缘层的背离所述衬底的表面齐平。

根据一种实施方式，还包括：在所述第一自由层和所述第二自由层之上布置的层堆叠。

根据一种实施方式，所述层堆叠包括隧道势垒层和参考层，其中在所述第一自由层之上的层堆叠部分与在所述第二自由层之上的层堆叠部分之间的电连接被建立。

根据一种实施方式，还包括：在所述第一自由层和所述层堆叠之间和在所述第二自由层与所述层堆叠之间布置的铁磁界面层。

根据一种实施方式，还包括：在所述第一自由层之上布置的第一隧道势垒层；以及在所述第二自由层之上布置的第二隧道势垒层，其中所述第一隧道势垒层和所述第二隧道势垒层被所述电绝缘层的一部分分离，并且其中所述第一隧道势垒层的背离所述衬底的表面和所述第二隧道势垒层的背离所述衬底的表面与所述电绝缘层的背离所述衬底的表面齐平。

根据一种实施方式，还包括：至少部分经过所述衬底延伸并且电耦合到所述第一自由层的电接触元件。

根据一种实施方式，还包括：在所述第一自由层与所述第二自由层之间嵌入于所述电绝缘层中的第三自由层，其中所述第三自由层通过所述电绝缘层的部分与所述第一自由层和所述第二自由层分离。

根据一种实施方式，所述第一自由层、所述第二自由层和所述电绝缘层中的每层具有在从0.5纳米到50纳米的范围内的厚度。

根据一种实施方式，所述第一自由层和所述第二自由层由相同材料制成。

根据一种实施方式，所述磁阻器件包括串联连接的第一隧道磁阻元件和第二隧道磁阻元件，其中所述第一隧道磁阻元件包括所述第一自由层，并且所述第二隧道磁阻元件包括所述第二自由层。

根据一种实施方式，所述磁阻器件包括串联连接的第一隧道磁阻元件和第二隧道磁阻元件，其中所述第一隧道磁阻元件和所述第二隧道磁阻元件中的每个隧道磁阻元件被配置用于在与平面垂直的电流模式中操作。

根据一种实施方式，所述磁阻器件包括在所述第一自由层与所述第二自由层之间的电流路径。

根据一种实施方式，所述第一自由层和所述第二自由层是巨型磁阻元件或者隧道磁阻元件的自由层。

根据本发明的另一方面，提供了一种用于制造磁阻器件的方法，所述方法包括：提供衬底；在所述衬底之上沉积电绝缘层；在所述电绝缘层中形成第一槽；在所述电绝缘层中形成第二槽，其中所述第一槽与所述第二槽分离；在所述第一槽中沉积第一自由层；并且在所述第二槽中沉积第二自由层。

根据一种实施方式，形成所述第一槽和所述第二槽包括蚀刻所述电绝缘层。

根据一种实施方式，在所述第一槽中沉积所述第一自由层和在所述第二槽中沉积所述第二自由层包括：在所述第一槽中、在所述第二槽中和在所述电绝缘层之上沉积自由层；并且去除在所述电绝缘层之上的所述自由层。

根据一种实施方式，去除在所述电绝缘层之上的所述自由层包括执行化学机械抛光工艺。

根据一种实施方式，提供所述衬底包括向衬底提供用于接触所述第一自由层的第一接触和用于接触所述第二自由层的第二接触。

根据一种实施方式，所述方法被集成在CMOS制造工艺中。

根据本发明的又一方面，提供了一种磁阻器件，包括：电绝缘层；在所述电绝缘层之上布置的第一磁阻层堆叠；在所述电绝缘层之上布置的第二磁阻层堆叠；以及导电层，被嵌入在所述电绝缘层中并且电耦合所述第一磁阻层堆叠和所述第二磁阻层堆叠。

根据一种实施方式，所述电绝缘层的表面与所述导电层的背离所述衬底的表面齐平。

根据一种实施方式，还包括：在所述电绝缘层中嵌入的第二导电层，其中所述第一导电层和所述第二导电层被所述电绝缘层的一部分分离；以及经过所述电绝缘层延伸并且电耦合到所述第二导电层的电接触元件。

根据本发明的又一方面，提供了一种磁阻结构，包括：在电绝缘层的第一开口中的第一自由层；在所述电绝缘层的第二开口中的第二自由层，所述第一自由层和所述第二自由层被所述电绝缘层的电绝缘材料的一部分分离，其中磁阻层堆叠的至少一层在所述电绝缘层上方至少从所述第一开口连续延伸至所述第二开口；以及用于接触所述第一自由层的第一电接触和用于接触所述第二自由层的第二电接触。

根据一种实施方式，所述磁阻结构是隧道磁阻结构，其中隧道磁阻堆叠的至少隧道层在所述电绝缘层上方至少从所述第一开口延伸至所述第二开口。

根据一种实施方式，参考层在所述电绝缘层上方至少从所述第一开口延伸至所述第二开口。

根据一种实施方式，所述磁阻结构电连接到电源，从而所述第一电接触向所述磁阻结构供应电流并且所述第二电接触从所述磁阻结构排出所述电流。

附图说明

附图被包括以提供对各个方面的进一步理解并且被结合于本说明书中而且构成本说明书的一部分。附图图示各个方面并且与说明书一起用于说明各个方面的原理。其它方面和方面的预期优点中的许多优点将容易被理解，因为在它们通过参照以下具体描述而变得更好理解。附图的元件未必相对于彼此按比例。相似附图标记可以表示对应的相似部分。

图1示意地图示TMR堆叠100的截面图。

图2示意地图示根据本公开的磁阻器件200的截面图。

图3A至3F示意地图示根据本公开的用于制造磁阻器件300的方法的截面图。

图4A至4G示意地图示根据本公开的用于制造磁阻器件400的方法的截面图。

图5示意地图示根据本公开的磁阻器件500的截面图。

图6示意地图示根据本公开的磁阻器件600的截面图。

图7示意地图示根据本公开的磁阻器件700的截面图。

图8A示意地图示根据本公开的磁阻器件800A的截面图。

图8B示意地图示根据本公开的磁阻器件800B的俯视图。

图9示意地图示根据本公开的磁阻器件900的截面图。

图10示意地图示根据本公开的磁阻器件1000的截面图。

图11A至11F示意地图示根据本公开的用于制造磁阻器件1100的方法的截面图。

具体实施方式

在以下具体描述中，参照附图，这些附图形成以下具体描述的一部分，并且在附图中通过示例示出其中可以实现本公开的具体方面。就这一点而言，可以参照描述的各图的定向来使用方向术语，比如“顶部”、“底部”、“前”、“后”等。由于描述的器件的部件可以以多个不同定向进行定位，所以方向术语可以用于示例的目的而决非限制。应当理解可以利用其它方面并且可以进行结构或者逻辑改变而未脱离本公开的范围。因此，将不在限制意义上解读以下具体描述，并且本公开的范围由所附权利要求限定。

应当理解本文中描述的各种示例方面的特征除非另有具体指明则可以相互组合。

如在本说明书中运用的那样，术语“耦合”和/或“电耦合”并非意味着元件必须直接耦合在一起。可以在“耦合”或者“电耦合”的元件之间提供居间元件。在本文中使用术语“示例”的程度上，这样的术语旨在于意味着示例而非优选。

图1示意地图示TMR堆叠100的截面图。TMR堆叠100可以包括可以按照图1的示例顺序布置的以下层：种子层1、（天然或者合成）反铁磁层2、固定层（pinned layer）3、耦合层4、参考层5、隧道势垒层6、自由层7和帽层8。

种子层1可以包括Ta、TaN、NiCr和任何其它适当材料中的至少一种材料。种子层1可以电连接到可以提供第一电势（在一个示例中具体为接地）的底部接触（见“接地”）。反铁磁层2可以包括PtMn、IrMn和任何其它适当材料中的至少一种材料，而固定层3可以包含铁磁材料，例如CoFe或者任何其它适当材料。耦合层4可以布置于固定层3之上并且可以例如包括Ru或者任何其它适当材料。参考层5可以包括铁磁材料，例如CoFeB或者任何其它市场材料。另外，自由层7可以包含例如NiFe、CoFe、CoFeB或者任何其它适当材料中的至少一种材料。布置于参考层5与自由层7之间的隧道势垒层6可以例如包括MgO。帽层9可以包括Ta、TaN或者任何其它适当材料并且可以电连接到顶部接触（见“V_DD”）。顶部接触可以提供第二电势，使得可以在一个示例中在底部接触与顶部接触之间施加非零电压V_DD。

反铁磁层2的磁化可以固定，而自由层7的磁化可以被配置用于响应于外部磁场而自由旋转。在实施例中，自由层可以是随着外部磁场改变磁化方向的仅有的层。在实施例中，自由层和参考层的平面内磁化角度可以确定传感器的输出信号。可以通过与反铁磁层2交换耦合来固定固定层3的磁化。固定层3和参考层5可以由耦合层4磁耦合。种子层1和帽层8可以被配置用于分别提供与底部接触和顶部接触的电耦合。

在操作期间，TMR堆叠100可能需要与堆叠层垂直的电流流动以便迫使电流经过隧道势垒层6。可以通过向底部接触和顶部接触施加适当电势来建立这样的电流流动。在图1中，可能的电流I_Barr由在从顶部接触到底部接触的向下方向上的箭头指示。

图2示意地图示根据本公开的磁阻器件200的截面图。磁阻器件200可以包括衬底9和布置于衬底9之上的电绝缘层10。磁阻器件200还可以包括嵌入于电绝缘层10中的第一自由层11A和嵌入于电绝缘层10中的第二自由层11B。第一自由层11A和第二自由层11B可以被电绝缘层10分离。注意以下描述与磁阻器件200相似的更具体磁阻器件以及用于制造这样的磁阻器件的方法。

图3A至3F示意地图示根据本公开的用于制造磁阻器件300的方法的截面图。在第一动作（见图3A）中，可以提供衬底9。在第二动作（见图3B）中，可以在衬底9之上沉积电绝缘层10。在第三动作（见图3C）中，可以在电绝缘层10中形成第一槽12A。在第四动作（见图3D）中，可以在电绝缘层10中形成第二槽12B，其中第一槽12A可以与第二槽12B分离。在第五动作（见图3E）中，可以在第一槽12A中沉积第一自由层11A。在第六动作（见图3F）中，可以在第二槽12B中沉积第二自由层11B。获得的磁阻器件300可以与图2的磁阻器件200相似。注意结合图4A至4G描述与具体说明的方法相似的更具体方法。

图4A至4G示意地图示根据本公开的用于制造磁阻器件400的方法的截面图。例如可以以互补金属氧化物半导体（CMOS）制造工艺来集成具体说明的方法动作中的至少一个方法动作。制造的磁阻器件400可以视为磁阻器件200和300的实现方式，从而以下描述的磁阻器件400的细节可以类似地应用于磁阻器件200和300。在一个示例中，磁阻器件400可以被配置用于作为TMR器件操作。然而也可以运用描述的方法用于制造可以基于其它xMR效应的磁阻器件。图4A至4G中所示方法可以视为图3A至3F中所示方法的实现方式。以下描述的制造方法的细节因此可以类似地应用于图3A至3F的方法。

在图4A中，可以提供衬底9。衬底9可以由电绝缘材料（例如氧化硅（SiO₂）、氮化硅（Si₃N₄）和任何其它适当材料中的至少一种材料）制成或者可以包括该电绝缘材料。

在图4B中，可以通过应用适当技术（例如蚀刻、激光钻孔等）在衬底9中形成通孔。通孔可以从衬底9的上主表面延伸至衬底9的下主表面。通孔中的每个通孔可以由导电材料填充，从而可以形成第一电接触13A和第二电接触13B。电接触13A、13B中的每个电接触可以被配置用于在相应通孔的位置处在衬底9的上主表面与衬底9的下表面之间提供电连接。具体而言，电接触13A、13B可以至少部分经过衬底9延伸并且可以被配置用于提供在将在后续工艺步骤中形成的自由层与可以例如布置于衬底9下面的布线结构（未图示）之间的电连接。任何适当导电材料可以用于制造电接触13A、13B，例如金属（例如Cu、W、Al）和/或金属合金。

在图4C中，可以在衬底9之上沉积电绝缘层或者电介质层10。电介质层10可以包括氮化物（例如氮化硅）、氧化物（例如氧化硅）和任何其它适当材料中的至少一种材料。任何适当技术可以用来形成电介质层10，例如等离子体沉积工艺、层压、印刷、点胶、旋涂等。具体而言，电介质层10可以完全覆盖衬底9的上表面并且可以之后在其上被构造。电介质层10的厚度可以落在从约0.5纳米到约50纳米的范围内，更具体地落在从约2纳米到约20纳米的范围内。电介质层10的厚度可以基本上等于之后将形成的一个或者多个自由层的希望的厚度。

在图4D中，可以在电介质层10中形成第一槽12A和第二槽12B。这里可以在电接触13A、13B的位置处打开电介质层10，从而可以暴露电接触13A、13B。例如每个槽12A、12B可以具有落在从约100纳米到约300纳米的范围内的最大宽度。可以选择槽12A、12B的形状或者覆盖区以优化之后将在槽12A、12B中布置的自由层的磁性质。针对将制造的角度感测磁阻器件的情况，槽12A、12B可以例如具有圆形形状。可以运用任何适当技术用于形成槽12A、12B，例如可以基于光刻、蚀刻（例如湿法蚀刻、等离子体蚀刻）等的技术。

在图4E中，可以在第一槽12A中、在第二槽12B中和在电介质层10之上沉积自由层系统11。自由层系统11可以包括自由层，该自由层可以例如包括NiFe、CoFe、CoFeB或者任何其它适当材料。此外，自由层系统11可以包括种子层和可选的附加功能层。自由层系统11的厚度可以具体取决于电介质层10的厚度并且因此取决于槽12A、12B的深度。具体而言，可以选择自由层系统11的厚度，从而槽12A、12B可以利用自由层系统11完全填充。任何适当技术可以用于形成自由层系统11，例如层压、镀制、CVD（化学气相沉积）、PVD（物理气相沉积）等。

在图4F中，可以去除自由层系统11的在电介质层10之上布置的部分，从而仅槽12A、12B可以保持由自由层系统11材料填充。这样，可以分别在第一槽12A和第二槽12B中形成第一自由层11A和第二自由层11B。第一自由层11A和第二自由层11B的厚度可以取决于更早沉积的电介质层10的厚度并且可以分别落在从约0.5纳米到约50纳米的范围内，更具体地落在从约2纳米到约20纳米的范围内。第一自由层11A可以电接触第一电接触13A，而第二自由层11B可以电接触第二电接触13B。就这一点而言，将注意图4F中的电接触13A、13B的布置为示例特性。在另一示例中，电接触13A、13B中的至少一个电接触可以被可以提供在相应自由层与衬底9的侧表面之间的电连接的电接触替换。

任何适当技术可以用来去除自由层系统11的部分，具体为CMP（化学机械抛光）工艺。在后一种情况下，电介质层10的厚度可以确定第一自由层11A和第二自由层11B的厚度，因为CMP工艺可以具体在电介质层10上停止。在去除自由层系统11的部分之后，第一自由层11A的背离衬底9的表面和第二自由层11B的背离衬底9的表面可以与电介质层10的背离衬底9的表面齐平。

由于第一自由层11A和第二自由层11B二者可以由自由层系统11形成，所以第一自由层11A和第二自由层11B可以由相同材料制成。在另一示例中，第一自由层11A的材料可以不同于第二自由层11B的材料。在这一情况下，可以两次执行结合图4E和4F描述的方法步骤，其中不同材料可以用于形成自由层11A和11B。

在图4G中，可以在第一自由层11A、第二自由层11B和电介质层10之上形成层堆叠14。层堆叠14可以包括已经结合图1具体说明的一层或者多层。结合图1进行的论述因此也可以对于图4G成立。例如可以在自由层11A、11B和电介质层10之上布置隧道势垒层。另外，可以在隧道势垒层之上布置参考系统，其中参考系统可以按照具体说明的顺序包括以下层中的至少一层：参考层、耦合层、固定层、反铁磁层和帽层。可以通过蚀刻工艺（比如化学蚀刻、等离子体蚀刻、溅射蚀刻等）构造层堆叠114。在一个示例中，层堆叠14可以具有从约5纳米到约100纳米的厚度。

在获得的磁阻器件400的操作期间，可以向电接触13A、13B施加电势，从而电流I_Barr可以沿着在第一自由层11A与第二自由层11B之间的电流路径流动。在图4G中，示例电流路径由箭头指示。也就是说，可以建立在第一自由层11A和第二自由层11B之上的层堆叠部分之间的电连接。这里可以迫使全部电流I_Barr经过隧道势垒层，这可以造成最大的可用CPP（与平面垂直的电流）TMR效应高度。也可以通过选择隧道势垒层电阻和隧道势垒层面积的组合来设计这样形成的TMR元件的电阻。针对TMR元件的情况，层堆叠14也可以称为TMR参考层堆叠。

注意磁阻器件400可以例如视为如下磁阻结构，该磁阻结构包括串联连接的两个磁独立的TMR元件，其中串联连接的TMR元件中的每个TMR元件可以包括与图1的TMR堆叠100相似的结构。第一TMR元件可以包括第一自由层11A，而第二TMR元件可以包括第二自由层11B。第一TMR元件和第二TMR元件中的每个TMR元件可以被配置用于在CPP模式中操作。注意磁阻器件400无需从上方的电接触。实际上，呈现的方法适合于制造如下TMR元件，该TMR元件可以提供电CIP（平面内电流）配置，该电CIP配置具有仅从一侧的接触，但是在CPP配置中工作。还将注意磁阻器件400的所得结构可以可用于光学方法、例如用于热处理的激光器。

理解可以通过执行相似方法来制造具有与磁阻器件400相似的功能的更多磁阻器件。在一个示例中，可以通过在第一槽11A中形成包括参考系统的第一层堆叠、在第二槽11B中形成包括参考系统的第二层堆叠并且在形成的第一层堆叠和形成的第二层堆叠上方形成势垒层和自由层来实现相似功能。

还理解磁阻器件400可以包括一个或者多个更多部件（未图示）。例如磁阻器件400还可以包括可以例如在衬底9的下主表面下面布置的布线结构。这样的布线结构可以被配置用于提供在电接触13A、13B之间的电连接和可以在操作期间使用磁阻器件400的外部应用。

图5至7示意地图示根据本公开的磁阻器件500至700的截面图。磁阻器件500至700中的每个磁阻器件可以与磁阻器件400相似，从而结合图4A至4G进行的论述也可以对于图5至7中的每幅图成立。具体而言，可以基于至少部分与结合图4A至4G描述的方法相似的方法制造图5至7的磁阻器件500至700。

图5的磁阻器件5可以包括衬底9和电接触13A至13D，每个电接触可以从衬底9的上主表面延伸至衬底9的下主表面。可以在衬底9之上布置电介质层10，其中可以在电介质层10中嵌入第一自由层11A、第二自由层11B、第三自由层11C和第四自由层11D。自由层11A至11D的背离衬底9的表面可以与电介质层10的背离衬底9的表面齐平。可以在衬底9的下主表面上布置电连接15。电连接15可以提供在第二自由层11B与第三自由层11C之间的电耦合。例如电连接15可以是布线结构的在衬底9的下主表面下面布置的部分。

磁阻器件500可以被配置用于作为TMR器件操作。具体而言，磁阻器件500可以视为经由电连接15串联连接的第一TMR元件和第二TMR元件，其中第一和第二TMR元件中的每个TMR元件可以与图4G的磁阻器件400相似。具体而言，可以标识第一TMR元件包括第一自由层11A和第二自由层11B，而可以标识第二TMR元件包括第三自由层11C和第四自由层11D。注意可以设计包括串联连接的偶数数目（例如两个、四个、六个等）TMR器件的相似磁阻器件，其中串联连接的器件中的每个器件可以与图4G的磁阻器件400相似。

在磁阻器件500的操作期间，可以向电接触13A和13D施加电势，从而电流可以沿着经过磁阻器件500的电流路径流动。具体而言，电流可以经由层堆叠14从第一自由层11A流向第二自由层11B、经由电连接15从第二自由层11B流向第三自由层11C并且经由层堆叠14从第三自由层11C流向第四自由层11D。

图6的磁阻器件600可以被配置用于作为TMR器件操作。回顾图4G，磁阻器件400可以包括在层堆叠14中包括的隧道势垒层。与图4G对照，图6的磁阻器件600可以包括在第一槽12A中布置于第一自由层11A之上的第一隧道势垒层6A和在第二槽12B中布置于第二自由层11B之上的第二隧道势垒层6B。因此，与图4G的层堆叠14对照，磁阻器件600的层堆叠14’未必包括隧道势垒层。可以已经通过如结合图4F描述的CMP工艺图案化隧道势垒层6A和6B中的每个隧道势垒层，从而第一隧道势垒层6A的背离衬底9的表面和第二隧道势垒层6B的背离衬底9的表面可以与电介质层10的背离衬底9的表面齐平。

图7的磁阻器件700可以被配置用于作为TMR器件操作。与图4G的磁阻器件400对照，磁阻器件700可以包括可以在第一自由层11A与层堆叠14之间以及在第二自由层11B与层堆叠14之间布置的附加铁磁界面层16。具体而言，可以在第一自由层11A与在层堆叠14中包括的隧道势垒层6之间以及在第二自由层11B与隧道势垒层6之间布置铁磁界面层16。铁磁界面层16可以例如包括CoFe、CoFeB和任何其它适当材料中的至少一种材料。可以选择铁磁界面层16的厚度，从而对外部场的磁响应可以由在槽12A、12B中布置的自由层11A、11B的材料定义。因此，铁磁界面层16的厚度可以小于自由层11A、11B的厚度。注意铁磁界面层16可以是磁隧道结的功能所希望的，因为它允许形成隧道势垒的干净界面。可以在铁磁界面层16内流动的小旁路电流与纯CPP信号比较可能造成TMR信号的略微退化。

图8A示意地图示根据本公开的磁阻器件800A的截面图。例如磁阻器件800A可以被配置用于作为GMR器件操作。可以具体基于结合图4A至4G具体说明的方法步骤中的至少一个方法步骤制造磁阻器件800A。对应论述因此也可以对于图8A成立。图8A中所示器件800A提供具有任何尺寸和形状的一个或者多个自由层元件这样的益处。

磁阻器件800A可以包括衬底和电接触13A、13B，每个电接触可以从衬底9的上主表面延伸至衬底9的下主表面。可以在衬底9之上布置电介质层10，其中可以在电介质层10中嵌入第一自由层11A、第二自由层11B和第三自由层11C。各自背离衬底9的第一自由层11A的表面、第二自由层11B的表面和第三自由层11C的表面可以与电介质层10的背离衬底9的表面齐平。可以经由第一电接触13A从衬底9的下主表面电接触第一自由层11A，而可以经由第二电接触13B电接触第二自由层11B。磁阻器件800A还可以包括在三个自由层11A至11C和电介质层10中的每层之上布置的层堆叠14。具体而言，层堆叠14可以被配置用于提供GMR效应，从而它也可以称为GMR参考层堆叠。

在磁阻器件800A的操作期间，可以向电接触13A、13B施加电势，从而电流可以沿着经过磁阻器件800A的电流路径流动。具体而言，电流可以经由层堆叠14分别从第一自由层11A流向第二自由层11B和第三自由层11C。此外，电流可以经由层堆叠14从第三自由层11C流向第二自由层11B。因此，GMR参考层堆叠14可以提供在邻近（磁独立）自由层元件11A到11C之间的电连接。图8A的布置与集成方案比较可以更合乎需要，在该集成方案中，在GMR元件之间的连接可以由可以借助过孔与GMR层接触的金属层提供。

图8B示意地图示根据本公开的磁阻器件800B的俯视图。器件800B可以与图8A的器件800A相似，从而结合图8A进行的论述也可以对于图8B成立。注意图8B出于示例目的而未必示出器件800B的所有部件。例如图8B未明确地图示与图8A的层堆叠14相似的层堆叠，即使器件800B可以包括这样的层堆叠。

器件800B可以包括与图8A的器件800A相似的部件。器件800B可以包括电介质层10和可以在电介质层10中嵌入的多个磁活跃自由层区域11。多个自由层元件可以如图8B中所示具有多种几何形状和尺寸。可以如已经结合前图描述的那样经由第一电接触区域13A和第二电接触区域13B接触自由层区域11。器件800B还可以包括第一布线结构21A和第二布线结构21B，这些布线结构可以被配置用于提供与其它电路元件的电连接和可以在操作期间使用磁阻器件800B的外部应用。

实施例（比如根据图8A和8B的布置）的优点可以是可以由于避免分离的接触区域而获得关于自由层元件的尺寸和形状而言的增强的自由程度。实施例的又一优点可以是可以实现增强的接触可靠性，因为在自由层上的层堆叠与分离的其它连接方案比较可以充当用于自由层元件的电连接。在实施例中，多个自由层元件可以如图8B中所示具有多种几何形状和尺寸。在自由层元件形成的两个接触区域之间布置多个元件，这些自由层元件仅作用于与布线电接触。新构思允许任何可能定向，例如为具有不同定向的椭圆或者圆形或者条形结构。自由层结构的横向尺度可以在一个实施例中在50nm与50μm（微米）之间的范围内变化。在又一实施例中，范围可以在100nm与10μm（微米）之间变化。利用以上范围，可以提供平坦表面，并且可以避免形成不均匀厚度，而仍然可以在以上范围内影响预期磁性质。尺寸大于以上范围的元件容易在中心被化学机械抛光处理打薄太多。

图9示意地图示根据本公开的磁阻结构900的截面图。磁阻结构900可以与根据本公开的先前具体说明的器件相似，从而进行的先前论述也可以对于图9成立。此外，结合图4A至4G描述的方法步骤中的至少一个方法步骤可以用于制造磁阻结构900。

磁阻结构900可以包括在电绝缘层17的第一开口12A中的第一自由层11A和在电绝缘层17的第二开口12B中的第二自由层11B。第一自由层11A和第二自由层11B可以被电绝缘层17的电绝缘材料分离。磁阻层堆叠14的至少一层可以在电绝缘层17上方至少从第一开口12A连续延伸至第二开口12B。磁阻结构900还可以包括用于接触第一自由层11A的第一电接触13A和用于接触第二自由层11B的第二电接触13B。

在一个示例中，磁阻结构900可以是TMR结构，其中TMR堆叠的至少隧道层在电绝缘层17上方至少从第一开口12A连续延伸至第二开口12B。

在一个示例中，参考层可以在电绝缘层17上方至少从第一开口12A延伸至第二开口12B。

在一个示例中，磁阻结构900可以电连接到电源，从而第一电接触13A可以向磁阻结构900供应电流并且第二电接触13B可以从磁阻结构900排出电流。

在一个示例中，第一自由层11A和第二自由层11B中的至少一个自由层可以无横向蚀刻表面。

图10示意地图示根据本公开的磁阻器件1000的截面图。磁阻器件1000可以包括电绝缘层18、在电绝缘层18之上布置的第一磁阻层堆叠14A和在电绝缘层18之上布置的第二磁阻层堆叠14B。磁阻器件1000还可以包括在电绝缘层18中嵌入的并且电耦合第一磁阻层堆叠14A和第二磁阻层堆叠14B的导电层20。注意结合图11A至11F描述与磁阻器件1000相似的更具体器件。

图11A至11F示意地图示根据本公开的用于制造磁阻器件1100的截面图。制造的磁阻器件1100可以视为磁阻器件1000的实现方式，从而以下描述的磁阻器件1100的细节可以类似地应用于磁阻器件1000。

在图11A中，可以提供电绝缘层18。例如电绝缘层18可以由由氧化硅（SiO₂）、氮化硅（Si₃N₄）和任何其它适当材料中的至少一种材料制成或者可以包括该材料。

在图11B中，可以构造电绝缘层18，从而可以形成第一槽12A、第二槽12B和第三槽12C。此外，可以提供从第一槽12A的底部延伸至电绝缘层18的下主表面的第一通孔19A和从第二槽12B的底部延伸至电绝缘层18的下主表面的第二通孔19B。可以运用任何适当技术用于以具体说明的方式构造电绝缘层18。具体而言，结合图4B和4D进行的论述也可以对于图11B成立。

在图11C中，通孔19A和19B中的每个通孔可以由导电材料填充，从而可以形成电接触13A和13B。就这一点而言，结合图4B进行的论述也可以对于图11C成立。

此外，可以在第一槽12A、第二槽12B和第三槽12C中以及在电绝缘层18之上沉积导电材料20。任何希望的金属（例如Al、Cu、Ni、Sn、Au、Ag、Pt、Pd中的至少一种金属和这些技术中的一种或者多种金属的合金）可以用作导电材料20。导电材料20无需同质或者由仅一种材料制造。在导电材料20中包括的材料的各种组成和浓度可以是可能的。例如导电材料20可以是以覆盖一定区域的层的形式。具体而言，导电材料20可以完全覆盖电绝缘层18的上表面并且可以稍后被构造。

在图11D中，可以去除导电材料20的在电绝缘层18之上布置的部分。此后，槽12A至12C中的每个槽可以保持分别由导电材料20的部分20A至20C填充。注意去除导电材料20的部分可以与如结合图4F描述的那样去除自由层系统11的部分相似。对应论述因此也可以对于图11D成立。在去除导电材料20的部分之后，第一部分20A的上表面可以与电绝缘层18的上表面齐平。相似地，第二部分20B和第三部分20C的上表面可以分别与电绝缘层18的上表面齐平。

在图11E中，可以形成第一层堆叠14A以在电绝缘层18上方从第一部分20A连续延伸至第三部分20C。例如第一层堆叠14A可以包括如例如结合图4G描述的TMR层堆叠或者如例如结合图8A描述的GMR层。在另一示例中，第一层堆叠14A可以被配置用于充当AMR层堆叠。以相似方式，可以形成第二层堆叠14B以在电绝缘层18上方从第二部分20B向第三部分20C延伸。结合第一层堆叠14A进行的论述也可以对于第二层堆叠14B成立。

磁阻器件1100可以被配置用于基于AMR效应、GMR效应和TMR效应中的至少一种效应操作。导电材料的第三部分20C可以被配置用于电连接第一层堆叠14A和第二层堆叠14B。因此，可以省略经过电绝缘层18延伸的附加电连接（例如过孔）。此外，部分20A至20C中的至少一个部分可以用作所谓的巴伯极（barber pole）结构。巴伯极是高度地传导区域，这些区域并行连接到AMR膜以获得关于磁易轴的定义的电流方向。这一技术在AMR技术中常用。

在图11F中，可以例如在电绝缘层18的下表面下面形成布线结构21A和21B。布线结构21A和21B可以提供与其它电路元件的电连接和可以在操作期间使用磁阻器件1100的外部应用。

尽管可以已经关于若干实现方式中的仅一个实现方式公开本公开的特定特征或者方面，但是这样的特征或者方面可以如可以对于任何给定或者特定应用而言希望和有利的那样与其它实现方式的一个或者多个其它特征或者方面组合。另外，在具体实施方式或者权利要求中使用术语“包括”、“具有”或者其其它变化这样的程度上，这样的术语旨在于以与术语“包括”相似的方式具有包含意义。术语“示例”也仅意味着示例而不是最佳或者最优。也将理解为了简化和易于理解而用相对于彼此的特定尺度图示本文中描绘的特征和/或元件并且实际实现方式可以明显不同于本文中所示尺度。

虽然本文中已经图示和描述具体示例，但是本领域普通技术人员将理解多种备选和/或等效实现方式可以替换示出和描述的具体方面而未脱离本公开的范围。本申请旨在于覆盖本文中讨论的具体方面的任何适配或者变化。因此旨在于本公开仅由权利要求及其等效含义限制。

Claims

1.一种磁阻器件，包括：

衬底；

在所述衬底之上布置的电绝缘层；

在所述电绝缘层中嵌入的第一自由层；以及

在所述电绝缘层中嵌入的第二自由层，其中所述第一自由层和所述第二自由层被所述电绝缘层的一部分分离。

2.根据权利要求1所述的磁阻器件，其中所述第一自由层的背离所述衬底的表面和所述第二自由层的背离所述衬底的表面与所述电绝缘层的背离所述衬底的表面齐平。

3.根据权利要求1所述的磁阻器件，还包括：

在所述第一自由层和所述第二自由层之上布置的层堆叠。

4.根据权利要求3所述的磁阻器件，其中所述层堆叠包括隧道势垒层和参考层，其中在所述第一自由层之上的层堆叠部分与在所述第二自由层之上的层堆叠部分之间的电连接被建立。

5.根据权利要求3所述的磁阻器件，还包括：

在所述第一自由层和所述层堆叠之间和在所述第二自由层与所述层堆叠之间布置的铁磁界面层。

6.根据权利要求1所述的磁阻器件，还包括：

在所述第一自由层之上布置的第一隧道势垒层；以及

在所述第二自由层之上布置的第二隧道势垒层，其中所述第一隧道势垒层和所述第二隧道势垒层被所述电绝缘层的一部分分离，并且其中所述第一隧道势垒层的背离所述衬底的表面和所述第二隧道势垒层的背离所述衬底的表面与所述电绝缘层的背离所述衬底的表面齐平。

7.根据权利要求1所述的磁阻器件，还包括：

至少部分经过所述衬底延伸并且电耦合到所述第一自由层的电接触元件。

8.根据权利要求1所述的磁阻器件，还包括：

在所述第一自由层与所述第二自由层之间嵌入于所述电绝缘层中的第三自由层，其中所述第三自由层通过所述电绝缘层的部分与所述第一自由层和所述第二自由层分离。

9.根据权利要求1所述的磁阻器件，其中所述第一自由层、所述第二自由层和所述电绝缘层中的每层具有在从0.5纳米到50纳米的范围内的厚度。

10.根据权利要求1所述的磁阻器件，其中所述第一自由层和所述第二自由层由相同材料制成。

11.根据权利要求1所述的磁阻器件，其中所述磁阻器件包括串联连接的第一隧道磁阻元件和第二隧道磁阻元件，其中所述第一隧道磁阻元件包括所述第一自由层，并且所述第二隧道磁阻元件包括所述第二自由层。

12.根据权利要求1所述的磁阻器件，其中所述磁阻器件包括串联连接的第一隧道磁阻元件和第二隧道磁阻元件，其中所述第一隧道磁阻元件和所述第二隧道磁阻元件中的每个隧道磁阻元件被配置用于在与平面垂直的电流模式中操作。

13.根据权利要求1所述的磁阻器件，其中所述磁阻器件包括在所述第一自由层与所述第二自由层之间的电流路径。

14.根据权利要求1所述的磁阻器件，其中所述第一自由层和所述第二自由层是巨型磁阻元件或者隧道磁阻元件的自由层。

15.一种用于制造磁阻器件的方法，所述方法包括：

提供衬底；

在所述衬底之上沉积电绝缘层；

在所述电绝缘层中形成第一槽；

在所述电绝缘层中形成第二槽，其中所述第一槽与所述第二槽分离；

在所述第一槽中沉积第一自由层；并且

在所述第二槽中沉积第二自由层。

16.根据权利要求15所述的方法，其中形成所述第一槽和所述第二槽包括蚀刻所述电绝缘层。

17.根据权利要求15所述的方法，其中在所述第一槽中沉积所述第一自由层和在所述第二槽中沉积所述第二自由层包括：

在所述第一槽中、在所述第二槽中和在所述电绝缘层之上沉积自由层；并且

去除在所述电绝缘层之上的所述自由层。

18.根据权利要求17所述的方法，其中去除在所述电绝缘层之上的所述自由层包括执行化学机械抛光工艺。

19.根据权利要求15所述的方法，其中提供所述衬底包括向衬底提供用于接触所述第一自由层的第一接触和用于接触所述第二自由层的第二接触。

20.根据权利要求15所述的方法，其中所述方法被集成在CMOS制造工艺中。

21.一种磁阻器件，包括：

电绝缘层；

在所述电绝缘层之上布置的第一磁阻层堆叠；

在所述电绝缘层之上布置的第二磁阻层堆叠；以及

导电层，被嵌入在所述电绝缘层中并且电耦合所述第一磁阻层堆叠和所述第二磁阻层堆叠。

22.根据权利要求21所述的磁阻器件，其中所述电绝缘层的表面与所述导电层的背离所述衬底的表面齐平。

23.根据权利要求21所述的磁阻器件，还包括：

在所述电绝缘层中嵌入的第二导电层，其中所述第一导电层和所述第二导电层被所述电绝缘层的一部分分离；以及

经过所述电绝缘层延伸并且电耦合到所述第二导电层的电接触元件。

24.一种磁阻结构，包括：

在电绝缘层的第一开口中的第一自由层；

在所述电绝缘层的第二开口中的第二自由层，所述第一自由层和所述第二自由层被所述电绝缘层的电绝缘材料的一部分分离，其中磁阻层堆叠的至少一层在所述电绝缘层上方至少从所述第一开口连续延伸至所述第二开口；以及

用于接触所述第一自由层的第一电接触和用于接触所述第二自由层的第二电接触。

25.根据权利要求24所述的磁阻结构，其中所述磁阻结构是隧道磁阻结构，其中隧道磁阻堆叠的至少隧道层在所述电绝缘层上方至少从所述第一开口延伸至所述第二开口。

26.根据权利要求25所述的磁阻结构，其中参考层在所述电绝缘层上方至少从所述第一开口延伸至所述第二开口。

27.根据权利要求24所述的磁阻结构，其中所述磁阻结构电连接到电源，从而所述第一电接触向所述磁阻结构供应电流并且所述第二电接触从所述磁阻结构排出所述电流。