CN109581250A - 具有线圈结构的磁场传感器和制造方法 - Google Patents

Abstract

一种方法包括：在有源硅衬底的导电层中形成第一线圈段；在所述有源硅衬底的电绝缘层上方形成磁感元件，所述磁感元件通过所述电绝缘层与所述导电层中的所述第一线圈段分离。保护层形成于所述磁感元件上方。形成延伸穿过所述保护层和所述电绝缘层以与所述第一线圈段电耦合的导电通孔，且在所述保护层上方形成第二线圈段，所述第二线圈段与所述导电通孔电耦合以产生所述第一线圈段、所述导电通孔和所述第二线圈段的线圈结构，且所述线圈结构围绕所述磁感元件。

Description

具有线圈结构的磁场传感器和制造方法

技术领域

本发明大体上涉及磁场传感器。更具体地说，本发明涉及一种在磁场传感器的磁感元件周围的三维线圈结构和制造方法。

背景技术

磁场传感器系统在多种商业、工业和汽车应用中利用来出于速度和方向感测、角感测、近程感测等目的测量磁场。磁场传感器可基于半导体材料(例如，霍耳传感器、磁电阻器等等)和铁磁性材料(例如，铁磁性磁电阻器和磁导)。其它磁场传感器可利用光学、谐振和超导性质。

发明内容

根据本发明的第一方面，提供一种方法，包括：

在有源硅衬底的导电层中形成第一线圈段；

在所述有源硅衬底的电绝缘层上方形成磁感元件，所述磁感元件通过所述电绝缘层与所述导电层中的所述第一线圈段分离；

在所述磁感元件上方形成保护层；

形成延伸穿过所述保护层和所述电绝缘层以与所述第一线圈段电耦合的导电通孔；以及

在所述保护层上方形成第二线圈段，所述第二线圈段与所述导电通孔电耦合以产生所述第一线圈段、所述导电通孔和所述第二线圈段的线圈结构，且所述线圈结构围绕所述磁感元件。

在一个或多个实施例中，所述导电通孔是第一导电通孔，且所述方法进一步包括形成延伸穿过所述保护层以与所述磁感元件的接触垫电耦合的第二导电通孔。

在一个或多个实施例中，形成所述第二导电通孔与形成所述第一导电通孔同时发生。

在一个或多个实施例中，所述方法进一步包括形成延伸穿过所述保护层和所述电绝缘层以与所述有源硅衬底的所述导电层中的电接触件电耦合的第三导电通孔，其中所述电接触件电耦合到所述有源硅衬底中的处理电路。

在一个或多个实施例中，所述方法进一步包括利用第二导电层以与所述第二线圈段同时形成所述第一、第二和第三导电通孔，且形成电互连所述第二和第三导电通孔的导电迹线。

在一个或多个实施例中，所述方法进一步包括在所述第二线圈段、所述第一导电通孔以及电互连所述第二和第三导电通孔的所述导电迹线上方形成第二保护层。

在一个或多个实施例中，所述方法进一步包括在形成所述第一、第二和第三导电通孔之前平面化所述保护层。

在一个或多个实施例中，所述方法进一步包括：

在所述第一、第二和第三导电通孔以及所述保护层上方沉积导电层；以及

在所述第一、第二和第三导电通孔的形成之后，在所述导电层中形成电互连所述第二和第三导电通孔的导电迹线，其中所述第二线圈段与所述导电迹线的形成同时另外形成于所述导电层中。

在一个或多个实施例中，形成所述磁感元件包括：

在所述电绝缘层上方形成第一电极；

在所述第一电极上方形成多个磁感元件，其中所述磁感元件是所述多个磁感元件中的一个，且所述多个磁感元件选择性地与所述第一电极电耦合；以及

在所述多个磁感元件上方形成第二电极，其中所述第二电极选择性地与所述磁感元件电耦合，且其中所述保护层沉积在所述第二电极和所述多个磁感元件上方。

在一个或多个实施例中，所述磁感元件包括各向异性磁阻(AMR)传感器或隧道磁阻(TMR)传感器中的至少一个。

根据本发明的第二方面，提供一种磁场传感器，包括：

有源硅衬底，其具有形成于其中的处理电路，所述有源硅衬底具有导电层和上覆于所述导电层上的电绝缘层；

磁感元件，其形成于所述有源硅衬底的所述电绝缘层上方；以及

线圈结构，其围绕所述磁感元件，包括：

第一线圈段，其形成于所述有源硅衬底的所述导电层中使得所述磁感元件通过所述电绝缘层与所述第一线圈段分离；

导电通孔，其延伸穿过上覆于所述磁感元件上的保护层，所述导电通孔与所述第一线圈段电耦合；以及

第二线圈段，其形成于所述保护层上方，所述第二线圈段与所述导电通孔电耦合以产生所述线圈结构。

在一个或多个实施例中，所述导电通孔是第一导电通孔，且所述磁场传感器进一步包括延伸穿过所述保护层以与所述磁感元件的接触垫电耦合的第二导电通孔。

在一个或多个实施例中，所述磁场传感器进一步包括延伸穿过所述保护层和所述电绝缘层的第三导电通孔，所述第三导电通孔与所述有源硅衬底的所述导电层中的电接触件电耦合，其中所述电接触件电耦合到所述有源硅衬底中的处理电路。

在一个或多个实施例中，所述第一、第二和第三导电通孔形成于第二导电层中，且所述磁场传感器进一步包括形成于所述第二导电层中且电互连所述第二和第三导电通孔的导电迹线。

在一个或多个实施例中，所述磁场传感器进一步包括：

多个磁感元件，所述磁感元件是所述多个磁感元件中的一个；

第一电极，其形成于所述电绝缘层上方且下伏于所述多个磁感元件下，所述多个磁感元件选择性地与所述第一电极电耦合；以及

第二电极，其形成于所述多个磁感元件上方，所述第二电极选择性地与所述磁感元件电耦合，且所述保护层沉积在所述第二电极和所述多个磁感元件上方。

在一个或多个实施例中，所述磁感元件包括各向异性磁阻(AMR)传感器或隧道磁阻(TMR)传感器中的至少一个。

根据本发明的第三方面，提供一种方法，包括：

在有源硅衬底的导电层中形成第一线圈段；

在所述有源硅衬底的电绝缘层上方形成磁感元件，所述磁感元件通过所述电绝缘层与所述导电层中的所述第一线圈段分离；

在所述磁感元件上方形成保护层；

形成延伸穿过所述保护层和所述电绝缘层以与所述第一线圈段电耦合的第一导电通孔；

形成延伸穿过所述保护层以与所述磁感元件的接触垫电耦合的第二导电通孔；

形成延伸穿过所述保护层和所述电绝缘层以与所述有源硅衬底的所述导电层中的电接触件电耦合的第三导电通孔，其中所述电接触件电耦合到所述有源硅衬底中的处理电路；以及

在所述保护层上方形成第二线圈段，所述第二线圈段与所述第一导电通孔电耦合以产生所述第一线圈段、所述第一导电通孔和所述第二线圈段的线圈结构，且所述线圈结构围绕所述磁感元件。

在一个或多个实施例中，所述方法进一步包括利用第二导电层以与所述第二线圈段同时形成所述第一、第二和第三导电通孔，且形成电互连所述第二和第三导电通孔的导电迹线。

在一个或多个实施例中，所述方法进一步包括：

在形成所述第一、第二和第三导电通孔之前平面化所述保护层；

在形成所述第一、第二和第三导电通孔之后，在所述第一、第二和第三导电通孔以及所述保护层上方沉积导电层；以及

在所述导电层中形成电互连所述第二和第三导电通孔的导电迹线，其中所述第二线圈段与所述导电迹线的形成同时另外形成于所述导电层中。

在一个或多个实施例中，形成所述磁感元件包括：

在所述电绝缘层上方形成第一电极；以及

在所述第一电极上方形成多个磁感元件，其中所述磁感元件是所述多个磁感元件中的一个，且所述多个磁感元件选择性地与所述第一电极电耦合；以及

在所述多个磁感元件上方形成第二电极，其中所述第二电极选择性地与所述磁感元件电耦合，且其中所述保护层沉积在所述第二电极和所述多个磁感元件上方。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

附图用以进一步示出各种实施例并解释根据本发明的所有各种原理和优点，在附图中类似附图标记贯穿不同的视图指代相同的或功能类似的元件，各图不必按比例绘制，附图与下文的具体实施方式一起并入在本说明书中并且形成本说明书的一部分。

图1以简化和代表性形式示出具有集成三维线圈结构的磁场传感器的透视图；

图2示出具有线圈结构的磁场传感器的平面图；

图3示出沿着图2的截面线3-3的磁场传感器的侧截面图；

图4示出根据一实施例的磁场传感器制造过程的流程图；

图5示出根据一实施例处于初始处理阶段的结构的简化侧截面图；

图6示出处于后续处理阶段的图5的结构的侧截面图；

图7示出处于后续处理阶段的图6的结构的侧截面图；

图8示出处于后续处理阶段的图7的结构的侧截面图；

图9示出处于后续处理阶段的图8的结构的侧截面图；

图10示出处于后续处理阶段的图9的结构的侧截面图；

图11示出处于后续处理阶段的图10的结构的侧截面图；

图12示出根据另一实施例处于后续处理阶段的图8的结构的侧截面图；

图13示出处于后续处理阶段的图12的结构的侧截面图；

图14示出处于后续处理阶段的图13的结构的侧截面图；

图15示出处于后续处理阶段的图14的结构的侧截面图；

图16示出根据一实施例处于初始处理阶段的另一结构的简化侧截面图；

图17示出处于后续处理阶段的图16的结构的侧截面图；

图18示出处于后续处理阶段的图17的结构的侧截面图；

图19示出处于后续处理阶段的图18的结构的侧截面图；

图20示出处于后续处理阶段的图19的结构的侧截面图；

图21示出处于后续处理阶段的图20的结构的侧截面图；

图22示出处于后续处理阶段的图21的结构的侧截面图；以及

图23示出处于后续处理阶段的图22的结构的侧截面图。

具体实施方式

概括地说，本公开涉及磁场传感器和用于制造磁场传感器的方法。更具体地说，所述制造方法产生具有由三维线圈结构包围的一个或多个磁感元件的磁场传感器。磁感元件和线圈结构可形成于有源硅衬底上，所述有源硅衬底含有用于传感器信号处理的集成电路和用于线圈结构的控制电路。此三维线圈结构可替代常用且昂贵的偏置磁体用于速度感测，益处是改进线性和温度特性。此外，三维线圈结构相比于平面线圈结构可实现优良的应用磁场强度与功率消耗比。因此，芯片上信号调制技术、偏场翻转、反馈补偿和磁感元件自测试可以是可行的。所述制造方法可实现稳健、成本经优化且高良率工艺，其实现集成电路、磁场传感器和三维线圈结构的相对低成本集成。此外，可设想可实现呈相对低面积消耗的形式的进一步节省的多种三维线圈结构设计。

提供本公开以进一步通过能够实现的方式对在应用时制造和使用根据本发明的各种实施例的最佳模式进行解释。进一步提供本公开以加强对本公开的创造性原理和优点的理解和了解，而不是以任何方式限制本发明。本发明仅由所附权利要求书限定，所附权利要求书包括在发布的本申请和那些权利要求的所有等效物的未决期间所作出的任何修正。

应理解，例如第一和第二、顶部和底部等等关系术语(如果存在的话)的使用仅用于区分实体或动作，而不必要求或意指在此类实体或动作之间的任何实际此种关系或次序。此外，图式中的一些可通过使用各种底纹和/或阴影线来示出以区分在各个结构性层内产生的不同元件。可利用当前和未来的沉积、图案化、蚀刻等微型制造技术来产生结构层内的这些不同元件。因此，尽管在图示中利用了不同的底纹和/或阴影，但是结构性层内的不同元件可能由相同材料形成。

参看图1-3，图1以简化和代表性形成示出具有集成三维线圈结构22的磁场传感器20的透视图。图2示出具有线圈结构22的磁场传感器20的平面图，且图3示出沿着图2的截面线3-3的磁场传感器20的侧截面图。在图1中，磁感元件24(图3中可见)嵌入于一个或多个钝化层26内。因此，磁感元件24在图1中隐藏不见。然而，在图3的侧截面图中，磁感元件24可见，线圈结构22的线圈段在磁感元件24的相对侧上。然而，线圈结构22可另外内嵌于钝化层26中，如图3所示。

磁感元件24表示一个或多个磁阻感测元件，例如各向异性磁阻(AMR)感测元件、隧道磁阻(TMR)感测元件、巨磁阻(GMR)感测元件，或能够检测外部磁场28(由粗双向箭头表示)的任何其它磁电阻器。此外，所述一个或多个磁阻感测元件可布置为单一元件，或布置在半桥或全桥配置中以形成集成在有源硅衬底30中的传感器元件。

大体来说，线圈结构22是用于提供由另一双向箭头表示的内部磁场32的磁场源，在此例子中所述内部磁场大体朝向在与外部磁场26相同的方向上。线圈结构22可包括接近磁感元件24的导电(例如金属)线圈段。在简化的所示出的例子中，线圈结构22可包括位于磁感元件24正下方的第一线圈段34和位于磁感元件24正上方的第二线圈段36。第一和第二线圈段34、36在其端点处与通孔38连接以形成线圈结构22。在图1和2中，第一线圈段34被磁感元件24隐藏不见，且因此由虚线表示。

到线圈结构22的连接端可包括第一端40和第二端42。线圈结构22可被布置成使得线圈电流44从第一端40向第二端42流动穿过线圈结构22。线圈电流44可为连续的或脉冲式。当线圈结构22被激励时，线圈电流44流动穿过线圈结构22且沿着线圈结构22的卷绕方向产生内部磁场32。因此，可在磁感元件24的区内产生已知且可调整的磁性效应，且所述磁性效应可由磁感元件24检测。线圈结构22的线圈绕组相对于磁感元件24的朝向可以是平行、垂直、四十五度，或前面提及的朝向之间的任何角度。相应地，线圈结构22通常表示可经优化以实现低面积消耗的广泛多种线圈设计。

一般来说，有源硅衬底30表示半导体芯片，其具有实施在其中的用于传感器信号处理的集成电路46和用于线圈结构22的控制电路48。集成电路46和控制电路48由有源硅衬底30内的简单块表示。然而，本领域的技术人员将认识到，集成电路46和控制电路48可涵盖广泛多种处理、控制或其它结构。因此，为了简洁起见且使混淆各种实施例的原理和概念的任何风险最小化，此类结构(如果存在的话)的进一步论述将限于相对于各种实施例的原理和概念的本质。本文中所公开的方法实现有源硅衬底30上磁感元件24和三维线圈结构22的集成，以产生成本和制造优化，以及稳健且低面积消耗三维线圈结构。

现参看图4，图4示出根据一实施例的磁场传感器制造过程50的流程图。磁场传感器制造过程50概括可经执行以在有源硅衬底(例如，有源硅衬底30)上集成磁感元件(例如，磁感元件24)和三维线圈结构(例如，线圈结构22)的操作。后续图5-23展现磁场传感器制造过程50中概述的各种操作。磁场传感器制造过程50将结合磁场传感器20的制造描述。因此，应同时参看图1-3连同图4的磁场传感器制造过程50的论述。

在框52处，提供有源硅衬底30。借助于例子，有源硅衬底30的集成电路46和控制电路48可根据互补型金属氧化物半导体(CMOS)前端工艺和CMOS后端工艺的至少一部分来制造。在框54处，在有源硅衬底的顶部金属层(即，导电层)中形成结构。此顶部金属层有时被称作“金属N”层。与磁场传感器20相关联的结构可包括第一线圈段34和一个或多个传感器接触垫(下文论述)。当然，根据有源硅衬底30的特定设计，其它结构也可形成于顶部金属层中。此外，尽管本文提及CMOS技术，但可替换地使用用于在集成电路(芯片)上实施电路的其它合适的工艺。

在框56处，一个或多个电绝缘层可沉积在第一线圈段34和顶部金属层的传感器接触垫上方。在框58处，磁感元件24形成于有源硅衬底30的电绝缘层上方，使得磁感元件24通过电绝缘层与第一线圈段34分离。在框59处，可形成磁感元件的局部互连层。在框60处，保护层形成于磁感元件24上方。保护层可以是钝化层，其可另外沉积在电绝缘层的任何暴露部分上方。

在框62处，形成延伸穿过所述保护层和有源硅衬底30的电绝缘层的导电通孔38(在本文中被称作第一导电通孔38)。第一导电通孔38与第一线圈段34电耦合。此外，可形成延伸穿过保护层以与磁感元件24的一个或多个接触垫电耦合的一个或多个另外的通孔(在本文中被称作第二导电通孔且在下文论述)。此外，可形成延伸穿过保护层和电绝缘层以与框54处形成于顶部金属层中的一个或多个传感器接触垫电耦合的一个或多个另外的通孔(在本文中被称作第三导电通孔且在下文论述)。

在框64处，可形成延伸于第二和第三导电通孔之间且合适地电互连第二和第三导电通孔的一个或多个导电迹线(下文论述)。在框66处，第二线圈段36形成于保护层上方且与第一导电通孔38电耦合。因此，产生第一线圈段34、导电通孔38和第二线圈段36的线圈结构22。在一些实施例中，可使用导电材料层沉积、图案化和蚀刻操作同时形成所有导电通孔、第二线圈段和导电迹线。在其它实施例中，所有导电通孔可同时形成为单一处理模块，同时第二线圈段36和导电迹线形成于与导电通孔的形成分离(即，串行)的处理模块中。

在框68处，另一保护层(例如，钝化)可沉积在导电通孔、第二线圈段和导电迹线上方，且在框70处，可执行晶片涂覆或旋涂以将绝缘材料沉积在结构的整个表面上方(例如，保护钝化层上方)，以产生具有大体均一表面的晶片级芯片封装。随后，可穿过各层制造开口以接达有源硅衬底30的顶部金属层中的一个或多个结合垫。这些结合垫可用于使磁场传感器20与外部组件电互连。其它后续操作可需要晶片上的制造完成之后的测试，以及将晶片切割、分割或以其它方式分离成单一芯片封装。随后，磁场传感器制造过程50结束。

应理解，图4中所描绘的过程框中的某些框可彼此并行地执行或与执行其它过程一起执行。另外，应理解，可修改图4中所描绘的过程框的特定次序，同时实现大体上相同的结果。因此，此类修改意图包括在本发明标的物的范围内。

图5-11展现根据一实施例针对基于AMR的磁场传感器配置的磁场传感器制造过程50的操作。图12-15展现根据另一实施例针对基于AMR的磁场传感器配置的磁场传感器制造过程50的操作。图16-23展现根据另一实施例针对基于TMR的磁场传感器配置的磁场传感器制造过程50的操作。因此，磁场传感器制造过程50应结合图5-23的以下论述来参考。

图5示出根据一实施例处于初始处理阶段72的结构的简化侧截面图。在初始阶段72处，已根据制造过程50的框52提供有源硅衬底30，结构已经根据制造过程50的框54而形成于有源硅衬底30的顶部金属层74(可替换地被称作第一导电层74)中，且绝缘层76已根据制造过程50的框56沉积在导电层74上方。在一例子中，第一线圈段34(示出一个线圈段)、一个或多个传感器电接触垫78(示出一个)和一个或多个结合垫80(示出一个)形成于导电层74中。

传感器电接触垫78电耦合到有源硅衬底78中的处理电路(例如，图3的集成电路46)。结合垫80可用于有源硅衬底的集成电路46和/或控制电路48(图3)到磁场传感器20外部的组件和结构的电连接。绝缘层76可以是(例如)一层或多层氧化物材料，其中掩埋第一线圈段34、传感器接触垫78和结合垫80。绝缘层76可经历化学-机械平坦化(CMP)以便提供绝缘层76的平坦、平滑外表面。

图6示出处于后续处理阶段82的图5的结构的侧截面图。在后续阶段82处，磁感元件24已根据制造过程50的框58形成于有源硅衬底30的电绝缘层76上方。在此例子中，例如镍-铁(Ni-Fe)等AMR材料沉积在电绝缘层76上方，可沉积且结构化光致抗蚀剂，合适地图案化Ni-Fe材料，并且随后剥除光致抗蚀剂。相应地，基于AMR的磁感元件24的NiFe条84保持在电绝缘层76上。为简单起见仅示出两个NiFe条84。本领域的技术人员将认识到，基于AMR的磁感元件24可包括大量NiFe条84。此外，可替换地使用展现AMR效应的其它铁磁性材料。

图7示出处于后续处理阶段86的图6的结构的侧截面图。在后续阶段86处，磁感元件24的局部互连层88已根据制造过程50的框58形成于有源硅衬底30的电绝缘层76上方。借助于例子，障壁层90可沉积在绝缘层76和NiFe条84的至少一部分上方。用于局部互连层88的金属层92可沉积在障壁层90上方。障壁层90可以是(例如)通常在形成金属层92的金属化工艺期间适合用作扩散障壁和粘附层的钨-钛(WTi)。金属层92可以是(例如)铝和/或铜，且障壁层90使NiFe条84与金属化层分离。随后，光致抗蚀剂可沉积在金属层92上方且合适地结构化，金属层92经湿式或干式蚀刻，剥除光致抗蚀剂，且使用金属层92作为硬掩模蚀刻障壁层90以产生NiFe条84之间的局部互连层88。

图8示出处于后续处理阶段94的图7的结构的侧截面图。在后续阶段94处，钝化层96(可替换地被称作第一保护层96)已根据制造过程50的框60形成于磁感元件24的NiFe条84和局部互连层88上方。此外，形成延伸穿过保护层96和绝缘层76到第一线圈段34的第一开口98。形成延伸穿过保护层96到磁感元件24的一个或多个接触垫102(示出一个)的第二开口100。形成延伸穿过保护层96到有源硅衬底30的顶部金属层74中的一个或多个传感器接触垫78的第三开口104。可通过任何合适的湿式或干式蚀刻工艺形成第一、第二和第三开口98、100、104。

图9示出处于后续处理阶段106的图8的结构的侧截面图。在后续阶段106处，利用最终金属层108(可替换地被称作第二导电层108)来填充开口98、100、104且借此根据制造过程50的框62形成与第一线圈段34电耦合的第一导电通孔38、与磁感元件24的接触垫102电耦合的第二导电通孔110(示出一个)，以及与接触垫78电耦合的第三导电通孔112。此外，最终金属层108可用于根据制造过程50的框64形成电互连第二和第三导电通孔110、112的导电迹线114(示出一个)，且根据制造过程50的框66形成第二线圈段36。第一通孔38、第二通孔110、第三通孔112、第二线圈段36和导电迹线114可同时形成，且最终金属层108不必为平面的。图9中示出3维坐标系的X和Y轴以展现横截面可在两个方向中。这对于图8-15同样成立。

图10示出处于后续处理阶段116的图9的结构的侧截面图。在后续阶段116处，另一保护层118(可替换地被称作第二保护层118)根据制造过程50的框68形成于第一、第二和第三通孔38、110、112、第二线圈段36和导电迹线114上方。此外，保护层118、保护层96和绝缘层76可经合适地湿式或干式蚀刻以暴露或以其它方式打开结合垫80。

图11示出处于后续处理阶段120的图10的结构的侧截面图。在后续阶段120处，执行晶片涂覆工艺以在结构的整个表面上方(例如，保护钝化层118上方)沉积绝缘材料122，以产生具有大体均一表面的晶片级芯片封装。

继续参考图4的磁场传感器制造过程50且现参看图12，图12示出根据另一实施例处于后续处理阶段130的图8的结构的侧截面图。在此例子中，在制造过程50的框60处保护层96的沉积之后，保护层96可经历化学-机械平坦化(CMP)。此工艺可用于简化(即，展平)构形，且实现线圈绕组之间的最小间隔以便增加线圈效率。

图13示出处于后续处理阶段132的图12的结构的侧截面图。在后续阶段132处，开口98、100、104(图12)已经用导电材料134(例如，钨)填充，所述导电材料134可平面化以根据制造过程50的框62形成第一、第二和第三导电通孔38、110、112。

图14示出处于后续处理阶段136的图13的结构的侧截面图。在后续阶段136处，最终金属层108已经沉积、图案化及合适地湿式或干式蚀刻以根据制造过程50的框64形成电互连第二和第三导电通孔110、112的导电迹线114，且根据制造过程50的框66形成第二线圈段36。

图15示出处于后续处理阶段138的图14的结构的侧截面图。在后续阶段138处，第二保护层118已根据制造过程50的框68沉积在最终金属层108上方。此外，所述结构已经历晶片涂覆工艺以根据制造过程50的框70将绝缘材料122沉积在所述结构上方。此外，绝缘材料122、保护层118、保护层96和绝缘层76已经合适地湿式或干式蚀刻以暴露或以其它方式打开结合垫80。

继续参考图4的磁场传感器制造过程50且现参看图16，图16示出根据另一实施例处于初始处理阶段140的另一结构的简化侧截面图。在此例子中，针对基于TMR的磁场传感器配置展现磁场传感器制造过程50的操作。在初始阶段140处，已根据制造过程50的框52提供有源硅衬底30，第一线圈段34和第二接触垫78根据制造过程50的框54形成于第一导电层74中，且有源硅衬底30的绝缘层76沉积在第一导电层74的结构上方。此外，在本文中被称作基于TMR的磁感元件142的磁感元件根据制造过程50的框58形成。

基于TMR的磁感元件142的制造需要在绝缘层76上方形成第一电极144和基于TMR的磁感元件142(即，TMR堆叠结构)。根据已知工艺和特定设计配置，基于TMR的磁感元件142选择性地与第一电极144电耦合。随后，保护层96的第一部分146可根据制造过程50的框60沉积在基于TMR的磁感元件142上方。

图17示出处于后续处理阶段148的图16的结构的侧截面图。在后续阶段148处，已经延伸穿过保护层96的第一部分146形成导电塞150(例如，铜、钨等)以根据制造过程50的框59与基于TMR的磁感元件142电互连。

图18示出处于后续处理阶段152的图17的结构的侧截面图。在后续阶段152处，第二电极154根据制造过程50的框59形成于基于TMR的磁感元件142上方。根据已知工艺和特定设计配置，第二电极154选择性地与基于TMR的磁感元件142电耦合。

图19示出处于后续处理阶段156的图18的结构的侧截面图。在后续阶段156处，保护层96的第二部分158可根据制造过程50的框60形成于第二电极154上方。因此，如上文所提及，图4中所描绘的过程框的特定排序可经修改，同时实现基本上相同的结果，且过程框中的特定过程框可如结合图16-19所展现而并行执行。

图20示出处于后续处理阶段160的图19的结构的侧截面图。在后续阶段160处，形成延伸穿过保护层96和绝缘层76到第一线圈段34的第一开口98。第一开口98在图20中不可见，但用于形成下文图23中示出的第一导电通孔38。形成延伸穿过保护层96到基于TMR的磁感元件142的一个或多个接触垫102(示出一个)的第二开口100。形成延伸穿过保护层96到有源硅衬底30的顶部金属层74中的一个或多个传感器接触垫78的第三开口104。第一、第二和第三开口98、100、104可通过任何合适的蚀刻工艺形成。

图21示出处于后续处理阶段162的图20的结构的侧截面图。在后续阶段162处，利用最终金属层108(可替换地被称作第二导电层108)来填充开口98、100、104且借此根据制造过程50的框62形成与第一线圈段34电耦合的第一导电通孔38(图23中示出)、与磁感元件24的接触垫102电耦合的第二导电通孔110(示出一个)，以及与接触垫78电耦合的第三导电通孔112。此外，最终金属层108可用于根据制造过程50的框64形成电互连第二和第三导电通孔110、112的导电迹线114(示出一个)，且根据制造过程50的框66形成第二线圈段36。第一通孔38、第二通孔110、第三通孔112、第二线圈段36和导电迹线114可同时形成，且最终金属层108可以或可以不经历CMP。

同时参看图22-23，图22示出处于后续处理阶段164的图21的结构的侧截面图。类似地，图23示出处于后续处理阶段164的图22的结构的另一侧截面图。在图23中，图22的结构旋转近似90度使得第一导电通孔38中的一个可见。在后续阶段164处，第二保护层118根据制造过程50的框68形成于第一、第二和第三导电通孔38、110、112、第二线圈段36和导电迹线114上方。此外，执行晶片涂覆工艺以在结构的整个表面上方(例如，保护钝化层118上方)沉积绝缘材料122，以产生具有大体均一表面的晶片级芯片封装。进一步如上文结合图10和11所论述，保护层96、118和绝缘层76可经合适地湿式或干式蚀刻以暴露或以其它方式打开结合垫(未图示)。

本文中所描述的实施例需要磁场传感器和用于制造磁场传感器的方法。一种方法的实施例包括：在有源硅衬底的导电层中形成第一线圈段；在有源硅衬底的电绝缘层上方形成磁感元件，所述磁感元件通过电绝缘层与导电层中的第一线圈段分离；以及在磁感元件上方形成保护层。所述方法进一步包括形成延伸穿过保护层和电绝缘层以与第一线圈段电耦合的导电通孔，以及在保护层上方形成第二线圈段，所述第二线圈段与导电通孔电耦合以产生第一线圈段、导电通孔和第二线圈段的线圈结构，且所述线圈结构围绕磁感元件。

一种磁场传感器的实施例包括：有源硅衬底，其中形成有处理电路，所述有源硅衬底具有导电层和上覆于导电层上的电绝缘层；磁感元件，其形成于有源硅衬底的电绝缘层上方；以及线圈结构，其围绕所述磁感元件。所述线圈结构包括：第一线圈段，其形成于有源硅衬底的导电层中使得磁感元件通过电绝缘层与第一线圈段分离；导电通孔，其延伸穿过上覆于磁感元件上的保护层，所述导电通孔与第一线圈段电耦合；以及第二线圈段，其形成于保护层上方，所述第二线圈段与导电通孔电耦合以产生线圈结构。

一种方法的另一实施例包括：在有源硅衬底的导电层中形成第一线圈段；在有源硅衬底的电绝缘层上方形成磁感元件，所述磁感元件通过电绝缘层与导电层中的第一线圈段分离；在磁感元件上方形成保护层；形成延伸穿过保护层和电绝缘层以与第一线圈段电耦合的第一导电通孔；以及形成延伸穿过保护层以与磁感元件的接触垫电耦合的第二导电通孔。所述方法进一步包括：形成延伸穿过保护层和电绝缘层以与有源硅衬底的导电层中的电接触件电耦合的第三导电通孔，其中所述电接触件电耦合到有源硅衬底中的处理电路；以及在保护层上方形成第二线圈段，所述第二线圈段与第一导电通孔电耦合以产生第一线圈段、第一导电通孔和第二线圈段的线圈结构，且所述线圈结构围绕磁感元件。

所述制造方法产生具有由三维线圈结构包围的一个或多个磁感元件的磁场传感器。磁感元件和线圈结构可形成于有源硅衬底上，所述有源硅衬底含有用于传感器信号处理的集成电路和用于线圈结构的控制电路。此三维线圈结构可替代常用且昂贵的偏置磁体用于速度感测，益处是改进线性和温度特性。此外，三维线圈结构相比于平面线圈结构可实现优良的应用磁场强度与功率消耗比。因此，芯片上信号调制技术、偏场翻转、反馈补偿和磁感元件自测试可以是可行的。所述制造方法可实现稳健、成本经优化且高良率工艺，其实现集成电路、磁场传感器和三维线圈结构的相对低成本集成。具体地说，使用有源硅衬底的顶部金属层来形成线圈结构的第一线圈段可使得成本和制造时间缩减。此外，可设想可实现呈相对低面积消耗的形式的进一步节省的多种三维线圈结构设计。

本公开旨在阐明设计和使用根据本发明的各种实施例的方式而非限制本发明的各种实施例的真实、既定和公平的范围及精神。以上描述并不意图是穷尽性的或将本发明限于所公开的确切形式。鉴于以上教示，可能有许多修改或变化。选择和描述实施例以提供对本发明的原理和其实际应用的最佳说明，以及使得本领域的技术人员能够在各种实施例中并利用适合于预期的特定用途的各种修改来利用本发明。当根据清楚地、合法地并且公正地赋予的权利的宽度来解释时，所有这样的修改和变化及其所有等效物均处于如由所附权利要求书所确定的本发明的保护范围内，并且在本专利申请未决期间可以修正。

Claims (10)

1.一种方法，其特征在于，包括：

在有源硅衬底的导电层中形成第一线圈段；

在所述有源硅衬底的电绝缘层上方形成磁感元件，所述磁感元件通过所述电绝缘层与所述导电层中的所述第一线圈段分离；

在所述磁感元件上方形成保护层；

形成延伸穿过所述保护层和所述电绝缘层以与所述第一线圈段电耦合的导电通孔；以及

在所述保护层上方形成第二线圈段，所述第二线圈段与所述导电通孔电耦合以产生所述第一线圈段、所述导电通孔和所述第二线圈段的线圈结构，且所述线圈结构围绕所述磁感元件。

2.根据权利要求1所述的方法，其特征在于，所述导电通孔是第一导电通孔，且所述方法进一步包括形成延伸穿过所述保护层以与所述磁感元件的接触垫电耦合的第二导电通孔。

3.根据权利要求2所述的方法，其特征在于，形成所述第二导电通孔与形成所述第一导电通孔同时发生。

4.根据权利要求2所述的方法，其特征在于，进一步包括形成延伸穿过所述保护层和所述电绝缘层以与所述有源硅衬底的所述导电层中的电接触件电耦合的第三导电通孔，其中所述电接触件电耦合到所述有源硅衬底中的处理电路。

5.根据权利要求4所述的方法，其特征在于，进一步包括利用第二导电层以与所述第二线圈段同时形成所述第一、第二和第三导电通孔，且形成电互连所述第二和第三导电通孔的导电迹线。

6.根据权利要求4所述的方法，其特征在于，进一步包括在所述第二线圈段、所述第一导电通孔以及电互连所述第二和第三导电通孔的所述导电迹线上方形成第二保护层。

7.根据权利要求4所述的方法，其特征在于，进一步包括在形成所述第一、第二和第三导电通孔之前平面化所述保护层。

8.根据权利要求1所述的方法，其特征在于，形成所述磁感元件包括：

在所述电绝缘层上方形成第一电极；

在所述第一电极上方形成多个磁感元件，其中所述磁感元件是所述多个磁感元件中的一个，且所述多个磁感元件选择性地与所述第一电极电耦合；以及

在所述多个磁感元件上方形成第二电极，其中所述第二电极选择性地与所述磁感元件电耦合，且其中所述保护层沉积在所述第二电极和所述多个磁感元件上方。

9.一种磁场传感器，其特征在于，包括：

有源硅衬底，其具有形成于其中的处理电路，所述有源硅衬底具有导电层和上覆于所述导电层上的电绝缘层；

磁感元件，其形成于所述有源硅衬底的所述电绝缘层上方；以及

线圈结构，其围绕所述磁感元件，包括：

第一线圈段，其形成于所述有源硅衬底的所述导电层中使得所述磁感元件通过所述电绝缘层与所述第一线圈段分离；

导电通孔，其延伸穿过上覆于所述磁感元件上的保护层，所述导电通孔与所述第一线圈段电耦合；以及

第二线圈段，其形成于所述保护层上方，所述第二线圈段与所述导电通孔电耦合以产生所述线圈结构。

10.一种方法，其特征在于，包括：

在有源硅衬底的导电层中形成第一线圈段；

在所述有源硅衬底的电绝缘层上方形成磁感元件，所述磁感元件通过所述电绝缘层与所述导电层中的所述第一线圈段分离；

在所述磁感元件上方形成保护层；

形成延伸穿过所述保护层和所述电绝缘层以与所述第一线圈段电耦合的第一导电通孔；

形成延伸穿过所述保护层以与所述磁感元件的接触垫电耦合的第二导电通孔；

形成延伸穿过所述保护层和所述电绝缘层以与所述有源硅衬底的所述导电层中的电接触件电耦合的第三导电通孔，其中所述电接触件电耦合到所述有源硅衬底中的处理电路；以及

在所述保护层上方形成第二线圈段，所述第二线圈段与所述第一导电通孔电耦合以产生所述第一线圈段、所述第一导电通孔和所述第二线圈段的线圈结构，且所述线圈结构围绕所述磁感元件。