TW201338149A - 感測器以及製造感測器的方法 - Google Patents

Abstract

一種製造一感測器之方法，該方法包括：在一第一加工設施中，於一基板上形成該感測器之一或多個組件；及在一第二加工設施中，於該基板上或於該一或多個組件上沈積一感測器層，諸如一磁電阻感測器。沈積磁電阻材料之其他方面的污染效應可因此被限制於該第二加工設施，從而准許在該第一加工設施中使用更先進之加工設備及技術。

Description

感測器以及製造感測器的方法

本揭露內容係關於諸如磁電阻感測器、溫度感測器及紅外線感測器之感測器及感測器之製造方法。

在製造諸如異向性磁電阻(AMR)感測器之已知類型的感測器時，將諸如坡莫合金(Permalloy)之磁電阻材料薄膜沈積於半導體基板上。接著於磁電阻材料上形成多個導電條(通常稱為短路棒或Barber極)以改變其對磁場之響應來例如將磁電阻材料設定至一偏壓點，以使得感測器對外部磁場之方向有所響應。類似地，於磁電阻材料上形成連接至磁電阻材料之連接件。

此製程之問題在於，坡莫合金之成分-鎳及鐵在半導體加工中可能不合需要。對於許多加工製程而言，鎳及鐵皆為污染物，其可不利地改變半導體材料之電學性質。坡莫合金可污染加工工具，導致該等加工工具無法用於任何其他製程。此外，該等污染物可散佈至其他工具遍及於加工設施，從而影響製程之結果，諸如影響非相關積體電路之加工。此外，用於製造積體電路之加工設施及機器較為昂貴。因此，多用途設施之所有者很少允許引入或使用該等污染性金屬。

為了解決此等問題，可建構特殊的磁電阻感測器特用加工設施，即所謂的『非清潔加工設施(dirty fab)』，以便使鎳及鐵污染物遠離用於製造其他積體電路之環境。該等 專用加工設施之建構成本昂貴，且很少更換或更新，因為更換或更新的花費常常高於來自磁電阻感測器之收益。因此，用於加工該等感測器之設施常常使用過時設備，此又可能導致感測器內之特徵尺寸及組件佈局並非與現代製造設施中可用的一樣好。因此，依賴於特徵尺寸之裝置效能可能降級。

無論形成感測器之金屬層或合金層是否具有污染性，連接至該層都均可能存在問題。

根據本揭露內容之第一態樣，提供一種磁電阻感測器，其包括：基板；複數個短路棒；及至少一磁電阻元件，其形成於該基板及該複數個短路棒上，且與該等短路棒對接(abutting)並電接觸。

根據該第一態樣，由於該磁電阻元件直接沈積於該等短路棒之頂部且與該等短路棒電接觸，因此在沈積該磁電阻元件之前的所有製程步驟可在第一加工設施中執行，該第一加工設施未暴露於該磁電阻元件之污染性材料。此第一加工設施可名義上視為「清潔」設施。在沈積該磁電阻層之前的製程步驟可包括：使用多個製程來形成電晶體、積體電路及互連導體，該等製程諸如圖案化、蝕刻、摻雜及熱擴散或已知用於製造半導體裝置之任何其他製程。在用於加工該感測器之該等處理步驟中大多數步驟已完成之 後，可在可能為專用之第二設施中執行對該磁電阻元件之沈積。此設施可視為「非清潔的」，因為其所處置之材料通常為加工業主不希望於其設施內使用之材料。因此，可在與該感測器所在晶圓相同的半導體晶圓上加工積體電路。此意味著可使用現代製造設施中可用之處理步驟來界定電晶體、金屬連接器及該等短路棒，從而更佳地控制組件之特徵尺寸及解析度，進而又可提供改良之效能。例如，對該等短路棒之定位的更精確控制在靈敏度(例如，較薄之短路棒可改良感測器靈敏度)及線性度方面得到改良之感測器效能。

該等短路棒可藉由以下而形成：在介電材料(或至少是電阻顯著大於磁電阻元件之電阻的材料，因此輕微摻雜或未摻雜之半導體亦可充當此角色)中形成溝槽，在該溝槽中及周圍沈積金屬，且接著諸如藉由使用平坦化或拋光技術來蝕刻及/或以機械方式移除該金屬之最上方部分，從而使得該等短路棒由該溝槽之形狀來界定。此製程可為有利的，因為相比於藉由僅對該金屬進行圖案化濕蝕刻而形成該等短路棒而言，在該介電材料中形成該溝槽通常可具有更高精確度。因此，在該等實施例中，該等短路棒與全部其他組件電隔離，直至該磁電阻元件沈積於該等短路棒上為止。

該磁電阻元件可為單層材料，諸如單層坡莫合金。或者，該磁電阻層可由其他磁電阻材料製得。然而，本發明不限於單層或單一材料。因此，例如，可形成諸如三層結 構之其他結構來作為該感測器層。例如，Fe/Cr/Fe三層結構展現出巨磁阻。

在積體電路之生產中使用的高溫擴散及退火步驟傾向於不利地影響坡莫合金之品質及其磁化方向。在沈積該磁電阻元件之前加工該等半導體裝置時，該磁電阻材料不必經受無關的高溫處理步驟。

根據某些實施例，第一導體將該磁電阻元件之第一端連接至第一電節點，且第二導體將該磁電阻元件之第二端連接至第二電節點。至少一短路棒可安置於該第一導體與該第二導體之間。該第一導體及第二導體可形成於在該磁電阻元件下方且藉由金屬通孔而連接至該磁電阻元件的一層中。

在許多實施例中，該感測器進一步包括絕緣層，該絕緣層形成於該磁電阻元件上。該絕緣層可由聚醯亞胺形成。可使用其他絕緣體。

在一些實施例中，該等短路棒大體互相平行，且遍佈於該磁電阻元件下方之區域或至少該磁電阻元件之第一感測區而大致相等地間隔開。

根據某些實施例，該磁電阻元件之一磁化向量M與該等短路棒中之一個別短路棒的縱軸成介於約35°與55°之間的角度，且較佳成45°角度。該等角度可實質上最大化該感測器之操作的線性度。換言之，該等短路棒相對於該磁電阻元件之磁易軸(magnetically easy axis)成角度。

在一實施例中，該等短路棒由鎢製得。鎢提供高導電 性。或者，該等短路棒可由諸如銅、鋁或其合金之另一金屬製得。類似地，將該磁電阻元件連接至其他導體之該等通孔可由鎢及/或諸如銅或鋁之另一金屬形成。

該磁性感測器可進一步包括反位線圈，該反位線圈經配置來向該磁電阻元件提供電控磁場。來自該反位線圈之該磁場可用來重新對準該磁電阻元件之磁化向量，以便減小偏移且增加該磁性感測器之靈敏度。來自該反位線圈之該磁場亦可允許在一模式下使用該感測器，在該模式下，外部磁場相對於在一已知切換速率下由該反位線圈產生的磁場而言連續地加減。因此，信號處理技術可自背景雜訊中提取出該外部磁場之影響。

因此，有可能提供一種感測器，若已知該感測器相對於外部磁場之定向，則該感測器可量測該磁場之強度。該感測器可適用於目前之測量裝置中。若使用一個以上之感測器，及/或已知該磁場之強度，則有可能量測該磁場相對於該感測器之方向。該感測器可用於例如磁羅盤中。

根據本揭露內容之第二態樣，提供一種單石積體電路，其包括本揭露內容之第一態樣的感測器。

因此，信號處理組件或其他組件可使用該積體電路中之感測器來製造。在一些實施例中，一或多個電路可與該磁性感測器整合在一起以處理來自該磁電阻元件之信號及/或控制該反位線圈。

根據本揭露內容之第三態樣，提供一種製造感測器之方法，該方法包括：在第一加工設施中，於一基板上形成 該感測器之一或多個組件；及在第二加工設施中，於該基板上或於該一或多個組件上沈積感測器層。例如，第一加工設施可於該基板上形成該感測器之一或多個組件(不包括該感測器層)，且接著可將該基板裝運至該第二加工設施。可在該第二加工設施處接收部分地形成有該感測器之該基板，且可在該第二加工設施中於該一或多個組件上沈積該感測器層。

此係有利的，因為該感測器元件(諸如磁電阻層)係在生產該裝置之後期進行沈積。因此，在沈積該磁電阻層之前的一些或全部製程步驟可在將不暴露於用來形成該感測器層之材料的加工設施中執行。該等製程可包括在該感測器層之下方形成多個短路棒，其中該感測器層為一磁電阻層。該等製程亦可包括用於藉由圖案化、蝕刻、摻雜、層沈積、熱擴散等等來製造半導體裝置(例如，電晶體)或其他組件的步驟。因為該感測器層係在加工期間的後期處理步驟中沈積，所以可在與該感測器所在晶圓相同的半導體晶圓上加工諸如積體電路之複雜組件。在生產電晶體時使用之高溫擴散及退火步驟可能不利地影響該感測器材料之品質或操作。由於可在沈積該感測器層之前加工該等電晶體及相關聯之裝置，因此該感測器可避免暴露於該等高溫處理步驟。

根據某些實施例，該方法進一步包括：在該感測器形成該感測器元件所在之處的下方形成反位線圈，且提供與該反位線圈之第一端及第二端電連接的第一導體及第二導 體。

在許多實施例中，該複數個短路棒由鎢製得，且使用化學機械拋光(CMP)及回蝕製程中至少一者而形成。

根據本揭露內容之第四態樣，提供一種製造具有薄膜感測器層之感測器的方法，該方法包括：在第一加工設施中，於一基板上形成除該感測器層之外的該感測器之一或多個組件。

接著可將該感測器送至第二加工設施，在該第二加工設施中，執行以下步驟：於該一或多個組件上沈積感測器層。

根據本揭露內容之第五態樣，提供一種製造感測器之方法，該方法包括：在第二加工設施處，於一基板上接收感測器，該感測器由除了感測器層之外的該感測器之一或多個組件組成；及在該第二加工設施處，於該一或多個組件上沈積感測器層。

根據本揭露內容之第六態樣，提供一種積體電路，其包括：基板；金屬層，其經圖案化以便形成用於互連電路元件之複數個導電軌道；薄膜元件；及絕緣層，其介於該金屬層與該薄膜元件之間，其中介於該薄膜元件與該等導電軌道中之選定者之間的連接件係經由延伸穿過該絕緣層之金屬互連件而形成，以便將該薄 膜元件連接至其他電路組件，該薄膜元件位於該等金屬互連件上方。

因此，有可能提供一種標準化金屬互連件，其促進與該等感測器材料之相對容易的連接。

如本文中所使用，除非上下文清楚地指示為相反情況，否則諸如「在…上方」、「在…上」、「在…下方」等詞代表如圖式中所展示而定向之結構。

如上文所論述，已知之異向性磁電阻(AMR)感測器包括沈積於半導體基板上之磁電阻材料薄膜，通常為坡莫合金(NiFe)。第1圖中展示出先前技術之感測器，通常標示為1。在基板上圖案化磁電阻薄膜以形成具有縱軸之磁電阻元件2。磁電阻元件2充當電阻性感測元件。坡莫合金之磁電阻性質允許磁電阻元件2之電阻在存在磁場的情況下改變大致2%與3%之間。可在加工期間設定坡莫合金之較佳磁化M定向，以使得其平行於感測元件2之縱軸。感測元件2之電阻R取決於電流I之流向與磁電阻元件2內之磁化向量M的定向之間的角度θ，例如，如第2圖中所展示。當電流I平行於磁化向量M時，坡莫合金之電阻R達到其最大值，且當該電流垂直於該磁化向量M時，電阻R達到其最小值。此在第2圖中示意性地例示出，其中已取消電阻軸之原點以強調電阻R隨著角度θ而發生的改變。

為了使感測器可在實質上線性模式下操作(如第1圖中所例示)，金屬條(其可稱為短路棒4或Barber極)安置於磁 電阻元件2之坡莫合金電阻條的頂部並與其接觸，該等金屬條相對於磁電阻元件2之縱軸大體成45°角度，如第1圖中所展示。接點6及7形成於元件2之與短路棒4在同一平面中的任一端處。由於短路棒4相比於坡莫合金磁電阻元件2來說具有更高之導電性，因此短路棒4將磁電阻元件2中之電流方向相對於元件2之縱軸旋轉至大體45°。施加至感測器1之外部磁場H導致磁化向量M之方向發生改變，且因此改變感測器1之電阻。因此，可量測磁場相對於感測器1之相對定向及/或量度。按照慣例，形成短路棒4及對其進行圖案化之磁性材料及導電材料的沈積皆在同一加工設施中於基板上執行。

如上文所提及，歸因於在加工製程中存在通常被視為污染物之坡莫合金或其他材料，在「非清潔加工」設施中製造裝置。可利用之機器及製程限於非清潔加工設施中所存在的該等機器及製程，其相對於「標準」或更現代之加工設施中使用的機器及製程而言通常是過時的。建設新半導體加工設施之巨大成本使得用來建構用於製造感測器裝置之設施很不經濟，由於存在污染性材料，此設施將不可用於製造其他積體電路。因此，目前可利用之AMR感測器技術遭受挑戰，使得裝置尺寸之縮小及效能上之增加通常無法與盛行積體電路製造趨勢保持一致。

第3圖展示出根據一實施例之磁性感測器的平面圖。如所例示，形成感測元件2之坡莫合金薄膜位於短路棒4上。第3圖中所例示之短路棒4的定位與熟習製造異向性 磁電阻感測器領域之技術者的所領會學識及技術偏見相反。在製造製程中，對坡莫合金層之沈積很遲才執行。因此，可在保持「清潔」之第一加工設施中執行沈積坡莫合金之前的全部處理步驟，包括形成用於同一晶圓上之反位線圈及相關聯之控制器的短路棒4、沈積介電層及甚至加工積體電路5(諸如，類比對數位轉換器、數位信號處理器、電流供應器或類似者)，亦即，該第一加工設施不用來沈積感測器層，且因此不處理用來形成磁電阻感測元件2之材料。可接著將裝置移動至第二非清潔設施中以用於沈積感測元件2。

如之前所述，該感測器通常具備線圈8，該線圈可稱為「反位線圈」。線圈8可與感測元件2相關聯且通常於感測元件2下方進行加工。在第4圖中示意性地例示出此配置。應瞭解，在成品裝置中，絕緣層係形成於反位線圈8上以阻止線圈8與感測元件2及/或短路棒4短接。該絕緣層可為諸如具有二氧化矽之介電層。反位線圈8通常具有多個焊墊9(為達成說明之目的而僅展示其中一個)，該等焊墊9在形成線圈8之導電軌道的任一端處形成，以允許與線圈8形成電流連接。又，因為在此實例中，反位線圈8與磁電阻元件2同心地安置，所以感測器一半上之短路棒4之方向相比另一半而言相反，以說明來自反轉線圈8之磁場的相反方向。若線圈8安置於磁電阻元件2之一側，則該等短路棒4全部可保持在相同定向上，例如，如第3圖中所展示。

第5圖為第4圖中所展示之磁性感測器的橫截面圖。短路棒4可嵌入或插入至第一介電層14中，該第一介電層14可提供於半導體基板30上。如所例示，第一介電層14可提供於第二介電層24上。短路棒4實質上全部插入至第一介電層14中。

任何合適數目之短路棒4可安置於介電層14中。短路棒4之數目可取決於若干參數，諸如但不限於感測器中所使用的磁電阻材料、裝置之尺寸及所需的磁靈敏度。定位之準確性程度將取決於在製造期間使用的技術。由於短路棒之製造可在「標準」加工設施中執行，因此本文中所描述之製造製程的優點可在於，所加工的短路棒4可歸因於可用設備之較高標準(解析度)而具有高密度及小特徵尺寸，從而使磁電阻感測器相比於在「非清潔加工設施」中加工的等效磁電阻感測器而言具有改良之效能，該「非清潔加工設施」中具有以較大之最小特徵尺寸來操作的較舊設備。

短路棒4或至少短路棒4之群組大體互相平行，且沿著磁電阻元件2大致等距間隔地定位，以使電流沿著裝置均勻地分佈且由此改良操作之線性度。

有利的是，介電層14可包括氮化矽層(Si₃N₄)以提供光滑表面且因此使安置於其上的感測器元件2之底側具有良好控制的輪廓。介電層14可替代地由SiO₂或任何其他合適介電材料製得。

如所展示，電連接件6及7亦可位於基板30上，該等 電連接件可提供於導電軌道之一端處作為放大墊(焊墊)。或者，該等電連接件可嵌入第二介電層24中。電連接件6及7將磁電阻元件2之第一及第二相對端連接至外部節點(未展示)。

或者，如第6圖中所展示，短路棒4中之一或多個可沈積於介電層14中的一位置處，以使得所選短路棒4a與相關聯之連接件6或7達成電流連接且充當一通孔。在此情況下，在操作期間，電流流經該等連接件6、7中之一者、該所選短路棒4a(充當通孔)且流入磁電阻元件2(或自其流出)。

如所例示，磁電阻元件2係位於第一介電層14及經插入之短路棒4上。感測器元件2可經由在磁場中濺鍍或電子束蒸發而沈積。如第3圖中所展示，磁電阻元件2可以薄條帶之形式沈積，或在更複雜之設計中，可提供為以曲折路徑形式提供之薄條帶(亦即，其寬度遠小於其長度)，以使得該條帶之不同部分形成感測器橋內的不同感測器。

磁電阻元件2之材料可為坡莫合金薄膜材料，其具有大致19%至21%的鐵及大致79%至81%的鎳。然而，其他磁電阻材料係可用的，且可替代地使用。

接著，諸如聚醯亞胺之另一層20可沈積於磁電阻元件2上以保護該磁電阻元件。

可將磁電阻元件2之磁化向量M於製造期間預設為大體平行於該元件之縱軸。

在操作期間，歸因於溫度波動、材料雜質、感測器元 件2中之缺陷及/或僅歸因於磁電阻層暴露於高的外部磁場，M向量之定向可能受到干擾。為解決此變化，可將反位線圈8整合至半導體基板30中。

如第4圖至第6圖中所展示，反位線圈8可安置於第一介電層14下方，且藉由第二介電層24而與導體6及7分開。安置於介電層24中之一或多個導體32a及32b可將反位線圈8電連接至焊墊9，該焊墊可連接至外部節點。可製成連接至反位線圈8的其他連接件以便允許電流流經線圈8，但為達成說明之目的而在第5圖及第6圖中省略了該等其他連接件。反位線圈8可由鋁及/或鈦或任何其他合適導電材料製得。

在使用中，電流可流經反位線圈8以提供非永久性磁場，該磁場充滿磁電阻元件2且重新對準磁化向量M。如熟習此項技術者所知，使用反位線圈8來使磁化向量M週期性地反轉可減少偏移且增加裝置之靈敏度。強度減小之電感應磁場可用來為磁電阻條帶周圍的磁場提供已知的時變作用，以使得箱車型/鎖定型信號處理操作能夠促進對弱磁場的量測及交流(AC)耦合信號處理的使用。

在此示例性實施例中，反位線圈8安置於第三介電層28上，該第三介電層位於半導體基板30上。

第7a圖至第7i圖展示出對應於第6圖中所展示之感測器之各個製造階段的橫截面。雖然該等圖式展示出一特定結構組態，但本發明不限於此且可省略一些層或使用替代性或類似層及材料來替換。

在此實例中，第三介電層28形成於半導體基板30上，如第7a圖中所展示。基板30可為矽或其他合適半導體基板材料。諸如電晶體之積體電路裝置可形成於基板中之其他處。

本文中所提及之第三介電層28及其他介電層可由二氧化矽或氮化矽形成，且可經由熱氧化/熱氮化、化學氣相沈積(CVD)、物理氣相沈積(PVD)或任何其他合適方法來形成。

在裝置中併有反位線圈8之實施例中，例如鋁之導電層可沈積於介電層28之表面上，如第7b圖中所展示，且接著進行選擇性地蝕刻以留下螺旋導電軌道，該螺旋導電軌道在基板30上形成共面反位線圈8，如第4圖中示意性地展示。

第二介電層24可接著沈積於反位線圈8之頂部上，如第7c圖中所展示。可接著將一或多個溝槽或孔隙蝕刻至第二介電層24中且藉由金屬來填充以形成導體32a、32b。導體32a、32b提供路徑以供電流自焊墊9流向反位線圈8。可製成連接至形成反位線圈8之螺旋軌道的另一端的類似連接(未展示)。

如第7d圖中所展示，導電層可沈積於介電層24上且經蝕刻以形成連接器或焊墊6、7及9，該等連接器或焊墊經配置以將磁性感測元件2及反位線圈8之任一端連接至外部節點或半導體基板30上或中的其他電路。該等焊墊6、7及9可由鋁、鈦、類似者或其任何組合而形成。例如具有氮化矽之第一介電層14可接著沈積於該結構之頂部上，如 第7e圖中所展示。接著，可執行異向性蝕刻以產生一系列溝槽33，在該等溝槽中將形成短路棒(Barber極及通孔)，亦如第7e圖中所展示。接著，如第7f圖中所展示，導電層可沈積於介電層14上以填充溝槽33且形成短路棒4及通孔4a。導電層可由任何非鐵金屬(例如鋁或鈦)製成。可使用鎢以實現其高導電性。

在反位線圈8未併入磁性感測器裝置中的實施例中，第7b圖至第7c圖中所描繪的描述反位線圈8、介電層24及導體32a及32b之形成的操作可從製造製程中省略。在此情況下，形成焊墊6、7及9之導電層可直接沈積於第三介電層28上。

形成短路棒4之導電層可使用物理氣相沈積或任何其他合適製程來沈積。可接著使用任何合適回蝕或平坦化製程來移除導電層之頂部，該回蝕或平坦化製程諸如反應性離子蝕刻(RIE)、化學機械拋光(CMP)或其組合。本文中所描述之製造製程的一優點在於，在「非清潔」設施中通常不可利用的化學機械拋光現在可用於磁電阻感測器之製造中，從而使得在介電溝槽中能夠形成金屬短路棒。化學機械拋光或其他回蝕技術移除了第一介電層14上之金屬沈積物，從而使短路棒4及通孔4a插入第一介電層14中。

在「非清潔加工設施」中進行的習知製造中，已使用金屬沈積及化學蝕刻而形成了短路棒，且該等短路棒在特徵尺寸及準確度方面受到蝕刻製程的限制。因此，本文中所描述的製造製程的一優點在於諸如所例示之金屬鑲嵌法 處理的先進處理技術准許調整短路棒尺寸之比例。因此，可實現較窄之短路棒4，從而增加靈敏度且減小特徵尺寸。

一旦已對導電層進行回蝕而形成插入短路棒4，即可對第一介電層14進行圖案化以暴露焊墊7及9，如第7g圖中所展示。

上文之處理步驟可全部在高精確度及「清潔」加工設施內進行，諸如在不進行坡莫合金處理之加工設施中進行。

此時，沈積磁電阻薄膜層2可在不同加工設施中進行。雖然在隨附圖式中未展示，但可用於積體電路加工之任何數目的製程可在對形成磁電阻元件2之層進行沈積之前的任何階段進行。因此，此處理之益處在於，可在「清潔加工設施」中在與磁性感測器所在晶圓相同的晶圓上加工複雜積體電路。

可將無坡莫合金之晶圓轉移至「非清潔」加工設施中。接著，在用以設定磁化向量M之較佳方向的磁場存在下，可藉由例如濺鍍或電子束蒸發製程來沈積磁電阻材料，且進行回蝕以在短路棒4上形成磁電阻層10，如第7h圖中所展示。可將磁電阻層2蝕刻成薄條帶，該薄條帶之一實例可見於第3圖及第4圖中。在所例示之實施例中，可能包含鈦之短路棒4並不延伸穿過絕緣體14以接觸感測器2之介於其電流接點之間的中間部分中的下伏金屬導體。

坡莫合金(NiFe)歸因於其高導磁率、低矯頑磁性、低磁致伸縮及合理磁電阻而可用於磁電阻元件2。可替代地或額外地使用顯示出合適感測性質之任何其他材料。

如第7i圖中所展示，可在該結構上沈積並圖案化諸如聚醯亞胺層20之保護層以提供環境保護且使焊墊7、9保持打開，或可稍後在單獨封裝製程期間打開該等焊墊。

因此，有可能分離兩個加工設施之間的製造製程。在形成諸如短路棒4之特徵時，第一製造設施可提供增強之精確度，而第二製造設施中可具有較不複雜之設備且可沈積感測器材料，且若需要，可沈積環境密封層。

雖然已就其中形成感測器之薄膜展現出磁電阻的感測器情境描述了本發明，但可使用其他薄膜來形成其他感測器。因此，可沈積一或多個薄膜以形成溫度感測器(熱電偶)或能量收集裝置。在能量收集裝置中，可包括變換儲存裝置，諸如電容儲存裝置及/或諸如二極體之單向電流電路或裝置。

第8圖示意性地展示出一熱電偶，其中可在第一加工設施中形成接點40及42以形成連接至第一熱電偶元件50及第二熱電偶元件52之電流連接，該第一熱電偶元件及第二熱電偶元件可在含有該熱電偶之積體電路的生產中的後期階段沈積於接點40及42上。該等接點可與運算放大器44連接。另一接點46亦在第一加工設施中沈積於一基板上，以便形成介於熱電偶元件50與52之間的接合節點。

接點40及42名義上緊靠在一起，且位於熱電偶之第一端處。連接器46為熱電偶之第二端。若熱電偶之第一端與第二端之間存在溫度差，且熱電偶元件50及52具有不同西白克係數(Seebeck coefficient)，則接點40與42之間將 形成電壓差。該放大器可由例如用於信號處理或能量收集之其他電路來替代。

熱電偶元件可含有任何合適金屬。其中之一可為碲化鉍。在電路加工中，熱電偶元件在相當晚才沈積，且可在第二加工設施中沈積。

本文中所描述之方法、系統及/或設備可實施於各種電子裝置中。該等電子裝置之實例可包括但不限於消費者電子產品、消費者電子產品之部分、電子測試設備等。示例性消費者電子產品可包括但不限於無線裝置、行動電話(例如，具有攝影機之智慧型電話)、電腦監視器、電腦、手持式電腦、平板電腦、個人數位助理(PDA)、微波爐、冰箱、立體聲系統、卡式錄音機或播放機、DVD播放機、CD播放機、數位視訊記錄器(DVR)、VCR、MP3播放機、收音機、攝錄像機、攝影機、數位攝影機、可攜式記憶體晶片、洗滌機、乾燥機、洗滌機/乾燥機、複製機、傳真機、掃描儀、多功能周邊裝置、腕表、時鐘等。另外，電子裝置可包括未完成之產品。

除非上下文清楚地作出其他要求，否則貫穿說明書及申請專利範圍中之「包含」、「包括」及類似用語應被解釋為包含性意義，而非排他性或詳盡意義；亦即，「包括但不限於」之意義。因此，此條件性語言通常不意欲暗指一或多個實施例以任何方式要求該等特徵、元件及/或狀態，或一或多個實施例必需包括用於決定是否包括該等特徵、元件及/或狀態或是否將在任一特定實施例中執行該等 特徵、元件及/或狀態的邏輯，無論有或無作者輸入或提示。

「耦合」或「連接」等詞在本文中使用時一般代表可能直接連接抑或藉由一或多個中間元件而連接的兩個或兩個以上元件。另外，「在本文中」、「上文」、「下文」及類似含義之用詞在此申請案中使用時，應整體地代表本申請案，而並非代表本申請案之任何特定部分。在上下文准許之情況下，實施方式中以單數或複數形式使用之詞亦可分別包括該複數或單數個數目。在提及兩個或兩個以上項目的清單時之「或」一詞意欲覆蓋該詞之全部以下解釋：清單中之項目中的任一者；清單中之全部項目；及清單中之項目的任何組合。

本文中之教示可應用於其他系統，而未必是上文所述之系統。上文所述之各種實施例的元件及動作可進行組合以提供其他實施例。

雖然已描述了某些實施例，但該等實施例僅以舉例說明方式呈現，且不意欲限制本揭露內容之範疇。事實上，本文中所述之新穎方法及系統可體現為各種其他形式。此外，可在不脫離本揭露內容之精神的情況下，對本文中所描述之方法及系統的形式作出各種省略、替換及改變。隨附申請專利範圍及其等效物意欲覆蓋該等形式或修改，該等形式或修改皆落入本揭露內容之範疇及精神內。因此，僅參考隨附申請專利範圍來界定本發明之範疇。

已起草了申請專利範圍以供在美國提出申請，其中偏好單項附屬項。然而，對於允許多項附屬項之其他行政轄 區而言，給定類型之附屬項將視為依附相同類型之全部前述申請項，且最終依附於一共有獨立項，此顯然在技術上不可行。

1‧‧‧感測器

2‧‧‧感測元件

4‧‧‧短路棒

6‧‧‧接點

7‧‧‧接點

8‧‧‧線圈

9‧‧‧焊墊

14‧‧‧第一介電層

20‧‧‧聚醯亞胺層

24‧‧‧介電層

28‧‧‧第三介電層

30‧‧‧半導體基板/基板

32a、32b‧‧‧導體

33‧‧‧溝槽

40‧‧‧接點

42‧‧‧接點

44‧‧‧運算放大器

46‧‧‧連接器

50‧‧‧熱電偶元件

52‧‧‧熱電偶元件

現將參看隨附圖式僅以舉例說明方式來描述本發明之實施例。

第1圖為已知磁電阻感測器之示意性平面圖，其中短路棒安置於磁電阻元件上；第2圖為磁電阻與磁化向量同第1圖中所展示之磁電阻元件中之電流所成的角度之間的關係的圖形說明；第3圖為根據一實施例之磁性感測器的平面圖；第4圖為根據一實施例之具有反位線圈之磁性感測器的平面圖，該反位線圈安置於磁性感測器之感測元件的下方；第5圖為第4圖中所展示之感測器的橫截面；第6圖為根據另一實施例之感測器的橫截面；第7a圖至第7i圖為例示出根據一實施例之感測器的製造階段的橫截面圖；及第8圖為根據一實施例之熱電偶的平面圖。

2‧‧‧感測元件

4‧‧‧短路棒

6‧‧‧接點

7‧‧‧接點

Claims (32)

1. 一種磁電阻感測器，其包括：一基板；複數個短路棒；及至少一磁電阻元件，其形成於該基板及該複數個短路棒上，該至少一磁電阻元件與該等短路棒對接並電接觸。
2. 如申請專利範圍第1項之感測器，其中該等短路棒相對於該至少一磁電阻元件之一磁易軸成角度。
3. 如申請專利範圍第1項之感測器，其中該複數個短路棒插入於在該基板上形成之一絕緣層中。
4. 如申請專利範圍第1項之感測器，其進一步包括一絕緣層，該絕緣層形成於該磁電阻元件上方。
5. 如申請專利範圍第1項之感測器，其中該等短路棒包含鎢。
6. 如申請專利範圍第1項之感測器，其中該磁電阻層包含坡莫合金。
7. 如申請專利範圍第1項之感測器，其進一步包括位於一連接層中之複數個導電軌道，該等導電軌道經組配以互連該至少一磁電阻元件與至少一其他電路元件，該連接層安置於該基板與該至少一磁電阻元件之間，且該感測器進一步包括一絕緣體，該絕緣體安置於該等短路棒附近以防止該等短路棒直接與該等導電軌道電接觸。
8. 如申請專利範圍第7項之感測器，其進一步包括用於將該至少一磁電阻感測器連接至該等導電軌道中之所選者 的通孔，該通孔包含鎢且延伸穿過該絕緣體。
9. 一種半導體積體電路，其包括如申請專利範圍第1項所述之感測器。
10. 一種製造一感測器之方法，該方法包括：在一第一加工設施中，於一基板上形成該感測器之一或多個組件；及在一第二加工設施中，於該基板上或於該一或多個組件上沈積一感測器元件。
11. 如申請專利範圍第10項之方法，其包括：在該第一加工設施中：形成插入於一第一介電層或該基板之表面中的複數個短路棒；及在一第二半導體加工設施中：在該複數個短路棒及該第一介電層或該基板上沈積一感測器元件。
12. 如申請專利範圍第10項之方法，其進一步包括：在該第一加工設施中，形成第一導體及第二導體以於該感測器元件與形成於該基板上之電子電路之間進行電接觸，或與外部接點進行電接觸。
13. 如申請專利範圍第10項之方法，其中該感測器包括一第一介電層及一第二介電層，且其中該方法進一步包括：沈積該第二介電層；於該第二介電層上沈積一第一導電層；蝕刻該第一導電層以形成該第一導體及第二導體；沈積該第一介電層，且蝕刻該第一介電層以暴露該第 一導體及第二導體之所選部分，從而與該感測器元件進行接觸。
14. 如申請專利範圍第10項之方法，其進一步包括：沈積一反位線圈導電層；移除該反位線圈導電層之至少部分以形成一反位線圈；及於該反位線圈上沈積該第二介電層。
15. 如申請專利範圍第10項之方法，其中該基板包含矽。
16. 如申請專利範圍第13項之方法，其中該第一介電層及該第二介電層中之至少一者包含二氧化矽或氮化矽。
17. 如申請專利範圍第10項之方法，其中該感測器元件包含坡莫合金。
18. 如申請專利範圍第10項之方法，其中該複數個短路棒包含鎢。
19. 如申請專利範圍第11項之方法，其中形成該等短路棒包括：於該基板或該第一介電層中之至少一者中形成複數個凹陷；及將鎢沈積於該等凹陷中。
20. 如申請專利範圍第19項之方法，其進一步包括：執行化學機械拋光(CMP)及回蝕製程中之至少一者以將鎢自該基板或該第一介電層之一表面上方移除。
21. 如申請專利範圍第10項之方法，其進一步包括：在該第一加工設施中，在該半導體晶圓上加工至少一積體電路。
22. 如申請專利範圍第21項之方法，其中該至少一積體電路中之一或多個經配置以處理來自由該感測器層形成之一感測元件的信號。
23. 一種積體電路，其包括：一基板；一金屬層，其經圖案化以便形成用於互連電路元件之複數個導電軌道；一薄膜元件；及一絕緣層，其介於該金屬層與該薄膜元件之間，其中介於該薄膜元件與該等導電軌道中之所選者之間的連接係藉由延伸穿過該絕緣層之金屬互連件而形成，以便將該薄膜元件與其他電路組件連接在一起，該薄膜元件位於該等金屬互連件上方。
24. 如申請專利範圍第23項之積體電路，其中該薄膜元件具有磁電阻性質。
25. 如申請專利範圍第24項之積體電路，其進一步包括複數個短路棒，該等短路棒經形成而與該薄膜元件進行直接電接觸及觸面接觸。
26. 如申請專利範圍第25項之積體電路，其中該等短路棒由該絕緣層及該薄膜元件環繞，以使得該等短路棒不與該金屬層中之該複數個導體實體地接觸。
27. 如申請專利範圍第23項之積體電路，其中該薄膜元件為一薄膜電阻器。
28. 如申請專利範圍第23項之積體電路，其中該薄膜元 件由具有不同西白克係數(Seebeck coefficient)之至少兩種材料形成，以使得該至少兩種材料形成一熱電偶。
29. 如申請專利範圍第28項之積體電路，其中該至少兩種材料中之至少一者包含碲化鉍。
30. 如申請專利範圍第28項之積體電路，其中該熱電偶連接至一緩衝器、放大器或一信號處理電路中之至少一者。
31. 一種製造具有一薄膜感測器層之一感測器的方法，該方法包括：在一第一加工設施中，在一基板上形成除該感測器層之外的該感測器之一或多個組件。
32. 一種製造一感測器之方法，該方法包括在一第二加工設施處，於一基板上接收一感測器，該感測器由除一感測器層之外的該感測器之一或多個組件組成；及在該第二加工設施中，於該一或多個組件上沈積一感測器層。