CN105097930A - 半导体器件的制作方法及半导体器件 - Google Patents
半导体器件的制作方法及半导体器件 Download PDFInfo
- Publication number
- CN105097930A CN105097930A CN201410220039.4A CN201410220039A CN105097930A CN 105097930 A CN105097930 A CN 105097930A CN 201410220039 A CN201410220039 A CN 201410220039A CN 105097930 A CN105097930 A CN 105097930A
- Authority
- CN
- China
- Prior art keywords
- substrate
- material layer
- layer
- grid
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体器件的制作方法及半导体器件。其中,该制作方法包括:在衬底的正面上形成栅极,并在衬底的背面上形成与栅极的材料相同的栅极材料层;在栅极的侧壁上形成侧壁层,并在栅极材料层的表面上形成与侧壁层的材料相同的侧壁材料层;在侧壁材料层远离衬底的一侧上形成介质层;形成覆盖栅极、侧壁层以及衬底的裸露表面的应变材料层;执行退火工艺以在栅极和衬底中朝向应变材料层的一侧形成应力层;以及湿法刻蚀去除应变材料层。该制作方法减少了由湿法刻蚀造成的衬底背面的损伤,从而减少了衬底背面的损伤对所形成的半导体器件以及后续制程的机台及环境的污染,从而提高了产品的良率。
Description
技术领域
本申请涉及半导体集成电路制作技术领域,具体而言,涉及一种半导体器件的制作方法及半导体器件。
背景技术
在半导体器件的制作过程中,在衬底的正面上形成栅极和侧壁层后,通常需要在栅极、侧壁层以及衬底的裸露表面上形成应变材料层,然后通过退火工艺在栅极和栅极的两侧衬底中形成应力层,以提高载流子的迁移率并最终提高半导体器件的性能。在形成应力层之后,还需要通过湿法刻蚀去除应变材料层。然而,上述湿法刻蚀的步骤会对衬底的背面产生损伤(例如缺陷等),这些损伤会成为污染源,污染所形成的半导体器件以及后续制程的机台及环境,进而降低了产品的良率。
图1至图3示出了上述半导体器件的制作过程。上述半导体器件的制作包括以下步骤:首先,在衬底10′的正面上形成栅极20′和位于栅极20′的侧壁上的侧壁层40′,并在衬底10′的背面上远离衬底10′的背面方向上依次形成栅极材料层30′和侧壁材料层50′,其结构如图1所示;然后,形成覆盖栅极20′、侧壁层40′以及衬底10′的裸露表面的应变材料层60′,进而形成如图2所示的基体结构;最后,对衬底10′以及位于衬底10′上的器件进行退火,以使应力“记忆”在栅极20′和衬底10′中形成应力层80′,并通过湿法刻蚀去除应变材料层60′,得到如图3所示的基体结构。
上述应变材料层通常为SiN或SiON,通过湿法刻蚀去除上述应变材料层的方式通常为浸泡法。在去除上述应变材料层时,衬底栅极的侧壁上形成了侧壁层,因此栅极不会受到损伤。然而,上述湿法刻蚀的步骤会刻蚀衬底背面上的侧壁材料层,并对衬底的背面产生损伤(例如缺陷等),这些损伤会成为污染源,污染所形成的半导体器件以及后续制程的机台及环境,进而降低了产品的良率。目前,在半导体器件中形成应力层的过程中,上述问题还没有得到有效解决。
发明内容
本申请旨在提供一种半导体器件的制作方法及半导体器件,以减少半导体器件的制作过程对衬底的背面产生的损伤。
为了实现上述目的,本申请提供了一种半导体器件的制作方法,包括:在衬底的正面上形成栅极,并在衬底的背面上形成与栅极的材料相同的栅极材料层;在栅极的侧壁上形成侧壁层,并在栅极材料层的表面上形成与侧壁层的材料相同的侧壁材料层;在侧壁材料层远离衬底的一侧上形成介质层;形成覆盖栅极、侧壁层以及衬底的裸露表面的应变材料层;执行退火工艺以在栅极和衬底中朝向应变材料层的一侧形成应力层;以及湿法刻蚀去除应变材料层。
进一步地,上述制作方法中,形成介质层的步骤包括:形成覆盖衬底、栅极、侧壁层和侧壁材料层的介质预备层;以及去除介质预备层中位于衬底、栅极和侧壁层表面上的部分,形成介质层。
进一步地,上述制作方法中,形成介质预备层的步骤中,在侧壁材料层上形成厚度为侧壁材料层的厚度1/4~3/4的介质预备层。
进一步地,上述制作方法中,去除介质预备层的工艺为湿法刻蚀,湿法刻蚀的方式为喷淋法。
进一步地,上述制作方法中,介质层的刻蚀速率小于应变材料层的刻蚀速率。
进一步地,上述制作方法中,介质层为SiO2。
进一步地,上述制作方法中,应变材料层为SiN或SiON。
进一步地,上述制作方法中,去除应变材料层的步骤中,湿法刻蚀的方式为浸泡法。
本申请还提供了一种半导体器件,包括衬底,设置于衬底的正面上的栅极,设置于栅极的侧壁上的侧壁层,沿远离衬底的背面方向依次设置于衬底的背面上的栅极材料层和侧壁材料层,以及设置在栅极中远离衬底的一侧和衬底中靠近栅极的一侧的应力层,其中该半导体器件还包括设置于侧壁材料层的表面上的介质层。
进一步地,上述半导体器件中,介质层的厚度为侧壁材料层的厚度的1/4~3/4。
进一步地,上述半导体器件中,所述介质层为SiO2。
应用本申请提供的技术方案,通过在位于衬底的背面上的侧壁材料层上形成介质层,从而避免了侧壁材料层接触后续湿法刻蚀中的刻蚀液,减少了由湿法刻蚀造成的衬底背面的损伤,从而减少了衬底背面的损伤对所形成的半导体器件以及后续制程的机台及环境的污染,从而提高了产品的良率。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有半导体器件的制作方法中,在衬底的正面上形成栅极和位于栅极的侧壁上的侧壁层,并在衬底的背面上沿远离衬底的背面方向上依次形成栅极材料层和侧壁材料层后的基体的剖面结构示意图;
图2示出了形成覆盖图1所示的栅极、侧壁层以及衬底的裸露表面的应变材料层后的基体的剖面结构示意图;
图3示出了对图2所示的衬底以及位于衬底上的器件进行退火以形成应力层,并通过湿法刻蚀去除图2所示的应变材料层后的基体的剖面结构示意图;
图4示出了本申请实施方式提供的半导体器件的制作方法的流程示意图;
图5示出了本申请实施方式提供的半导体器件的制作方法中,在衬底的正面上形成栅极和位于栅极的侧壁上的侧壁层,并在衬底的背面上远离衬底的背面方向上依次形成栅极材料层和侧壁材料层后的基体的剖面结构示意图;
图6示出了形成覆盖图5所示的衬底、栅极、侧壁层和侧壁材料层的介质预备层后的基体的剖面结构示意图;
图7示出了去除图6所示的介质预备层的位于衬底、栅极和侧壁层表面上的部分,形成介质层后的基体的剖面结构示意图;
图8示出了形成覆盖图7所示的栅极、侧壁层以及衬底的裸露表面的应变材料层后的基体的剖面结构示意图;以及
图9示出了在图8所示的栅极和衬底中形成应力层,以及湿法刻蚀去除图8中的应变材料层后的基体的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术中所介绍的,半导体器件的制作过程对衬底的背面产生的损伤(产生缺陷等)。本申请的发明人针对上述问题进行研究,提出了一种半导体器件的制作方法。如图4所示,该制作方法包括:在衬底的正面上形成栅极,并在衬底的背面上形成与栅极的材料相同的栅极材料层;在栅极的侧壁上形成侧壁层,并在栅极材料层的表面上形成与侧壁层的材料相同的侧壁材料层;在侧壁材料层远离衬底的一侧上形成介质层;形成覆盖栅极、侧壁层以及衬底的裸露表面的应变材料层;执行退火工艺以在栅极和衬底中朝向应变材料层的一侧形成应力层;以及湿法刻蚀去除应变材料层。
上述制作方法通过在位于衬底的背面上的侧壁材料层上形成介质层,从而避免了侧壁材料层接触后续湿法刻蚀中的刻蚀液,减少了由湿法刻蚀造成的衬底背面的损伤,从而减少了衬底背面的损伤对所形成的半导体器件以及后续制程的机台及环境的污染,从而提高了产品的良率。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图5至图9示出了本申请提供的半导体器件的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图5至图9,进一步说明本申请所提供的半导体器件的制作方法。
首先,在衬底10的正面上形成栅极20和位于栅极20的侧壁上的侧壁层40,并在衬底10的背面沿远离衬底10的方向依次形成栅极材料层30和侧壁材料层50,其结构如图5所示。一种可选地实施方式中,该步骤包括:首先,在衬底10的正面上形成栅极20,并在衬底10的背面上形成栅极材料层30;然后,在栅极20的侧壁上形成侧壁层40,并在栅极材料层30上形成侧壁材料层50。其中,上述栅极20和栅极材料层30的材料相同,且同时形成;上述侧壁层40和侧壁材料层50的材料相同,且同时形成。
上述衬底10可以为单晶硅、绝缘体上硅(SOI)或锗硅(SiGe)等。作为示例,在本实施例中,选用单晶硅作为衬底10的材料。上述栅极20和栅极材料层30可以为多晶硅或金属层,例如Cu或Al。上述侧壁层40和侧壁材料层50可以为本领域中常见的介质材料层,例如SiN等。形成上述栅极20和栅极材料层30,以及形成侧壁层40和侧壁材料层50的工艺为双面生长工艺(例如炉管沉积工艺等),即在衬底10的正面和背面上同时沉积待沉积的材料。上述工艺为本领域现有技术,在此不再赘述。
完成在衬底10的正面上形成栅极20和位于栅极20的侧壁上的侧壁层40,并在衬底10的背面沿远离衬底10的方向依次形成栅极材料层30和侧壁材料层50的步骤之后,在图5所示的侧壁材料层50远离衬底的一侧上形成介质层60,形成如图7所述的基体结构。在一种优选实施方式中,形成上述介质层60的步骤包括:形成覆盖衬底10、栅极20、侧壁层40和侧壁材料层50的介质预备层60′,进而形成如图6所示的基体结构;以及去除位于衬底10、栅极20和侧壁层40表面上的介质预备层60′,形成介质层60,其结构如图7所示。
上述介质预备层60′可以为本领域常见的介质材料,在一种优选的实施方式中,上述介质预备层60′的刻蚀速率小于应变材料层70的刻蚀速率。此时,介质层60更难被刻蚀去除,从而更能避免侧壁材料层50因受到后续湿法刻蚀而造成的损伤。更优选地,上述介质预备层60′为SiO2,侧壁材料层50为SiN。
为了更好地避免湿法刻蚀对衬底10的背面造成的损伤,在一种优选的实施方式中,在侧壁材料层50上形成厚度为侧壁材料层50的厚度1/4~3/4的介质预备层60′。形成上述介质预备层60′的工艺可以为炉管沉积工艺,例如LPCVD(低压化学气相沉积)等。当采用LPCVD形成SiO2作为介质预备层60′时,一种可选的实施方式中,采用SiH4和O2作为反应气体,反应的温度为450℃~600℃,反应的压力为0.3~0.6Torr。
刻蚀上述介质预备层60′的工艺为湿法刻蚀,湿法刻蚀的方式为喷淋法,优选为旋转喷淋法。上述湿法刻蚀所采用的刻蚀液可以根据介质预备层60′的材料进行选择。例如,当介质预备层60′为SiO2时,上述湿法刻蚀所采用的刻蚀液可以为氢氟酸,湿法刻蚀的工艺条件可以根据实际工艺需求进行设置。在一种可选的实施方式中,以氢氟酸的体积分数为5%~30%的氢氟酸溶液作为刻蚀液,采用旋转喷淋法刻蚀上述介质预备层60′,包括以下步骤:将氢氟酸溶液喷涂到衬底10的正面上,并通过低速旋转(300~500rpm)使氢氟酸溶液均匀分布在衬底10的正面上,在温度为20~45℃的条件下对衬底10的正面上的介质预备层60′进行刻蚀,刻蚀的时间为30~120秒。
完成在侧壁材料层50远离衬底的一侧上形成图7所述的介质层60步骤之后,形成覆盖图7所示的栅极20、侧壁层40以及衬底10的裸露表面的应变材料层70,进而形成如图8所示的基体结构。在该步骤中,形成上述应变材料层70的工艺为单面生长工艺(例如化学气相沉积等),即只在衬底10的一面(这里为衬底10的正面)上形成应变材料层70。当对上述应变材料层70进行退火时,应变材料中的应力会“记忆”在栅极20和衬底10中形成应力层80。优选地,应变材料层70为SiN或SiON。
完成形成覆盖栅极20、侧壁层40以及衬底10的裸露表面的应变材料层70(如图8所示)的步骤之后,执行退火工艺以在图8所示的栅极20和衬底10中形成应力层80,并湿法刻蚀去除应变材料层70,进而形成如图9所示的基体结构。通过对衬底10以及位于衬底10上的器件进行退火工艺后,应变材料层70中的应力会“记忆”在栅极20和衬底10中形成应力层80。
上述湿法刻蚀的方式为浸泡法,湿法刻蚀所采用的刻蚀液可以根据应变材料层70的材料进行选择。当应变材料层70为SiN或SiON时,上述湿法刻蚀所采用的刻蚀液可以为磷酸。此时,湿法刻蚀的工艺条件可以根据实际工艺需求进行设置。在一种可选的实施方式中,以磷酸的体积分数为5%~20%的磷酸溶液作为刻蚀液,采用浸泡法刻蚀去除上述应变材料层70,包括以下步骤:将磷酸溶液倒入刻蚀槽中,并将磷酸溶液的温度控制在20~45℃,然后将包含上述应变材料层70的芯片置于刻蚀槽中进行刻蚀,刻蚀的时间为30~120秒。
本申请还提供了一种半导体器件。该半导体器件包括衬底10,设置于衬底10的正面上的栅极20,设置于栅极20的侧壁上的侧壁层40,沿远离衬底10的背面方向依次设置于衬底的背面上的栅极材料层30和侧壁材料层50,以及设置在栅极20中远离衬底10的一侧和衬底10中靠近栅极20的一侧的应力层80,其中该半导体器件还包括设置于侧壁材料层50的表面上的介质层60(如图7至9所示)。该半导体器件中衬底背面的损伤得以降低,从而提高了产品的良率。
为了更好地避免湿法刻蚀对衬底10的背面造成的损伤,在一种优选的实施方式中,介质层60的厚度为侧壁材料层50的厚度1/4~3/4。上述介质层60可以为本领域常见的介质材料,在一种优选的实施方式中,上述介质层60为SiO2。此时,介质层60难以被刻蚀去除,从而更能避免侧壁材料层50因受到后续湿法刻蚀而造成的损伤。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:通过在位于衬底的背面上的侧壁材料层上形成介质层,从而避免了侧壁材料层接触后续湿法刻蚀中的刻蚀液,减少了由湿法刻蚀造成的衬底背面的损伤,从而减少了衬底背面的损伤对所形成的半导体器件以及后续制程的机台及环境的污染,从而提高了产品的良率。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种半导体器件的制作方法,包括:
在衬底的正面上形成栅极,并在所述衬底的背面上形成与所述栅极的材料相同的栅极材料层;
在所述栅极的侧壁上形成侧壁层,并在所述栅极材料层的表面上形成与所述侧壁层的材料相同的侧壁材料层;
在所述侧壁材料层远离所述衬底的一侧上形成介质层;
形成覆盖所述栅极、侧壁层以及衬底的裸露表面的应变材料层;
执行退火工艺以在所述栅极和衬底中朝向所述应变材料层的一侧形成应力层;以及
湿法刻蚀去除所述应变材料层。
2.根据权利要求1所述的制作方法,其特征在于,形成所述介质层的步骤包括:
形成覆盖所述衬底、栅极、侧壁层和侧壁材料层的介质预备层;以及
去除所述介质预备层中位于所述衬底、栅极和侧壁层表面上的部分,形成所述介质层。
3.根据权利要求2所述的制作方法,其特征在于,形成所述介质预备层的步骤中,在侧壁材料层上形成厚度为所述侧壁材料层的厚度1/4~3/4的所述介质预备层。
4.根据权利要求2所述的制作方法,其特征在于,去除所述介质预备层的工艺为湿法刻蚀,所述湿法刻蚀的方式为喷淋法。
5.根据权利要求1至4中任一项所述的制作方法,其特征在于,所述介质层的刻蚀速率小于所述应变材料层的刻蚀速率。
6.根据权利要求1至4中任一项所述的制作方法,其特征在于,所述介质层为SiO2。
7.根据权利要求1所述的制作方法,其特征在于,所述应变材料层为SiN或SiON。
8.根据权利要求7所述的制作方法,其特征在于,去除所述应变材料层的步骤中,所述湿法刻蚀的方式为浸泡法。
9.一种半导体器件,包括衬底,设置于所述衬底的正面上的栅极,设置于所述栅极的侧壁上的侧壁层,沿远离所述衬底的背面方向依次设置于所述衬底的背面上的栅极材料层和侧壁材料层,以及设置在所述栅极中远离所述衬底的一侧和所述衬底中靠近所述栅极的一侧的应力层,其特征在于,所述半导体器件还包括设置于所述侧壁材料层的表面上的介质层。
10.根据权利要求9所述的半导体器件,其特征在于,所述介质层的厚度为所述侧壁材料层的厚度的1/4~3/4。
11.根据权利要求9或10所述的半导体器件,其特征在于,所述介质层为SiO2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410220039.4A CN105097930A (zh) | 2014-05-22 | 2014-05-22 | 半导体器件的制作方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410220039.4A CN105097930A (zh) | 2014-05-22 | 2014-05-22 | 半导体器件的制作方法及半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105097930A true CN105097930A (zh) | 2015-11-25 |
Family
ID=54577968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410220039.4A Pending CN105097930A (zh) | 2014-05-22 | 2014-05-22 | 半导体器件的制作方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097930A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1630028A (zh) * | 2003-11-19 | 2005-06-22 | 松下电器产业株式会社 | 制造半导体器件的方法和装置 |
US20070228482A1 (en) * | 2006-03-31 | 2007-10-04 | Andy Wei | Technique for providing stress sources in transistors in close proximity to a channel region by recessing drain and source regions |
CN102024705A (zh) * | 2009-09-22 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件以及用于制造半导体器件的方法 |
CN102082126A (zh) * | 2009-11-26 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
-
2014
- 2014-05-22 CN CN201410220039.4A patent/CN105097930A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1630028A (zh) * | 2003-11-19 | 2005-06-22 | 松下电器产业株式会社 | 制造半导体器件的方法和装置 |
US20070228482A1 (en) * | 2006-03-31 | 2007-10-04 | Andy Wei | Technique for providing stress sources in transistors in close proximity to a channel region by recessing drain and source regions |
CN102024705A (zh) * | 2009-09-22 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件以及用于制造半导体器件的方法 |
CN102082126A (zh) * | 2009-11-26 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102169853B (zh) | 集成电路结构的形成方法 | |
US20070148840A1 (en) | Method of forming fin transistor | |
CN104425566B (zh) | 具有凹陷顶面的源极/漏极应力源 | |
CN103943548A (zh) | 分立式场氧结构的半导体器件的制造方法 | |
CN104810245B (zh) | 改善沟槽形貌方法 | |
CN104952706A (zh) | 一种半导体器件的制备方法 | |
CN102005373B (zh) | 栅极及功率场效应管的制造方法 | |
CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
CN103377928A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN105097930A (zh) | 半导体器件的制作方法及半导体器件 | |
CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
CN103035500B (zh) | 沟槽栅的形成方法 | |
CN104576510B (zh) | 自对准接触孔刻蚀方法 | |
CN102867749B (zh) | Mos晶体管的形成方法 | |
CN101800172B (zh) | 一种自对准多晶硅浮栅的制作方法 | |
CN102446832B (zh) | 一种避免双刻蚀阻挡层引起的接触孔不通的方法 | |
CN103839868A (zh) | 浅沟槽隔离结构的制作方法 | |
CN104752352A (zh) | 半导体器件及其制作方法 | |
CN105097541B (zh) | 一种FinFET半导体器件以及制备方法 | |
CN104716042B (zh) | 一种半导体器件的制造方法 | |
CN102427031A (zh) | 一种制作多晶硅侧墙的方法 | |
CN102024751B (zh) | 一种tft有源矩阵的新型制造方法 | |
CN105702724A (zh) | 半导体器件及其形成方法 | |
CN104465518A (zh) | 栅极制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |
|
RJ01 | Rejection of invention patent application after publication |