CN1630028A - 制造半导体器件的方法和装置 - Google Patents
制造半导体器件的方法和装置 Download PDFInfo
- Publication number
- CN1630028A CN1630028A CNA2004100949342A CN200410094934A CN1630028A CN 1630028 A CN1630028 A CN 1630028A CN A2004100949342 A CNA2004100949342 A CN A2004100949342A CN 200410094934 A CN200410094934 A CN 200410094934A CN 1630028 A CN1630028 A CN 1630028A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- film
- btbas
- rear side
- sin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 125000006850 spacer group Chemical group 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 67
- 238000007254 oxidation reaction Methods 0.000 claims description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 238000004519 manufacturing process Methods 0.000 claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 238000009835 boiling Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 229910052710 silicon Inorganic materials 0.000 description 43
- 239000010703 silicon Substances 0.000 description 43
- 230000014509 gene expression Effects 0.000 description 27
- 239000002245 particle Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 239000012634 fragment Substances 0.000 description 9
- 238000007789 sealing Methods 0.000 description 8
- 229910017052 cobalt Inorganic materials 0.000 description 7
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 208000037656 Respiratory Sounds Diseases 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008485 antagonism Effects 0.000 description 1
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- VHFBTKQOIBRGQP-UHFFFAOYSA-N fluoro nitrate Chemical compound [O-][N+](=O)OF VHFBTKQOIBRGQP-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 125000000999 tert-butyl group Chemical group [H]C([H])([H])C(*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02082—Cleaning product to be cleaned
- H01L21/0209—Cleaning of wafer backside
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种用于制造半导体器件的方法，其中，在形成用于侧壁或衬垫的BTBAS－SiN膜和用作偏移隔离层的氧化物膜的同时在半导体衬底背面侧上形成的BTBAS－SiN膜和氧化物膜完全被去除，从而使半导体衬底的背面暴露；在半导体衬底的背面被暴露后，利用静电吸盘或真空吸盘作为晶片装卸器在处理或传送半导体衬底的过程中对半导体衬底进行装卸。
Description
技术领域
本发明涉及制造半导体器件的方法和装置，尤其涉及在制造半导体器件的过程中防止半导体衬底的背面产生颗粒的技术。
背景技术
传统上，用于蚀刻阻止膜(stop film)等的氮化硅(SiN)膜使用二氯甲硅烷(SiH2Cl2)、甲硅烷(SiH4)或乙硅烷(Si2H6)和氨(NH3)作为原料气体，并且在大约750摄氏度的处理过程中通过低压化学气相沉积(CVD)方法形成(LP-SiN膜)。然而，需要一种器件，其能够满足对于设计和规格方面的日益增长的高要求，以便响应器件的致密化和精制化。特别地，需要热平衡被减小，因为对于掺杂剂来说，需要响应高速电路操作而被浅接(shallow-jointed)。
前述趋势产生使用叔丁基氨基硅烷(BTBAS)作为原料的SiN膜的应用，该膜能在等于或低于600摄氏度的温度下形成在LLD侧壁膜或接触件蚀刻阻止膜上(未审查日本专利申请公开No.2002-230248)。
晶片的背面的传统结构如图16所示，其中附图标记160表示作为半导体衬底的硅衬底，附图标记161表示背面密封氧化物膜，附图标记162表示BTBAS-SiN膜。
在硅衬底160的背面上形成SiN膜162作为后表面屏蔽膜，以便防止硅衬底160的背面被布线步骤中用于布线的Cu污染。
制造传统MOS晶体管的流程图示出在图17中。在步骤S101中，元件隔离部分形成在硅衬底上。在步骤S102中，形成晶体管。在步骤S103中，形成中间层绝缘膜。在步骤S104中，实施用于第一布线的光刻处理。在步骤S105中，实施布线。在步骤S106中，硅衬底的背面被清洁。在步骤S107中，实施用于第二布线的光刻处理。其后，用于第三及其后的布线的布线以相同的方式被实施。
BTBAS-SiN膜162与LP-SiN膜相比较弱。因此，当晶片通过静电吸盘或真空吸盘被固定时，邻接晶片背面的吸盘可能在晶片背面上的BTBAS-SiN膜162中产生裂纹。裂纹可能到达作为硅衬底160的基础的背面密封氧化物膜161。
结果，由裂纹引起的BTBAS-SiN膜162的碎片可能在其后的光刻步骤(步骤S104)中从晶片的背面上剥落下来，并落到晶片容纳盒中紧接所述晶片之下而设的晶片上，并且碎片可能在晶片上产生颗粒。
此外，当使用氢氟酸基剂的清洁步骤(步骤S106)被包括在布线步骤(步骤S105)和光刻步骤(步骤S107)之间时，接地氧化物膜被通过背面上产生的裂纹渗入的化学药品蚀刻。在蚀刻过程中，BTBAS-SiN膜162的碎片脱离下来。被剥离的碎片落在晶片容纳盒中紧位于所述晶片之下而设的晶片上，可能在晶片上产生颗粒。
发明内容
根据本发明的用于制造半导体器件的方法包括：
第一步骤，在半导体衬底上形成用于栅电极的多晶硅膜；
第二步骤，在形成多晶硅膜之后，去除形成在半导体衬底背面侧的多晶硅膜；
第三步骤，在半导体衬底上形成用作偏移隔离层(offset spacer)的氧化物膜；
第四步骤，在半导体衬底上形成用于侧壁和衬垫(liner)中的至少一个的BTBAS-SiN膜；
第五步骤，去除形成在半导体衬底背面侧上的全部氧化物膜和BTBAS-SiN膜，并使半导体衬底的背面暴露；以及
第六步骤，在背面被暴露后，利用晶片装卸器在处理或传送半导体衬底的过程中装卸(handling)半导体衬底。
根据优选的实施例，在第二步骤中，去除在形成栅极多晶硅膜的同时在半导体衬底背面侧形成的多晶硅膜。
根据优选的实施例，在第五步骤中，去除在形成用作偏移隔离层的BTBAS-SiN膜和氧化物膜的同时在半导体衬底背面侧上形成的全部BTBAS-SiN膜和氧化物膜，从而使半导体衬底的背面被暴露。
根据优选的实施例，在第六步骤中，晶片装卸器是静电吸盘或真空吸盘。
根据本发明，在半导体衬底的背面侧的BTBAS-SiN膜和氧化物膜被完全去除，使得半导体衬底的背面被暴露，从而能在随后的步骤中防止从半导体衬底的背面侧产生颗粒，其中静电吸盘或真空吸盘被用于晶片的处理或传送。结果，能制造稳定的晶体管。
附图简述
通过例子的方式描述本发明，本发明不限于附图中的图例，在图中相同的标号表示相同的元件，其中：
图1是用于描述本发明第一实施例的栅极形成步骤的流程图；
图2A是用于描述第一实施例的、栅极形成之后的晶片的剖视图；
图2B是在衬底的背面侧上的BTBAS-SiN膜和氧化物膜被去除之后的晶片的剖视图；
图3是用于描述本发明第三实施例的栅极形成步骤的流程图；
图4A是用于描述第三实施例的、栅极形成之后的晶片的剖视图；
图4B是在衬底背面侧上的BTBAS-SiN膜和类似物被去除之后的晶片的剖视图；
图5是用于描述本发明第四实施例的栅极形成步骤的流程图；
图6A是用于描述第四实施例的、栅极形成之后的晶片的剖视图；
图6B是在衬底背面侧上的BTBAS-SiN膜或类似物被去除之后的晶片的剖视图；
图7是用于描述本发明第五实施例的元件隔离形成步骤的流程图；
图8是用于描述第五实施例的栅极形成步骤的流程图；
图9A是用于描述第五实施例的、形成元件隔离和栅极之后的晶片的剖视图；
图9B是衬底背面侧上的BTBAS-SiN膜和类似物被去除之后的晶片的剖视图；
图10是侧剖视图，示出了根据传统方法颗粒落在盒中紧下方的晶片上的情况；
图11是示出第六实施例的侧剖视图，其示出了盒内部的情况；
图12A是平面图，示出了根据传统方法通过真空吸盘处理晶片的从晶片的背面侧的观测结果；
图12B是沿图12A中A-A线取的剖视图；
图13A是平面图，示出了根据本发明第七实施例的准备好通过支撑夹具来进行处理的晶片的从晶片的背面侧的观测结果；
图13B是沿图13A中A-A线取的剖视图，示出了通过支撑晶片的四个角来传送晶片的方法；
图14A的平面图示出了根据传统方法怎样保持通过静电吸盘被处理的晶片的从晶片的背面侧看的观测结果；
图14B是沿图14A中A-A线取的剖视图；
图14C的平面图示出了根据传统技术怎样保持通过真空吸盘被处理的晶片的从晶片的背面侧的观测结果；
图14D是沿图14C中A-A线取的剖视图；
图15A是根据本发明第八实施例的示出了晶片被安装在晶片导环上时的状态的平面图；
图15B是沿图15A中A-A线取的剖视图；
图16是扩散过程中典型的硅衬底背面的剖视结构的示意图；
图17是制造传统MOS晶体管的流程图。
具体实施方式
下面将参考附图详细描述本发明的优选实施例。
第一实施例
参考图1、2A和2B描述根据本发明第一优选实施例的制造半导体器件的方法。
根据第一优选实施例，在应用于过程的低温BTBAS-SiN膜中，低温BTBAS-SiN膜形成为衬垫(liner)(如图1所示)，以便降低热平衡，然后在作为半导体衬底的晶片的背面侧上的低温BTBAS-SiN膜被完全去除。
作为去除的结果，在形成中间层绝缘膜或类似物的情况中，能防止在通过静电吸盘或真空吸盘传送晶片的后续步骤中从晶片的背面产生颗粒，从而能够使稳定的晶体管被制造。
参考前述附图，在步骤S1中，200nm的多晶硅利用低压CVD方法通过栅极氧化物膜4被沉积在硅衬底(晶片)2(这是半导体衬底的一个例子)上，从而形成用于栅电极的多晶硅膜5。膜形成温度设定在620摄氏度和650摄氏度之间。
在步骤S2中，在形成栅电极多晶硅膜5的同时在硅衬底2的背面侧上形成的多晶硅膜被去除。
在步骤S3中，由HTO(高温氧化物膜)和TEOS(四乙基原硅酸酯)制成的氧化物膜作为硬掩模被沉积，以便形成具有低密度掺杂漏极(LDD)结构的偏移隔离层7。
在步骤S4中，通过光刻技术和干蚀刻技术精细地处理栅极。
在步骤S5中，形成偏移(offset)隔离层7。
背面密封氧化物膜和TEOS氧化物膜可以在沉积用作偏移隔离层7的氧化物膜之前形成在硅衬底2的背面侧上。
在步骤S6中，沉积用于侧壁8的50-60nm厚的BTBAS-SiN膜，并且通过光刻和干蚀刻以与上述相同的方法形成栅极。用于沉积BTBAS-SiN膜的沉积温度设定在580摄氏度和600摄氏度之间。
在步骤S7中，硅化钴6有选择地在硅化钴步骤中形成，并且沉积30-40nm厚的用于衬垫9的BTBAS-SiN膜。
在步骤S8中，用于BTBAS-SiN膜的沉积温度设定在580摄氏度和600摄氏度之间。
图2A示出了前述步骤所获得的晶片1。
图2A中的附图标记2表示硅衬底、3表示用于电隔离各个元件的元件隔离部分、4表示MOS晶体管的栅极氧化物膜、5表示由多晶硅膜形成的栅电极、6表示硅化钴、7表示偏移隔离层、8表示侧壁、9表示衬垫、24表示用于形成源极/漏极的扩散层。
10表示由背面密封氧化物膜、TEOS氧化物膜和偏移隔离层氧化物膜形成的背面侧氧化物膜，11表示在形成侧壁8和衬垫9的同时在硅衬底2的背面侧上形成的BTBAS-SiN膜。
在步骤9中，对硅衬底2的背面侧进行使用氢氟酸(49％)或磷酸沸腾(热磷酸)(160摄氏度)储液的湿蚀刻处理，从而去除BTBAS-SiN膜11和背面侧氧化物膜10，并且使硅衬底2的背面暴露。图2B示出了暴露状态。
作为实施前述步骤的结果，即使在形成中间层绝缘膜或类似物的情况下使用静电吸盘或真空吸盘来处理或传递晶片的后续步骤中，也能防止从硅衬底2的背面产生颗粒。在前述状态下能够制造稳定的MOS晶体管。
第二实施例
下面描述根据本发明第二优选实施例的制造半导体器件的方法。
第一实施例中描述的步骤S1-S8也在根据第二实施例的方法中实施。然而，在其后的步骤中，Cu从硅衬底2的背面扩散，从而，如果紧跟着根据第一实施例的只去除BTBAS-SiN膜11的方法，会对MOS晶体管的性能产生负面影响。
与根据第一实施例的制造方法不同，第二实施例的特征在于，使用氢氟酸(49％)或磷酸沸腾(热磷酸)(160摄氏度)储液通过湿蚀刻处理从硅衬底2的背面侧上只去除BTBAS-SiN膜11，背面侧氧化物膜10被保持以被用作屏蔽膜，用于在布线步骤中防止Cu从背面扩散到硅衬底2中。作为实施前述步骤的结果，即使在形成中间层绝缘膜或类似物的情况下使用静电吸盘或真空吸盘来处理或传递晶片的后续步骤中，也能防止从硅衬底2的背面产生颗粒，并且还能够防止Cu从硅衬底2的背面扩散，从而制造稳定的MOS晶体管。
第三实施例
下面将参考图3、4和16描述根据本发明第三优选实施例的制造半导体器件的方法。
在步骤S11中，沉积栅极多晶硅膜5。
在步骤S12-S17中，没有去除硅衬底2的背面侧上的多晶硅膜12，与前述步骤S3-S8相同的步骤被实施。
在步骤S18中，硅衬底2的背面上的BTBAS-SiN膜被去除。
图4A中的附图标记10a表示背面密封氧化物膜、12表示多晶硅膜、10b表示背面侧氧化物膜(由TEOS氧化物膜和偏移隔离层氧化物膜形成)。
在步骤S19中，在硅衬底2的背面侧进行使用氢氟酸(49％)或磷酸沸腾(热磷酸)(160摄氏度)储液的湿蚀刻处理(160摄氏度)，从而去除背面侧氧化物膜10b，并暴露如图4B所示的多晶硅膜12。
在根据第三实施例的BTBAS-SiN膜11的去除处理中，只有BTBAS-SiN膜11和背面侧氧化物膜10b被有选择地蚀刻，因为多晶硅膜12具有对抗氢氟酸的较高的抗蚀刻能力，从而保留了多晶硅膜12和背面密封氧化物膜10a。
第四实施例
参考图5、6和16描述本发明的第四优选实施例。图6A是形成栅极之后的晶片的剖视图。图6B是去除硅衬底背面侧上的BTBAS-SiN膜或类似物之后的晶片的剖视图。
在第四实施例中，使用非晶硅形成栅电极5。在根据第三实施例的制造方法中使用氢氟酸去除硅衬底2的背面侧上的BTBAS-SiN膜11时，氢氟酸通过被暴露的多晶硅膜10b渗透，因此背面密封氧化物膜10a被蚀刻并断裂成为碎片。结果，被去除的碎片不利地产生颗粒。
因此，根据第四实施例，在硅衬底2的背面侧上的BTBAS-SiN膜12被去除，从而在硅衬底2的背面侧上的非晶硅膜13被暴露。这样，能防止氢氟酸的渗透，从而防止颗粒的产生。
在图5所示的步骤S21中，栅极非晶硅6被沉积。其后的步骤S22-S28与步骤S3-S9相同。
第五实施例
参考图7至9以及图17，描述根据本发明第五优选实施例的制造半导体器件的方法。
图7和8是流程图。图9A是形成元件隔离和栅极之后的晶片的剖视图。图9B是去除衬底背面侧上的BTBAS-SiN膜或类似物之后的晶片的剖视图。
在步骤S31中，通过热氧化使保护氧化物膜形成在硅衬底上。
在步骤S32中，通过LP-CVD方法使非晶硅膜形成在保护氧化物膜上。
在步骤S33中，通过LP-CVD方法使用于元件隔离的LP-SiN膜形成在非晶硅膜上。在700至800摄氏度的温度下形成LP-SiN膜，从而使非晶硅膜多晶硅化。
在步骤S34中，在用于形成元件隔离部分的抗蚀剂掩模形成在LP-SiN膜上之后，通过干蚀刻顺序地蚀刻LP-SiN膜、多晶硅膜、保护氧化物膜、以及硅衬底，从而在硅衬底2上形成沟道。
在步骤S35中，抗蚀剂掩模被去除，并且通过CVD方法形成CVD氧化物膜，从而填充沟道。
在步骤S36中，通过CMP对CVD氧化物膜进行平面化，从而形成填充沟道的元件隔离膜。
在步骤S37和S38中，硅衬底表面上只有多晶硅膜和LP-SiN膜通过湿蚀刻被去除。
接着，去除在硅衬底上的保护氧化物膜，然后栅极氧化物通过热氧化形成在硅衬底上。
在步骤S39中，栅电极多晶硅膜形成在栅极氧化物膜上。
在步骤S40中，只有形成在硅衬底上的背面侧上的多晶硅膜通过湿蚀刻被去除。
在步骤S41中，通过CVD在多晶硅膜上形成TEOS膜，以便形成用于形成栅极的硬掩模。
在步骤S42中，通过抗蚀剂掩模对TEOS膜进行干蚀刻。然后，在去除抗蚀剂掩模之后，对TEOS膜进行干蚀刻。然后，在去除抗蚀剂掩模之后，TEOS膜被用作硬掩模，从而干蚀刻多晶硅膜并形成栅电极。
在步骤S43中，通过CVD在硅衬底上形成CVD氧化物膜，以便形成LDD偏移隔离层，然后通过各向异性干蚀刻蚀刻CVD氧化物膜，从而在栅电极的侧面上形成偏移隔离层。
在步骤S44中，栅电极和偏移隔离层7被用作掩模以离子植入(ion-implant)杂质原子，从而在源极/漏极区域中形成低密度LDD层。接着，BTBAS-SiN膜通过CVD被形成在硅衬底上，从而形成BTBAS-SiN侧壁8。其后，通过各向异性干蚀刻对BTBAS-SiN膜进行蚀刻，从而在栅电极的侧面上的偏移隔离层7上形成侧壁8。
在步骤S45中，栅电极和侧壁被用作掩模，以离子植入杂质原子，从而实现高密度源极/漏极层。接着，钴膜通过溅射形成在半导体衬底上，以便形成硅化钴，然后被RTA退火，这样的结果是多晶硅膜和钴膜起反应，从而在栅电极上形成硅化钴层。
在步骤S46中，只有未反应的钴膜通过湿蚀刻被去除。其后，用于衬垫的低温BTBAS-SiN膜通过CVD被形成在硅衬底上，其状态示出在图9A中。
图9A中的附图标记2表示硅衬底、3表示元件隔离部分、4表示栅极氧化物膜、5表示栅电极、7表示偏移隔离层、8表示侧壁、9表示衬垫、10a表示背面密封氧化物膜、10b表示氧化物膜(TEOS氧化物膜和LDD偏移隔离层氧化物膜)、11表示BTBAS-SiN膜、12表示氧化物膜、14表示Lp-SiN膜以及24表示扩散层。
在步骤S47中，对硅衬底2的背面侧进行使用氢氟酸(49％)或磷酸沸腾(热磷酸)(160摄氏度)储液的湿蚀刻处理，从而去除BTBAS-SiN膜11和与TEOS氧化物膜和LDD偏移隔离层氧化物膜一起形成的氧化物膜10b，这样形成在硅衬底2的背面侧上的LP-SiN膜14被暴露。图9B示出了暴露的状态。
第五实施例的特征在于，只有如图7所示的用于元件隔离的LP-SiN膜和多晶硅膜的表面被去除。用于元件隔离的形成在硅衬底2的背面侧上的LP-SiN膜14在去除BTBAS-SiN膜11时被用作保护膜，其中包含在第一和第四实施例中的问题能够被解决。
与第一实施例相比，根据本实施例的方法的优点在于，防止Cu从背面扩散到硅衬底2。
与第二实施例相比，LP-SiN膜相对于氢氟酸的抵抗力就侵蚀速度而言是BTBAS-SiN膜的两倍或更多。因此，基本上能有选择地实施蚀刻。
与第三实施例相比，化学制品不可能通过基础物渗入，因为与多晶硅膜不同，SiN膜不是由晶粒尺寸的晶体形成。
与第四实施例相比，当通过热处理使非晶硅被结晶至多晶硅膜中的晶粒大小，用于在形成栅极之后激活源极/漏极时，作为布线步骤中清洁背面(硝酸氟)的结果，化学制品渗透过晶界。然后，与第三实施例中相同的问题有可能发生。然而，LP-SiN膜被留在硅衬底2的背面上的方法消除了这种可能性。
在图7所示的LP-SiN膜中，使用SiH4、Si2H6或SiH2Cl2和NH3作为原料气体在700摄氏度和800摄氏度之间的沉积温度下形成SiN膜。
第六实施例
参考图10和11描述根据本实施例的第六优选实施例的制造半导体器件的方法。
根据传统的方法，如图10所示，当BTBAS-SiN膜被沉积之后使用静电吸盘或真空吸盘固定或传送被处理的晶片1(BTBAS-SiN膜被暴露在其背面)时，裂纹产生在BTBAS-SiN膜11中，并且由裂纹而剥落的BTBAS-SiN膜11的碎片16落在紧接其下的另一晶片上，产生颗粒。附图标记10表示背面侧氧化物膜。
根据第六实施例，如图11所示，在BTBAS-SiN膜11被暴露时使用静电吸盘或真空吸盘的步骤中，晶片1和作为假衬底的假晶片17交替地安装在盒中，从而由晶片1的背面上的BTBAS-SiN膜上剥离的碎片16所形成的颗粒被设置在晶片下面的假晶片17接收。这样，能避免颗粒落在位于下面的另一晶片1上。
在前述步骤完成之后，背面通过擦洗器而被清洁，从而去除由于其中产生有裂纹而容易构成下落颗粒的BTBAS-SiN膜11，随后进行后续步骤。
第七实施例
参考图12和13将描述根据本发明第七优选实施例的用于制造半导体器件的方法。
在传统的方法中，如图12A和12B所示，在通过真空吸盘18在作为半导体衬底的晶片1的背面中心处以夹持方式保持晶片1的状态下实施处理。在这种情况下，背面侧上的BTBAS-SiN膜和真空吸盘18彼此邻接，从而在BTBAS-SiN膜中产生裂纹。然后，当晶片1从真空吸盘18上释放时从晶片1的背面侧上的BTBAS-SiN膜剥落的碎片不利地落在另一晶片1上，产生颗粒。
根据第七实施例，如图13A和13B所示，晶片1的在沿晶片1周边彼此分离开的四个位置处的四个角通过支撑夹具19被支撑(例如，沿晶片的平面方向向内被夹持支撑，或者类似方式)。这样，通过利用常压(不使用真空吸持)传送夹具19可以传送晶片1，而不会对晶片1的背面上的BTBAS-SiN膜造成损害(尤其是中心位置附近)。从而，能够防止在传送过程中由背面产生颗粒。
在平面图中，支撑位置a、b、c和d对应于矩形的顶点，其中所述矩形是内接圆形晶片1外周的矩形。如图13B所示，在晶片1的背面与支撑夹具19之间设有空间，晶片1只在它的四个角处被支撑。在所述的方式中，晶片1的背面受到最少的接触，从而防止产生颗粒。
第八实施例
参考图14和15描述本发明第八优选实施例的用于制造半导体器件的方法。
在传统方法中，如图14A至14D所示，在利用单片处理型的室进行处理的过程中，晶片1直接地和固定地被静电吸盘20或真空吸盘21保持。附图标记25和26分别表示真空吸引作用部分，附图标记27表示晶片抬起销突起位置。
根据第八实施例，当诸如扩散步骤等处理被实施，使背面上容易被静电吸盘或真空吸盘损坏的以BTBAS-SiN作为例子的膜被暴露时，构成静电吸盘或真空吸盘的处理室侧晶片基座和装载侧晶片装卸器被常压晶片基座和晶片装卸器替代，如图15所示。
包括形状与晶片1的形状大致相同的凹陷部分22的晶片导环23设置在晶片基座(未示出)和晶片装卸器(未示出)中。晶片1容装在凹陷部分22中，从而晶片1的背面侧不被暴露。因此，在不会对BTBAS-SiN膜造成损害的情况下，可以实施各个过程。
晶片1被容装在晶片导环23中的常压保持件传送，并且通过设置在晶片基座中的晶片抬起销(未示出)被转移至晶片基座和晶片装卸器上。
尽管已经详细地描述和解释了本发明，然而可以清楚地理解，这只是示例和解释，而不限于此，本发明的精神和范围只限于权利要求所述的范围。
Claims (22)
1.一种制造半导体器件的方法，包括：
第一步骤，在半导体衬底上形成用于栅电极的多晶硅膜；
第二步骤，根据多晶硅膜的形成，去除形成在半导体衬底背面侧上的多晶硅膜；
第三步骤，在半导体衬底上形成用作偏移隔离层的氧化物膜；
第四步骤，在半导体衬底上形成用作侧壁和衬垫中的至少一个的BTBAS-SiN膜；
第五步骤，去除形成在半导体衬底背面侧上的氧化物膜和BTBAS-SiN膜，从而使半导体衬底的背面暴露；以及
第六步骤，在背面被暴露后，利用晶片装卸器在处理或传送半导体衬底的过程中对半导体衬底进行装卸。
2.根据权利要求1所述的制造半导体器件的方法，其中，
在第二步骤中，在形成用于栅极的多晶硅膜的同时在半导体衬底背面侧上形成的多晶硅膜被去除。
3.根据权利要求1所述的制造半导体器件的方法，其中，
在第五步骤中，在形成BTBAS-SiN膜和氧化物膜的同时在半导体衬底背面侧上形成的全部BTBAS-SiN膜和氧化物膜被去除，从而使半导体衬底的背面被暴露。
4.根据权利要求1所述的制造半导体器件的方法，其中，
在第六步骤中，所述晶片装卸器是静电吸盘。
5.根据权利要求1所述的制造半导体器件的方法，其中，
在第六步骤中，所述晶片装卸器是真空吸盘。
6.一种制造半导体器件的方法，包括：
第一步骤，在半导体衬底上形成用于栅电极的多晶硅膜；
第二步骤，响应于多晶硅膜的形成，去除形成在半导体衬底背面侧上的多晶硅膜；
第三步骤，在半导体衬底上形成用作偏移隔离层的氧化物膜；
第四步骤，在半导体衬底上形成用作侧壁和衬垫中的至少一个的BTBAS-SiN膜；
第五步骤，去除在形成BTBAS-SiN膜的同时在半导体衬底背面侧上形成的BTBAS-SiN膜，从而使形成在半导体衬底背面侧上的氧化物膜暴露；以及
第六步骤，在氧化物膜被暴露后，利用晶片装卸器在处理或传送半导体衬底的过程中对半导体衬底进行装卸。
7.根据权利要求6所述的制造半导体器件的方法，其中，
在第五步骤中，只有在形成BTBAS-SiN膜的同时在半导体衬底背面侧上形成的BTBAS-SiN膜被去除，从而使在形成用作偏移隔离层的氧化物膜的同时在半导体衬底背面侧上形成的氧化物膜暴露。
8.根据权利要求6所述的制造半导体器件的方法，其中，
在第六步骤中，所述晶片装卸器是静电吸盘。
9.根据权利要求6所述的制造半导体器件的方法，其中，
在第六步骤中，所述晶片装卸器是真空吸盘。
10.一种用于制造半导体器件的方法，包括：
第一步骤，在半导体衬底上形成用于栅电极的多晶硅膜；
第二步骤，在半导体衬底上形成用作偏移隔离层的氧化物膜；
第三步骤，在半导体衬底上形成用作侧壁和衬垫中的至少一个的BTBAS-SiN膜；
第四步骤，去除形成在半导体衬底背面侧上的氧化物膜和BTBAS-SiN膜，从而使形成在半导体衬底背面侧上的多晶硅膜暴露；以及
第五步骤，在多晶硅膜被暴露后，利用晶片装卸器在处理或传送半导体衬底的过程中对半导体衬底进行装卸。
11.根据权利要求10所述的制造半导体器件的方法，其中，
在第四步骤中，在形成BTBAS-SiN膜和用作偏移隔离层的氧化物膜的同时在半导体衬底背面侧上形成的BTBAS-SiN膜和氧化物膜被去除，从而使在形成用于栅极的多晶硅膜的同时在半导体衬底背面侧上形成的多晶硅膜被暴露。
12.根据权利要求10所述的制造半导体器件的方法，其中，
在第五步骤中，所述晶片装卸器是静电吸盘。
13.根据权利要求10所述的制造半导体器件的方法，其中，
在第五步骤中，所述晶片装卸器是真空吸盘。
14.一种制造半导体器件的方法，包括：
第一步骤，在半导体衬底上形成用于栅电极的非晶硅膜；
第二步骤，在半导体衬底上形成用作偏移隔离层的氧化物膜；
第三步骤，在半导体衬底上形成用作侧壁和衬垫中的至少一个的BTBAS-SiN膜；
第四步骤，去除形成在半导体衬底背面侧上的氧化物膜和BTBAS-SiN膜，从而使形成在半导体衬底背面侧上的非晶硅膜暴露；以及
第五步骤，在非晶硅膜被暴露后，利用晶片装卸器在处理或传送半导体衬底的过程中对半导体衬底进行装卸。
15.一种制造半导体器件的方法，包括：
第一步骤，在半导体衬底上形成用于元件隔离的LP-SiN膜；
第二步骤，在半导体衬底上形成用于栅电极的多晶硅膜；
第三步骤，去除形成在半导体衬底背面侧上的多晶硅膜；
第四步骤，在半导体衬底上形成用作偏移隔离层的氧化物膜；
第五步骤，在半导体衬底上形成用作侧壁和衬垫中的至少一个的BTBAS-SiN膜；
第六步骤，去除形成在半导体衬底背面侧上的氧化物膜和BTBAS-SiN膜，从而使在形成用于元件隔离的LP-SiN膜的同时在半导体衬底背面侧上形成的LP-SiN膜被暴露；以及
第七步骤，在LP-SiN膜被暴露后，利用晶片装卸器在处理或传送半导体衬底的过程中对半导体衬底进行装卸。
16.根据权利要求1所述的制造半导体器件的方法，其中，
利用湿蚀刻实施去除形成在半导体衬底背面侧上的氧化物膜和BTBAS-SiN膜的步骤中的去除处理。
17.根据权利要求14所述的制造半导体器件的方法，其特征在于，
通过氢氟酸或磷酸沸腾储液实施湿蚀刻。
18.根据权利要求7所述的制造半导体器件的方法，其中，
利用湿蚀刻实施仅去除形成在半导体衬底背面侧上的BTBAS-SiN膜的步骤中的去除处理。
19.根据权利要求17所述的制造半导体器件的方法，其特征在于，
通过氢氟酸或磷酸沸腾储液实施湿蚀刻。
20.一种制造半导体器件的方法，包括：
第一步骤，在半导体衬底上形成用于侧壁或衬垫的BTBAS-SiN膜，同时在半导体衬底的背面侧上形成BTBAS-SiN膜；
第二步骤，利用静电吸盘或真空吸盘作为晶片装卸器在处理或传送半导体衬底的过程中对半导体衬底进行装卸；以及
第三步骤，相对于半导体衬底的背面实施擦洗器清洁，其中，
在利用静电吸盘或真空吸盘装卸半导体衬底的步骤中，半导体衬底和假衬底交替地安装在能沿不变的方向安装多个半导体衬底的盒中，所述半导体衬底之间设有预定的间隔。
21.一种制造半导体器件的装置，其中所述装置包括用于处理或传送半导体衬底的晶片装卸器，所述半导体衬底具有形成在其上的用作侧壁和衬垫中的至少一个的BTBAS-SiN膜和形成在其背面上的BTBAS-SiN膜，其中
晶片装卸器支撑半导体衬底的四个角，从而以正常的压力传送半导体衬底。
22.一种制造半导体器件的装置，其中所述装置包括晶片基座和用于处理或传送半导体衬底的晶片装卸器，所述半导体衬底具有形成在其上的用作侧壁和衬垫中的至少一个的BTBAS-SiN膜和形成在其背面上的BTBAS-SiN膜，其中
在晶片基座和晶片装卸器中设置有晶片导环，所述晶片导环包括与晶片具有大致相同的形状的凹陷部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003389262A JP3811697B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置の製造方法 |
| JP2003389262 | 2003-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1630028A true CN1630028A (zh) | 2005-06-22 |
| CN1316561C CN1316561C (zh) | 2007-05-16 |
Family
ID=34631402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100949342A Expired - Fee Related CN1316561C (zh) | 2003-11-19 | 2004-11-18 | 制造半导体器件的方法和装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050121705A1 (zh) |
| JP (1) | JP3811697B2 (zh) |
| KR (1) | KR100689740B1 (zh) |
| CN (1) | CN1316561C (zh) |
| TW (1) | TWI248642B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101165862B (zh) * | 2006-10-16 | 2011-04-20 | 联华电子股份有限公司 | 高压应力薄膜与应变硅金属氧化物半导体晶体管及其制法 |
| CN105097930A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法及半导体器件 |
| CN112201577A (zh) * | 2020-09-16 | 2021-01-08 | 上海华力集成电路制造有限公司 | 防止晶背污染的方法及晶背保护层 |
| CN113506720A (zh) * | 2021-06-21 | 2021-10-15 | 上海华力集成电路制造有限公司 | 一种晶圆背面平整度改善的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640963B1 (ko) * | 2004-12-30 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US8206605B2 (en) | 2006-11-01 | 2012-06-26 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| US7902082B2 (en) * | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
| JP5264834B2 (ja) * | 2010-06-29 | 2013-08-14 | 東京エレクトロン株式会社 | エッチング方法及び装置、半導体装置の製造方法 |
| US8486814B2 (en) * | 2011-07-21 | 2013-07-16 | International Business Machines Corporation | Wafer backside defectivity clean-up utilizing selective removal of substrate material |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976991A (en) * | 1998-06-11 | 1999-11-02 | Air Products And Chemicals, Inc. | Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane |
| JP3819660B2 (ja) * | 2000-02-15 | 2006-09-13 | 株式会社日立国際電気 | 半導体装置の製造方法および半導体製造装置 |
| KR100398035B1 (ko) * | 2000-12-29 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| JP3482201B2 (ja) * | 2001-03-15 | 2003-12-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2002289665A (ja) * | 2001-03-26 | 2002-10-04 | Denso Corp | ウェハハンドリング装置 |
| KR20030003378A (ko) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | 샐리사이드 형성 방법 |
-
2003
- 2003-11-19 JP JP2003389262A patent/JP3811697B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-11 TW TW093134416A patent/TWI248642B/zh not_active IP Right Cessation
- 2004-11-17 US US10/989,385 patent/US20050121705A1/en not_active Abandoned
- 2004-11-18 CN CNB2004100949342A patent/CN1316561C/zh not_active Expired - Fee Related
- 2004-11-19 KR KR1020040095220A patent/KR100689740B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101165862B (zh) * | 2006-10-16 | 2011-04-20 | 联华电子股份有限公司 | 高压应力薄膜与应变硅金属氧化物半导体晶体管及其制法 |
| CN105097930A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法及半导体器件 |
| CN112201577A (zh) * | 2020-09-16 | 2021-01-08 | 上海华力集成电路制造有限公司 | 防止晶背污染的方法及晶背保护层 |
| CN113506720A (zh) * | 2021-06-21 | 2021-10-15 | 上海华力集成电路制造有限公司 | 一种晶圆背面平整度改善的方法 |
| CN113506720B (zh) * | 2021-06-21 | 2024-04-26 | 上海华力集成电路制造有限公司 | 一种晶圆背面平整度改善的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1316561C (zh) | 2007-05-16 |
| JP3811697B2 (ja) | 2006-08-23 |
| JP2005150597A (ja) | 2005-06-09 |
| KR100689740B1 (ko) | 2007-03-09 |
| TW200525624A (en) | 2005-08-01 |
| TWI248642B (en) | 2006-02-01 |
| KR20050048532A (ko) | 2005-05-24 |
| US20050121705A1 (en) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1269193C (zh) | 半导体器件及其制造方法 | |
| CN1229853C (zh) | 半导体装置用衬底的制造方法及半导体装置用衬底 | |
| CN1269214C (zh) | 半导体器件及其制造方法 | |
| CN1288717C (zh) | 半导体衬底及其制造方法、半导体器件及其制造方法 | |
| CN1855467A (zh) | 半导体装置及其制造方法 | |
| CN1518112A (zh) | 半导体器件及其制造方法 | |
| CN1725511A (zh) | 半导体器件及其制造方法 | |
| CN1505155A (zh) | 半导体器件及其制造方法 | |
| CN1881586A (zh) | 半导体器件及其制造方法 | |
| CN1133211C (zh) | 制造半导体器件的方法 | |
| CN1855492A (zh) | 半导体装置及其制造方法 | |
| CN1157798C (zh) | 半导体器件及其生产方法 | |
| CN100336199C (zh) | 半导体装置的制造方法 | |
| CN1310330C (zh) | 具有存储区域和外围区域的半导体存储器件及其制造方法 | |
| CN1630028A (zh) | 制造半导体器件的方法和装置 | |
| CN1532916A (zh) | 设有电容器的半导体装置的制造方法 | |
| CN1236989A (zh) | 半导体器件及其制作方法 | |
| US20040063263A1 (en) | Manufacturing method of semiconductor devices | |
| CN1658396A (zh) | 半导体器件及制造半导体器件的方法 | |
| CN1237620C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1252825C (zh) | 半导体装置及其制造方法 | |
| CN1149672C (zh) | 半导体装置及其制造方法 | |
| CN1638126A (zh) | 半导体器件及其制造方法 | |
| CN1574276A (zh) | 有沟槽隔离的半导体装置 | |
| CN1440049A (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070516 Termination date: 20121118 |