CN105047661B - 包括静电放电保护结构的半导体器件 - Google Patents
包括静电放电保护结构的半导体器件 Download PDFInfo
- Publication number
- CN105047661B CN105047661B CN201510200588.XA CN201510200588A CN105047661B CN 105047661 B CN105047661 B CN 105047661B CN 201510200588 A CN201510200588 A CN 201510200588A CN 105047661 B CN105047661 B CN 105047661B
- Authority
- CN
- China
- Prior art keywords
- heat dissipation
- semiconductor devices
- esd
- separation layer
- protection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 230000017525 heat dissipation Effects 0.000 claims abstract description 70
- 238000000926 separation method Methods 0.000 claims abstract description 55
- 230000005611 electricity Effects 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 239000002019 doping agent Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000004224 protection Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- -1 AlSi Chemical compound 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 208000021760 high fever Diseases 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000005619 thermoelectricity Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及包括静电放电保护结构的半导体器件。一种半导体器件包括具有第一表面和与第一表面相对的第二表面的半导体主体。该半导体器件还包括在半导体主体的第一表面上的第一隔离层，以及在第一隔离层上的静电放电保护结构。静电放电保护结构具有第一端子和第二端子。半导体器件还包括热耗散结构，热耗散结构具有与静电放电保护结构接触的第一端和与电隔离区直接接触的第二端。
Description
背景技术
半导体应用中的关键部件是固态开关。作为示例，开关将汽车应用或工业应用的负载打开和关闭。固态开关一般例如包括诸如金属氧化物半导体FET（MOSFET）的场效应晶体管（FET）或绝缘栅双极晶体管（IGBT）。
在这些应用中，在晶体管的栅极和源极之间的栅极电介质的损坏可能由在半导体器件的栅极接触区域和源极接触区域之间的静电放电事件引起。为了保护栅极电介质以防静电放电事件，提供静电放电（ESD）保护结构，其保护晶体管以防在例如组装或操作期间的静电放电。这些ESD保护结构需求在集成半导体器件内的不可忽略面积。
进一步优选的是，增大ESD结构的热电安全操作面积以实现预定的静电放电鲁棒性同时具有ESD保护结构的减小的面积消耗。
因此期望的是，提供具有增强ESD保护和热特性同时具有优化的面积效率的半导体器件结构。
发明内容
通过独立权利要求的教导解决上述问题。在从属权利要求中定义了另外的实施例。
根据半导体器件的实施例，该半导体器件包括具有第一表面和与第一表面相对的第二表面的半导体主体。该半导体器件还包括在半导体主体的第一表面上的第一隔离层，以及在第一隔离层上的静电放电保护结构。静电放电保护结构具有第一端子和第二端子。半导体器件还包括热耗散结构，热耗散结构具有与静电放电保护结构接触的第一端和与电隔离区直接接触的第二端。
本领域技术人员在阅读以下详细描述并且观看附图之后将认识到附加的特征和优点。
附图说明
包括附图以提供对本申请的进一步理解，并且附图被并入该说明书中并且构成该说明书的一部分。图图示了本发明的实施例并且与描述一起用于解释本发明的原理。随着通过引用以下详细描述它们变得被更好地理解，将容易认识到本发明的其它实施例和预期的优点。
图1是根据一实施例的半导体器件的一部分的示意性横截面视图。
图2A和2B是根据不同实施例的半导体器件的一部分的示意性平面视图。
图3和4是根据不同实施例的沿着图2A或图2B的截面A-A'截取的半导体器件的一部分的示意性横截面视图。
图5A到5C是根据不同实施例的沿着图2A或图2B的截面A-A'截取的半导体器件的一部分的示意性横截面视图。
具体实施方式
在以下详细描述中参考附图，附图形成其一部分并且在附图中通过图示的方式示出可实践本发明的具体实施例。应当理解的是，可利用其他实施例并且可在不背离本发明的范围的情况下作出结构或逻辑改变。例如，可以在其他实施例上或与其他实施例结合使用针对一个实施例图示或描述的特征以得出再另外的实施例。意图是，本发明包括这样的修改和变化。使用不应当被解释为限制所附权利要求的范围的特定语言来描述示例。图不是按照比例的并且仅用于图示的目的。为了清楚，在不同图中通过对应参考来标出相同元件（如果未以其它方式声明的话）。
术语“具有”、“包含”、“包括”、“含有”等是开放式的并且该术语指示陈述的结构、元件或特征的存在，但是不排除附加的元件或特征。冠词“一个”、“一种”和“该”旨在包括复数以及单数，除非上下文明确以其它方式声明。
术语“电连接”描述在电连接的元件之间的永久低欧姆连接，例如在涉及的元件之间的直接接触或经由金属和/或高度掺杂半导体的低欧姆连接。术语“电耦合”包括，可在电耦合元件之间提供适用于信号传输的一个或多个介于中间的（多个）元件，例如电阻器、电阻元件或可控制以临时提供在第一状态下的低欧姆连接和在第二状态下的高欧姆电解耦的元件。
图通过指示在掺杂类型“n”或“p”旁边的“-”或“+”来图示相对掺杂浓度。例如“n-”表示比“n”掺杂区的掺杂浓度更低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同相对掺杂浓度的掺杂区不一定具有相同绝对掺杂浓度。例如，两个不同“n”掺杂区可具有相同或不同绝对掺杂浓度。
图1是根据一实施例的半导体器件10的一部分的示意性横截面视图。半导体器件10包括具有第一表面101和与第一表面101相对的第二表面102的半导体主体100。半导体器件10还包括在半导体本体100的第一表面101上的第一隔离层200和在第一隔离层200上的静电放电保护结构310。静电放电保护结构310具有第一端子312和第二端子314。半导体器件还包括热耗散结构700，热耗散结构700具有与静电放电保护结构310接触的第一端701和与电隔离区直接接触的第二端702。
半导体器件10可包括功率半导体元件，例如IGBT（绝缘栅双极晶体管）（如RC-IGBT（相反导通IGBT）、RB-IGBT（相反阻塞IGBT））和包括MOSFET（金属氧化物半导体场效应晶体管）的IGFET（绝缘栅场效应晶体管）。半导体器件10还可包括超结晶体管、沟槽场效应晶体管，或经由控制端子控制负载电流的任何另外的晶体管器件。
当减小半导体器件10的芯片尺寸时，较小的输入电容导致由在半导体器件10的栅极和源极之前的静电放电事件引起的损坏的增大的风险。因此，可在功率半导体元件中应用静电放电保护结构310以通过耗散由在栅极接触区域和源极接触区域之间的静电放电事件引起的能量，来保护在晶体管的栅极和源极之间的栅极电介质以防损坏。
图2A和2B是根据不同实施例的半导体器件10的部分的示意性平面图。如图2A中所示，在半导体器件10的边缘部分中设置第一电极500，并且第一电极500可用作栅极接触区域（其可包括栅极焊盘）。栅极焊盘可用于提供到将被连接到外部器件或元件的第一电极500的键合或焊接接触。第二电极600被布置在第一电极500旁边，并且可用作源极接触区域，通过源极接触区域接触半导体主体100中的晶体管单元的源极区。
当形成半导体器件10作为功率晶体管元件时，在第一电极500和第二电极600的敷金属的得到厚度可以在1μm到10μm或3μm到7μm的范围内，并且第一电极500和第二电极600可以通过在5μm到20μm或10μm到15μm的范围内的最小距离B分离。如在图2B中所示的，第一电极500还可以被布置在半导体器件10的中间部分中，其中第二电极600围绕第一电极500。通过虚线指示静电放电保护结构310的可能位置，其中指示的地点仅仅是示例性的并且不应当被理解为限制。
图3是根据一实施例的沿着图2A或图2B的截面A-A'截取的半导体器件10的一部分的示意性横截面视图。
半导体主体100可由单晶半导体材料提供，例如硅Si、碳化硅SiC、锗Ge、硅锗晶体SiGe、氮化镓GaN或砷化镓GaAs。在第一和第二表面101、102之间的距离被选择为实现规定的电压阻挡能力，并且可以是至少20μm，例如至少50μm。其他实施例可提供具有若干100μm厚度的半导体主体100。半导体主体100可具有矩形形状，而边缘长度在若干毫米的范围内。第一和第二表面101、102的法线定义了竖直方向并且与法线方向正交的方向是横向方向。
第一隔离层200形成在半导体主体100的第一表面101上。第一隔离层200可包括任何电介质或适于使半导体主体100与第一隔离层200上的静电放电保护结构310隔离的电介质的组合。第一隔离层200可包括例如氧化物、氮化物、氮氧化物、高k材料、酰亚胺、绝缘树脂或玻璃中的一种或任意组合。第一隔离层200可包括场电介质（例如场氧化物）和/或栅极电介质（例如栅极氧化物）。第一隔离层200可包括例如通过硅的局部氧化（LOCOS）工艺或STI（浅沟槽隔离）形成的场氧化物。第一隔离层200的场电介质的厚度可以在0.5μm到5μm或1μm到3μm的范围内，第一隔离层200的栅极电介质的厚度可以在5nm到200nm或40nm到120nm的范围内。
第二隔离层400形成在静电放电保护结构310和第一隔离层200上。第二隔离层可包括氮化硅。第二隔离层400可包括第一和第二电介质层410和420的堆叠。根据一实施例，第一电介质层410可包括正硅酸乙酯（TEOS）/未掺杂硅酸盐玻璃（USG）膜。第二隔离层400的第一电介质层的厚度可以在50nm到500nm的范围内。第二电介质层420可包括磷硅酸玻璃（PSG）或硼磷硅酸玻璃（BPSG）。第二隔离层400的第二电介质层的厚度可以在200nm到2μm的范围内。
第一电极500形成在第二隔离层400上。在第一电极500旁边，第二电极600形成在第二隔离层400上，其可以与第一电极500间隔开距离B（还比较图2A和图2B）。在第一电极500和第二电极600上，形成钝化层800，其可包括例如酰亚胺、氮化物、氧化物或氮氧化物中的一种或任意组合。
第一电极500和第二电极600可以是分离的部分，例如由于公共金属布线层的光刻图案化所致，其中半导体器件10仅包括单个金属布线层。第一电极500和第二电极600可以被形成为金属层结构，其可包括或包含铝Al、铜Cu或铝或铜的合金（例如AlSi、AlCu或AlSiCu）作为（多个）主要成分。根据其它实施例，第一电极500和第二电极600可包含一个、两个、三个或更多的子层，每个子层包含镍Ni、钛Ti、银Ag、金Au、钨W、铂Pt、钽Ta和钯Pd中的至少一种作为主要成分。例如，子层可包含金属氮化物或金属合金（包含Ni、Ti、Ag、Au、W、Pt、Co和/或Pd）。
静电放电保护结构310可包括至少一个多晶硅二极管的串联连接。如图3中所示的，静电放电保护结构310可包括在第一隔离层200上的具有沿着横向方向交替布置的第一区316和相对导电类型的第二区318的多晶硅层300。根据如在图3中所示的实施例，在多晶硅层300内的第一端子312和第二端子314可具有与第一区316相同的导电类型。
详细地，可通过形成在第一隔离层200上的第一导电类型的多晶硅层300来制造静电放电保护结构310。在形成多晶硅层300之后，在多晶硅层300上形成掩模层（未示出），例如硬掩模层或抵抗层，并且通过光刻工艺来将掩模层图案化，使得第二区318未被掩模层覆盖。在随后的注入工艺中，将第二导电类型的掺杂剂引入未被多晶硅层300上的掩模层覆盖的暴露的第二区318，以形成第二导电类型的第二区318。因此，第一区316和第二区318中的每个都包括第一导电类型的第一掺杂剂，并且第二区318还包括过度补偿第一导电类型的第一掺杂剂的第二导电类型的第二掺杂剂。在另一实施例中，第一区316中的每个可包括第一导电类型的第一掺杂剂并且第二区318可仅包括第二导电类型的第二掺杂剂，而不过度补偿第一导电类型的第一掺杂剂。在此，分别地，在单独工艺中，例如通过离子注入和/或扩散，将第一掺杂剂引入第一区316中并且将第二掺杂剂引入第二区318中，其中由于掺杂剂的扩散，在第一和第二区316、318之间的重叠区可包括第一和第二掺杂剂。
作为结果，形成在多晶硅层300中的第一和第二区的区边界处的具有交替pn结（二极管）的在横向方向布置的多晶硅二极管链或串。在一实施例中，该区的掺杂浓度被调节使得在多晶硅层300内形成齐纳二极管的串联连接。通过接连二极管（每个包括第一区316和第二区318）的数量，可调节静电放电保护结构310的击穿电压。
被沉积在第一隔离层200上的多晶硅层300可具有大晶粒尺寸的多晶硅。因此，包括多齐纳二极管链的静电放电保护结构310的横向尺寸可以例如在1μm到10μm或3μm到5μm的范围内。通过在沉积的多晶硅层300的多个晶粒边界上延伸静电放电保护结构310，提供静电放电保护结构310的稳定击穿特性。在多晶硅层300内的多个晶粒边界可引起在1cm2/Vs到5cm2/Vs的范围内的电子迁移率。在改进多晶硅层300的晶粒结构的情况下，电子迁移率可能由于在多晶硅层300内的较小晶粒边界而增大到50cm2/Vs。可通过沉积非晶硅，接着进行激光熔化工艺来实现进一步的改进。这样的多晶硅被称为低温多晶硅（LTPS）。低温多晶硅的电子迁移率在100cm2/Vs到700cm2/Vs的范围内。
可通过具有甚至更大的晶粒边界尺寸的多晶硅来实现甚至更高的电子迁移率。这样的多晶硅的示例是连续晶粒硅（CGS），这引起在500cm2/Vs到700cm2/Vs的范围内的电子迁移率。通过在多晶硅层300内的连续晶粒硅的提供，可实现与半导体主体100的体区内的电子迁移率可相比的电子迁移率。
多晶硅层300可因此包括低温多晶硅（LTPS）和连续晶粒硅（SGS）中的至少一个。
分别在第一端子312和第二端子314之间的静电放电保护结构310的长度可以在5μm到150μm或20μm到50μm的范围内。通过提供100μm的小栅极焊盘长度、在栅极焊盘的两个正交侧上（图2A）或两个相对侧上对称的（图2B）静电放电保护结构310，根据图2A和2B和图3到5的静电放电保护结构310的面积可以在100μm×50μm×2=10000μm2的范围内。通过提供1000μm的大栅极焊盘长度，静电放电保护结构310的面积可以高达500μm×50μm×2=50000μm2或高达1000μm×50μm×2=100000μm2。静电放电保护结构310的面积不增大总芯片面积，因为二极管被构造在金属之间并且部分在金属之下。
假定每μm二极管宽度的1mA的击穿电流，关于HBM（人体模型）测试的静电放电保护结构310的鲁棒性可以在300V到3kV的范围内。
静电放电保护结构310的面积可以被适当选择以用于耗散由第一电极500和第二电极600之间的静电放电事件（ESD事件）引起的能量。
第一电极500经由第一接触结构510电耦合到静电放电保护结构310的第一端子312，并且第二电极600经由第二接触结构610电耦合到静电放电保护结构310的第二端子314。热耗散结构700延伸穿过第二隔离层400，其中第一端701与静电放电保护结构310接触并且第二端702未与任何传导区（例如第一电极500或第二电极600）直接电接触。如图3到5中所示的，第二端702直接接触电隔离区，通过覆盖第二隔离层400的钝化层800形成该电隔离区。因此第二端702与第一端子312和第二端子314电隔离，假定不考虑第二端702经由热耗散结构700的第一端701和静电放电保护结构310到第一和第二端子312、314的连接。换言之，除了经由第一端701和静电放电保护结构310的传导路径之外，不存在从第二端702到第一和第二端子312、314的另外传导路径。根据一实施例，热耗散结构700可被嵌入由第二隔离层400和钝化层800形成的电隔离区内，其中仅热耗散结构700的第一端701与静电放电保护结构310直接电接触。
可以通过在第二隔离层400内形成沟槽430并且利用电和热传导材料（例如多晶硅或金属材料）来填充沟槽430来同时形成热耗散结构700、第一接触结构510和第二接触结构610。因此，热耗散结构700、第一接触结构510和第二接触结构610可以包括相同材料。热耗散结构700、第一接触结构510和第二接触结构610的金属材料可包括例如钨。
热耗散结构700可具有圆柱形状，或如图3中所示的锥形形状。热耗散结构700还可沿着第一电极500和/或第二电极600（比较图2A和2B）的边界在横向方向上延伸。热耗散结构700的两个可能布置在图2A中图示了。例如在图5A中（其将在下文详细讨论），如可看到的，可提供另外行的热耗散元件。
第一和第二接触结构510和610与热耗散结构700一起在延伸穿过第二隔离区400的沟槽430内的同时形成引起了有益的制造工艺。当在第二隔离层400上形成将分别与第一接触结构510和第二接触结构610电耦合的第一电极500和第二电极600时，第一电极500的底侧501和第二电极600的底侧601处于与热耗散结构700的第二端702相同的竖直水平。假如第二隔离层400具有平面化顶表面402，热耗散结构700的第二端702可以与第二隔离层400的顶表面402齐平。
第一接触结构510、第二接触结构610和热耗散结构700可通过以下工艺形成。首先，在第二隔离层400内形成沟槽430，例如通过各向异性蚀刻工艺。之后，在第二隔离层400上沉积电和热传导材料以利用电和热传导材料填充沟槽430。在第二隔离层400的顶表面上的电和热传导材料可以通过平面化工艺移除，例如通过化学机械抛光（CMP）工艺。通过该工艺，形成第二隔离层400的平面化顶表面402，具有第一和第二接触结构510、610和热耗散结构700。热耗散结构700的第二端702可以与覆盖第一电极500、第二隔离层400和第二电极600的钝化层800直接接触。
由于通过如PSG、TEOS、多氧化物或场氧化物的热隔离，嵌在第一隔离层200和第二隔离层400之间的静电放电保护结构310具有高热阻抗。此外，静电放电保护结构310沿着竖直方向的厚度可以小于1μm。静电放电保护结构310的厚度由离子注入的最大深度和最大热处理预算来限制，离子注入的最大深度和最大热处理预算用于实现高度掺杂pn结以形成包括过度补偿第一导电类型的第一掺杂剂（例如磷）的第二导电类型的掺杂剂（例如硼）的第二区318。因此，静电放电保护结构310的厚度可以例如在200nm到1000nm的范围内，或在300nm到600nm的范围内。由于与其横向尺寸相比静电放电保护结构310的小厚度，瞬态热容量，即可缓冲短热耗散峰值的热容量是低的，这可导致静电放电保护结构310的退化或半导体器件10的进一步损坏。
由于热耗散结构700的提供，增大了静电放电保护结构310的热容量。热耗散结构700沿着横向方向（从静电放电保护结构310的第一端子312到第二端子314延伸）的厚度可以在100nm到3000nm的范围内，并且热耗散结构700沿着竖直方向的厚度可以在1000nm到2000nm的范围内。
因此，热耗散结构700沿着竖直方向的厚度与静电放电保护结构沿着竖直方向的厚度的比率可以大于1，大于2，大于3，或大于10。通过提供热耗散结构700，增大了与热容量有关的有效厚度，得到具有增强热鲁棒性的改进的静电放电保护结构310。
热耗散结构700和第一和第二接触结构510、610可以被同时形成，并且可包括相同材料。然而热耗散结构700和第一和第二接触结构510、610可包括不同材料，其中第一和第二接触结构510、610可包括高电导率的材料并且热耗散结构700可包括高热导率的材料，而不管电导率如何。例如，热耗散结构700可包括具有高比热的隔离材料，例如包括如氧化铝Al2O3的陶瓷成分。氧化铝具有比硅更高的比热，并且具有良好传导性。
在一实施例中，热耗散结构700包括第一导电类型（例如n型）的多晶硅，并且可以与为第一导电类型（例如n型）的多晶硅二极管链的第一区316接触。因此，提供多晶硅二极管链的扩充区，其包括第一区316中的一个以及具有相同导电类型并且具有低热阻抗的热耗散结构700。
热耗散结构700可利用其第一端701邻接多晶硅层300的顶表面302。热耗散结构700还可穿透多晶硅层300的顶表面302的一部分或可完全穿透多晶硅层300。第二隔离层的厚度可以在1μm到4μm的范围内，或在2μm到3μm的范围内。第二隔离层400可进一步包括氮化硅层或包含氮化物的氧化硅层，其中沿着竖直方向的厚度在30nm到750nm的范围内。通过提供这样的层，进一步增大热传导性。
热耗散结构700在与第一或第二区316、318之一接触的其第一端701处的接触区域具有一形状，使得两个相邻第一和第二区316、318不被热耗散结构700分接（shunt）。
图4是根据另一实施例的沿着图2A或图2B的截面A-A'截取的半导体器件10的一部分的示意性横截面视图。图4的实施例的与图3的实施例的特征类似的那些特征将不再被描述并且引用上文给出的细节。
如可从图4看到的，与多晶硅层300直接接触的沟槽430的底部分被填有金属硅化物层705。可以通过沉积填满沟槽430的内部侧壁的金属层并且可以接着进行硅化工艺，来形成金属硅化物层705。热耗散结构700因此可包括与静电放电保护结构310接触的金属硅化物层705。金属层的厚度可以在20nm到60nm或40nm到50nm的范围内。金属材料可以是钛、钨等中的至少一个。与金属硅化物层705接触的第一和第二端子312、314和第一区316可以具有第二导电类型（例如p型），并且第二区318可以具有第一导电类型（例如n型）。沿着沟槽430的横向方向的宽度可以在100nm到3000nm的范围内，沿着沟槽430的竖直方向的深度可以在1000nm到2000nm的范围内，或在1400nm到1600nm的范围内。具有作为填充沟槽430的Si表面的可选层的金属硅化物以及可选的阻挡层堆叠体（例如TiN）的沟槽430可以例如被填充有多晶硅或诸如钨、Al、AlSi、AlSu、Cu的金属材料。
图5A到5C是根据另外实施例的沿着图2A或图2B的截面A-A'的半导体器件10的一部分的示意性横截面视图。图5A到5C的实施例的与图3和4的实施例的特征类似的那些特征将不再被描述并且引用上文给出的细节。
如可从图5A看到的，热耗散结构700包括相互电隔离的至少两个热耗散元件710。热耗散元件710可以每个与第一和第二区316、318中的仅一个接触，以防止通过一个热耗散元件710对两个相邻第一和第二区316、318的分接。热耗散元件710可包括多晶硅或诸如钨的金属并且可与第一区316中的至少两个接触。假如热耗散元件710包括多晶硅，则热耗散元件710和第一区316可以具有相同导电类型。热耗散元件710可包括与第一和第二接触结构510、610相同的材料并且可被同时形成。如在图5A中示出的，热耗散元件710可以与第一区316中的所有接触，以实现热耗散结构700的高热瞬时阻抗。
如图5B中示出的，热耗散元件710可以与第二区318中的所有接触。热耗散元件710和第二区318可以具有相反导电类型或可以具有相同导电类型。
如图5C的实施例中示出的，热耗散元件710与第一区316和第二区318中的所有接触，因此使热耗散结构700的热瞬时容量最大化。
通过提供半导体器件10，通过提供在它们的下侧与多晶硅二极管接触并且在它们的上侧未被连接的多晶硅或金属塞，改进了级联多晶硅二极管的电气和热特性。因此增强了得到的结构的热容量。静电放电保护结构310的改进的特性允许承受具有较高放电脉冲能量的ESD事件。通过减小二极管链的差分路径阻抗来实现ESD峰值鲁棒性的进一步改进。还可在具有用于集成电路的多层布线的半导体器件中实施静电放电保护结构310。
尽管本文已经图示和描述了特定实施例，但是本领域普通技术人员将认识到，可以将各种替代和/或等同实施方式替代示出和描述的特定实施例，而不背离本发明的范围。该申请意图覆盖对本文讨论的特定实施例的任意调整或变型。因此，意图是，本发明仅由权利要求及其等同形式来限制。
Claims (20)
1.一种半导体器件，包括：
具有第一表面和与所述第一表面相对的第二表面的半导体主体，
在所述半导体主体的所述第一表面上的第一隔离层，
在所述第一隔离层上的静电放电保护结构，所述静电放电保护结构具有第一端子和不同的第二端子，
所述静电放电保护结构上的第二隔离层，
与所述第一端子电耦合的第一接触结构和与所述第二端子电耦合的第二接触结构，其中所述第一接触结构和所述第二接触结构二者竖直地延伸穿过所述第二隔离层，以及
热耗散结构，所述热耗散结构竖直地延伸穿过所述第二隔离层并且具有与所述静电放电保护结构接触的第一端和与电隔离区接触的第二端，
其中所述热耗散结构与所述第一接触结构和所述第二接触结构不同。
2.如权利要求1所述的半导体器件，其中所述热耗散结构，所述第一接触结构，和所述第二接触结构包括相同材料。
3.如权利要求1所述的半导体器件，还包括在所述第二隔离层上的第一电极，所述第一电极电耦合到所述第一接触结构。
4.如权利要求3所述的半导体器件，其中所述第一电极的底侧和所述热耗散结构的所述第二端处于相同竖直水平处。
5.如权利要求1所述的半导体器件，其中所述静电放电保护结构沿着竖直方向的厚度小于1μm。
6.如权利要求1所述的半导体器件，其中所述热耗散结构沿着横向方向的厚度在100nm到3000nm的范围内。
7.如权利要求1所述的半导体器件，其中所述热耗散结构沿着竖直方向的厚度与所述静电放电保护结构沿着竖直方向的厚度的比率大于1。
8.如权利要求1所述的半导体器件，其中所述热耗散结构包括多晶硅。
9.如权利要求1所述的半导体器件，其中所述热耗散结构包括与所述静电放电保护结构接触的金属硅化物层。
10.一种半导体器件，包括：
具有第一表面和与所述第一表面相对的第二表面的半导体主体，
在所述半导体主体的所述第一表面上的第一隔离层，
在所述第一隔离层上的静电放电保护结构，所述静电放电保护结构具有第一端子和第二端子，
热耗散结构，所述热耗散结构具有与所述静电放电保护结构接触的第一端和与电隔离区接触的第二端，
其中所述静电放电保护结构包括多个二极管的串联连接。
11.如权利要求1所述的半导体器件，其中所述静电放电保护结构包括具有沿着横向方向交替布置的相反导电类型的第一和第二区的在所述第一隔离层上的多晶硅层。
12.如权利要求11所述的半导体器件，其中所述多晶硅层包括低温多晶硅和连续晶粒硅中的至少一个。
13.如权利要求11所述的半导体器件，其中所述第一和第二区中的每个包括第一导电类型的第一掺杂剂，并且所述第二区还包括过度补偿所述第一掺杂剂的第二导电类型的第二掺杂剂。
14.如权利要求11所述的半导体器件，其中所述热耗散结构包括相互电隔离的至少两个热耗散元件，并且每个与所述第一和第二区中的仅一个接触。
15.一种半导体器件，包括：
具有第一表面和与所述第一表面相对的第二表面的半导体主体，
在所述半导体主体的所述第一表面上的第一隔离层，
在所述第一隔离层上的静电放电保护结构，所述静电放电保护结构具有第一端子和第二端子，
热耗散结构，所述热耗散结构具有与所述静电放电保护结构接触的第一端和与电隔离区接触的第二端，
其中所述静电放电保护结构包括具有沿着横向方向交替布置的相反导电类型的第一和第二区的在所述第一隔离层上的多晶硅层,
其中所述热耗散结构包括相互电隔离的至少两个热耗散元件，并且每个与所述第一和第二区中的仅一个接触，以及
其中所述热耗散元件包括多晶硅并且与所述第一区中的至少两个接触，所述热耗散元件和所述第一区具有相同导电类型。
16.如权利要求14所述的半导体器件，其中所述热耗散元件与所述第一区中的所有接触。
17.如权利要求14所述的半导体器件，其中所述热耗散元件与所述第一区和所述第二区中的所有接触。
18.如权利要求1所述的半导体器件，其中所述第一隔离层包括栅极电介质和场电介质中的一个，所述第一隔离层具有在5nm到3000nm的范围内的在竖直方向上的厚度。
19.如权利要求1所述的半导体器件，还包括在所述静电放电保护结构上的第二隔离层，所述第二隔离层包括氮化硅。
20.如权利要求1所述的半导体器件，其中所述半导体器件是由场效应晶体管、超结晶体管、绝缘栅双极晶体管和沟槽场效应晶体管构成的组中的至少一种。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014105790.2 | 2014-04-24 | ||
| DE102014105790.2A DE102014105790B4 (de) | 2014-04-24 | 2014-04-24 | Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047661A CN105047661A (zh) | 2015-11-11 |
| CN105047661B true CN105047661B (zh) | 2018-04-13 |
Family
ID=54261563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510200588.XA Expired - Fee Related CN105047661B (zh) | 2014-04-24 | 2015-04-24 | 包括静电放电保护结构的半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9472544B2 (zh) |
| CN (1) | CN105047661B (zh) |
| DE (1) | DE102014105790B4 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107046028A (zh) | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护器件 |
| DE102016115821B4 (de) | 2016-08-25 | 2024-03-07 | Infineon Technologies Dresden Gmbh | Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung |
| DE102016115822A1 (de) | 2016-08-25 | 2018-03-01 | Infineon Technologies Dresden Gmbh | Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung |
| US11005263B2 (en) * | 2017-09-27 | 2021-05-11 | Semiconductor Components Industries, Llc | Electro-static discharge (ESD) protection clamp technology |
| US10950485B2 (en) * | 2019-04-17 | 2021-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor processing apparatus and method utilizing electrostatic discharge (ESD) prevention layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218099A (zh) * | 2013-05-29 | 2014-12-17 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3728591A (en) * | 1971-09-03 | 1973-04-17 | Rca Corp | Gate protective device for insulated gate field-effect transistors |
| US5593918A (en) * | 1994-04-22 | 1997-01-14 | Lsi Logic Corporation | Techniques for forming superconductive lines |
| US6936895B2 (en) * | 2003-10-09 | 2005-08-30 | Chartered Semiconductor Manufacturing Ltd. | ESD protection device |
| DE102004011703A1 (de) * | 2004-03-10 | 2005-09-29 | Austriamicrosystems Ag | Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung |
| EP1696368B1 (en) * | 2005-02-28 | 2011-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2007294670A (ja) * | 2006-04-25 | 2007-11-08 | Toyota Motor Corp | 半導体装置の製造方法および半導体装置 |
| DE102006023429B4 (de) * | 2006-05-18 | 2011-03-10 | Infineon Technologies Ag | ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis |
| JP5167663B2 (ja) * | 2007-03-20 | 2013-03-21 | トヨタ自動車株式会社 | 半導体装置 |
| US8421128B2 (en) * | 2007-12-19 | 2013-04-16 | International Business Machines Corporation | Semiconductor device heat dissipation structure |
| ATE551719T1 (de) * | 2009-12-09 | 2012-04-15 | Abb Technology Ag | Verfahren zur herstellung von halbleiterbauelementen mittels laserglühen zur selektiven aktivierung von implantierten dotiersubstanzen |
| JP2012054378A (ja) * | 2010-09-01 | 2012-03-15 | Renesas Electronics Corp | 半導体装置 |
| JP5278475B2 (ja) * | 2011-03-28 | 2013-09-04 | 株式会社デンソー | 情報伝達装置 |
-
2014
- 2014-04-24 DE DE102014105790.2A patent/DE102014105790B4/de not_active Expired - Fee Related
-
2015
- 2015-04-09 US US14/682,257 patent/US9472544B2/en not_active Expired - Fee Related
- 2015-04-24 CN CN201510200588.XA patent/CN105047661B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218099A (zh) * | 2013-05-29 | 2014-12-17 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9472544B2 (en) | 2016-10-18 |
| DE102014105790B4 (de) | 2019-08-29 |
| CN105047661A (zh) | 2015-11-11 |
| DE102014105790A1 (de) | 2015-10-29 |
| US20150311191A1 (en) | 2015-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541327B2 (en) | Semiconductor device comprising a trench structure | |
| CN105047661B (zh) | 包括静电放电保护结构的半导体器件 | |
| US9728529B2 (en) | Semiconductor device with electrostatic discharge protection structure | |
| US11031327B2 (en) | Through vias and methods of formation thereof | |
| US10522532B2 (en) | Through via extending through a group III-V layer | |
| US9318415B2 (en) | Beol structures incorporating active devices and mechanical strength | |
| KR101247696B1 (ko) | 고전압 레지스터 | |
| US10483383B2 (en) | Semiconductor device including a gate contact structure | |
| US10418358B2 (en) | Semiconductor device having an electrostatic discharge protection structure | |
| KR101862900B1 (ko) | 반도체 장치 | |
| US8587074B2 (en) | Device having a gate stack | |
| US20150357400A1 (en) | Semiconductor device | |
| US10741541B2 (en) | Method of manufacturing a semiconductor device | |
| US6888243B2 (en) | Semiconductor device | |
| CN108573969A (zh) | 集成电路器件 | |
| US10355019B1 (en) | Semiconductor device | |
| CN114420689A (zh) | 静电放电保护器件及其形成方法与包含其的装置 | |
| US11393809B2 (en) | Semiconductor device having improved electrostatic discharge protection | |
| JP7117367B2 (ja) | 保護素子及び半導体装置 | |
| JP2015233141A (ja) | パワー半導体デバイス | |
| TWI553869B (zh) | 半導體元件及多閘極場效電晶體 | |
| TW202230720A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180413 Termination date: 20200424 |