TWI553869B - 半導體元件及多閘極場效電晶體 - Google Patents

半導體元件及多閘極場效電晶體 Download PDF

Info

Publication number
TWI553869B
TWI553869B TW103126251A TW103126251A TWI553869B TW I553869 B TWI553869 B TW I553869B TW 103126251 A TW103126251 A TW 103126251A TW 103126251 A TW103126251 A TW 103126251A TW I553869 B TWI553869 B TW I553869B
Authority
TW
Taiwan
Prior art keywords
gate structure
gate
semiconductor substrate
channel region
source
Prior art date
Application number
TW103126251A
Other languages
English (en)
Other versions
TW201605049A (zh
Inventor
顏孝璁
簡育生
葉達勳
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW103126251A priority Critical patent/TWI553869B/zh
Priority to US14/814,487 priority patent/US9935196B2/en
Publication of TW201605049A publication Critical patent/TW201605049A/zh
Application granted granted Critical
Publication of TWI553869B publication Critical patent/TWI553869B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Description

半導體元件及多閘極場效電晶體
本發明係有關於一種半導體元件，尤指一種具有多閘極的場效電晶體。
為了追求更高的元件密度、更佳的效能與更低的成本，在半導體先進製程中使用了鰭式場效電晶體(Fin-like Field Effect Transistor，FinFET)等三維結構設計方式來達到目標，然而，使用此先進製程所製造出的場效電晶體通常耐壓會比較低，且所使用的光罩價格也較高，故一般需要特殊的元件設計，加大電晶體的面積來達成耐壓的效果。另因先進製程的薄閘極，並無法同時提供高壓的元件。因此，若是電路中需要高壓元件或是較大面積的被動元件，通常會使用不同的製程來製作出多個晶粒，再透過印刷電路板(PCB)封裝或是立體堆疊封裝的方式連結，然而，這種方式會增加製造成本、降低系統整合性以及增加拉線(metal routing)上的長度與困難度。
因此，本發明的目的之一在於提供一種種半導體元件，其使用三維結構設計方式來製作場效電晶體，具有耐高壓、面積小等優點，以解決上述的問題。
根據本發明一實施例，係揭露一種半導體元件，其包含有一半導體基板、一第一閘極結構、一第二閘極結構、一源極結構與一汲極結構，其 中該第一閘極結構與該第二閘極結構分別嵌入於半導體基板中；該源極結構係形成於該半導體基板中，且該源極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；以及該汲極結構係形成於該半導體基板中，且該汲極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間。
根據本發明另一實施例，係揭露一種多閘極場效電晶體，其包含有一半導體基板、一第一閘極結構、一第二閘極結構、一源極結構與一汲極結構，其中該第一閘極結構與該第二閘極結構分別嵌入於半導體基板中；該源極結構係形成於該半導體基板中，且該源極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；以及該汲極結構係形成於該半導體基板中，且該汲極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間。
100、200、300、400‧‧‧半導體元件
110、210、310、410‧‧‧半導體基板
120、220、320、420‧‧‧第一閘極結構
122、222、322、422‧‧‧第二閘極結構
130、230、330、430‧‧‧源極結構
140、240、340、440‧‧‧汲極結構
150、250、350、450‧‧‧氧化層
160、260、360、460‧‧‧金屬層
170、270、370、470‧‧‧介電層
172、272、372、472‧‧‧貫通孔
190、290、390、392、394、490‧‧‧通道區域
224‧‧‧第三閘極結構
第1圖為根據本發明第一實施例之半導體元件的側視圖與上視圖。
第2圖為根據本發明第二實施例之半導體元件的側視圖與上視圖。
第3圖為根據本發明第三實施例之半導體元件的側視圖與上視圖。
第4圖為根據本發明第四實施例之半導體元件的側視圖與上視圖。
第5圖為根據本發明一實施例之製作出第一閘極結構、第二閘極結構、源極結構與汲極結構的示意圖。
請參考第1圖，第1圖為根據本發明第一實施例之半導體元件100的側視圖與上視圖，其中半導體元件100係為一多閘極場效電晶體，主要包含有一半導體基板110、一第一閘極結構120、一第二閘極結構122、一源極結構130及一汲極結構140，其中第一閘極結構120與第二閘極結構122係被氧化層150包覆並嵌入在半導體基板110中；源極結構130與汲極結構140 形成於半導體基板110中，且位於第一閘極結構120與第二閘極結構122之間。此外，半導體基板110之上有一介電層170以及一金屬層160，金屬層160係透過貫通孔172與第一閘極結構120與第二閘極結構122電性連結，且第一閘極結構120與第二閘極結構122係透過金屬層160來接收一閘極控制電壓。另外，半導體基板110中包含一通道區域190，其位於第一閘極結構120、第二閘極結構122、源極結構130與汲極結構140之間。
在半導體元件100中，半導體基板110可為未傪雜的矽基板或是N型或是P型輕傪雜的矽基板；第一閘極結構120與第二閘極結構122可由金屬(例如銅)所形成；介電層170可由一般常見的介電材料形成，如氧化矽、氮化矽、氮氧化矽、或上述之組合；金屬層160的材料為銅金屬；當半導體元件100為N型場效電晶體時，其源極結構130與汲極結構140可採用N型傪質的佈植製程所形成N型傪雜區；而當半導體元件100為P型場效電晶體時，其源極結構130與汲極結構140可採用P型傪質的佈植製程所形成P型傪雜區。此外，由於極場效電晶體中有關於半導體基板、閘極結構、源極結構與汲極結構的功能及所使用的材質應為本領域具有通常知識者所熟知，故本領域技術人員應可了解到第1圖中半導體基板110、第一閘極結構120、第二閘極結構122、源極結構130、汲極結構140、金屬層160與介電層170所使用的材料並不限於以上所述，而可根據製程的不同而有所變化。
在本實施例中，第一閘極結構120與第二閘極結構122是採用直通矽晶穿孔(Through-Silicon Via，TSV)技術來製作。詳細來說，先利用直通矽晶穿孔製程在半導體基板110上蝕刻出兩個導孔，接著佈上氧化層150，之後再將閘極材料(例如金屬銅)填滿導孔，以得到第1圖所示的第一閘極結構120與第二閘極結構122。此外，第一閘極結構120與第二閘極結構122的深度與氧化層150的厚度會有相關性，亦即若是第一閘極結構120與第二閘極 結構122的深度越深，氧化層150也需要更厚的厚度；反之若是第一閘極結構120與第二閘極結構122的深度很淺，可以只需要製作很薄的氧化層150。如上所述，若是半導體元件100需要較佳的通道控制且不是高壓元件，工程師可以設計具有較淺的深度的第一閘極結構120與第二閘極結構122以及較薄的氧化層150，以得到較佳的驅動能力與通道控制；另一方面，若是半導體元件100需要較大的尺寸或是其為高壓元件，則可設計具有較深第一閘極結構120與第二閘極結構122以及較厚的氧化層150，以提供較大的耐壓。
當半導體元件100接收到用來開啟通道的閘極控制電壓時，第1圖中的通道區域190會因為第一閘極結構120與第二閘極結構122所接收到的閘極控制電壓而產生感應通道，以導通源極結構130與汲極結構140。而由於第一閘極結構120與第二閘極結構122是垂直深入到半導體基板110中，會具有很大的感應通道範圍，因此可以大幅增加流經源極結構130與汲極結構140之間的電流，且由於第一閘極結構120與第二閘極結構122的體積較大，因此其閘極電阻也會比較低。
另外，由於半導體元件100中的第一閘極結構120與第二閘極結構122是嵌入在半導體基板110之內，因此，半導體基板110的上方還可以被利用來製作其他的半導體元件，舉例來說，半導體基板110的上方可以另外用來製作鰭式場效電晶體(FinFET)，因此可以在同一顆晶片中達成3D電路的效果。此外，由於第一閘極結構120與第二閘極結構122是嵌入在半導體基板110之內，因此可以節省元件面積，且也可以應用在需要較大場效電晶體的應用中。
請參考第2圖，第2圖為根據本發明第二實施例之半導體元件200的側視圖與上視圖，其中半導體元件200係為一多閘極場效電晶體，主要包 含有一半導體基板210、一第一閘極結構220、一第二閘極結構222、一第三閘極結構224、一源極結構230及一汲極結構240，其中第一閘極結構220與第二閘極結構222係被氧化層250包覆並嵌入在半導體基板210中；源極結構230與汲極結構240形成於半導體基板210中，且位於第一閘極結構220與第二閘極結構222之間。此外，半導體基板210之上有一介電層270以及一金屬層260，金屬層260係透過貫通孔272與第一閘極結構220與第二閘極結構222電性連結，且第一閘極結構220與第二閘極結構222係透過金屬層260來接收一閘極控制電壓。另外，半導體基板210中包含一通道區域290，其位於第三閘極結構224的下方，且位於第一閘極結構220、第二閘極結構222、源極結構230與汲極結構240之間。
在半導體元件200中，半導體基板210可為未傪雜的矽基板或是N型或是P型輕傪雜的矽基板；第一閘極結構220與第二閘極結構222可由金屬(例如銅)所形成，第三閘極結構224可由多晶矽所形成；介電層270可由一般常見的介電材料形成，如氧化矽、氮化矽、氮氧化矽、層間介電層(interlayer dielectric，ILD)、氟化矽玻璃(fluorinated silica glass，FSG)、未摻雜矽玻璃(undoped silicon glass，USG)或上述之組合；金屬層260的材料為銅金屬或為其他金屬，如鎢(W)；當半導體元件200為N型場效電晶體時，其源極結構230與汲極結構240可採用N型傪質的佈植製程所形成N型傪雜區；而當半導體元件200為P型場效電晶體時，其源極結構230與汲極結構240可採用P型傪質的佈植製程所形成P型傪雜區。此外，由於極場效電晶體中有關於半導體基板、閘極結構、源極結構與汲極結構的功能及所使用的材質應為本領域具有通常知識者所熟知，故本領域技術人員應可了解到第2圖中半導體基板210、第一閘極結構220、第二閘極結構222、第三閘極結構224、源極結構230、汲極結構240、金屬層260與介電層270所使用的材料並不限於以上所述，而可根據製程的不同而有所變化。
半導體元件200在結構上與第1圖所示的半導體元件100類似，所差異的地方僅在於第2圖的半導體元件200另外多了第三閘極結構224。第三閘極結構224設置在通道區域290的上方，因此，當半導體元件200接收到用來開啟通道的閘極控制電壓時，第2圖中的通道區域290會因為第一閘極結構220、第二閘極結構222與第三閘極結構224所接收到的閘極控制電壓而產生感應通道，以導通源極結構230與汲極結構240。而由於第一閘極結構220與第二閘極結構222是垂直深入到半導體基板210中，再加上第三閘極結構224位於通道區域290的上方，因此半導體元件200是藉由來自三個方向的電壓來感應出感應通道，因此可以大幅增加流經源極結構230與汲極結構240之間的電流。
另外，類似於第1圖所示的半導體元件100，由於半導體元件200中的第一閘極結構220與第二閘極結構222是嵌入在半導體基板210之內，因此，半導體基板210的上方還可以被利用來製作其他的半導體元件，舉例來說，半導體基板210的上方可以另外用來製作鰭式場效電晶體(FinFET)，因此可以在同一顆晶片中達成3D電路的效果。此外，由於第一閘極結構220與第二閘極結構222是嵌入在半導體基板210之內，因此可以節省元件面積，且也可以應用在需要較大場效電晶體的應用中。
請參考第3圖，第3圖為根據本發明第三實施例之半導體元件300的側視圖與上視圖，其中半導體元件300係為一多閘極場效電晶體，主要包含有一半導體基板310、一第一閘極結構320、一第二閘極結構322、一源極結構330及一汲極結構340，其中第一閘極結構320與第二閘極結構322係被氧化層150包覆並嵌入在半導體基板310中；源極結構330與汲極結構340形成於半導體基板310中，且源極結構330包圍著第一閘極結構320與第二 閘極結構322的一端，汲極結構340包圍著第一閘極結構320與第二閘極結構322的另一端。此外，半導體基板310之上有一介電層370以及一金屬層360，金屬層360係透過貫通孔372與第一閘極結構320與第二閘極結構322電性連結，且第一閘極結構320與第二閘極結構322係透過金屬層360來接收一閘極控制電壓。另外，半導體基板310中包含三個不相鄰的通道區域390、392、394，其中第一個通道區域390位於第一閘極結構320、第二閘極結構322、源極結構330與汲極結構340之間，第二個通道區域392與第一個通道區域390分別位於第一閘極結構320的對向側，且第三個通道區域394與第一個通道區域390分別位於第二閘極結構322的對向側。
半導體元件300在結構上與第1圖所示的半導體元件100類似，所差異的地方僅在於第3圖的半導體元件300的源極結構330與汲極結構340的設置區域比較大，且分別包覆了第一閘極結構320與第二閘極結構322的兩端。因此，當半導體元件300接收到用來開啟通道的閘極控制電壓時，第3圖中的三個通道區域390、392、394都會因為第一閘極結構320與第二閘極結構322所接收到的閘極控制電壓而產生感應通道，以導通源極結構330與汲極結構340。而由於第一閘極結構320與第二閘極結構322是垂直深入到半導體基板310中，再加上源極結構330與汲極結構340的設置區域比較大，因此半導體元件300會具有更大的感應通道範圍，因此可以大幅增加流經源極結構330與汲極結構340之間的電流。
另外，類似於第1圖所示的半導體元件100，由於半導體元件300中的第一閘極結構320與第二閘極結構322是嵌入在半導體基板310之內，因此，半導體基板310的上方還可以被利用來製作其他的半導體元件，舉例來說，半導體基板310的上方可以另外用來製作鰭式場效電晶體(FinFET)，因此可以在同一顆晶片中達成3D電路的效果。此外，由於第一閘極結構320 與第二閘極結構322是嵌入在半導體基板310之內，因此可以節省元件面積，且也可以應用在需要較大場效電晶體的應用中。
在本發明之另一實施例中，半導體元件300亦可參考第2圖所示的半導體元件200，在通道區域390的上方另外設置一第三閘極結構(類似第2圖的第三閘極結構224)，以使得半導體元件可以藉由來自三個方向的電壓來感應出感應通道，並大幅增加流經源極結構與汲極結構之間的電流。
請參考第4圖，第4圖為根據本發明第四實施例之半導體元件400的側視圖與上視圖，其中半導體元件400係為一多閘極場效電晶體，主要包含有一半導體基板410、一第一閘極結構420、一第二閘極結構422、一源極結構430及一汲極結構440，其中第一閘極結構420與第二閘極結構422係貫穿半導體基板410，且第一閘極結構420與第二閘極結構422被氧化層450所包覆；源極結構430與汲極結構440形成於半導體基板410中，且位於第一閘極結構420與第二閘極結構422之間，其中源極結構430與汲極結構440分別位於半導體基板410的對向側。此外，半導體基板410之上有一介電層470以及一金屬層460，金屬層460係透過貫通孔472與第一閘極結構420與第二閘極結構422電性連結，且第一閘極結構420與第二閘極結構422係透過金屬層460來接收一閘極控制電壓。另外，半導體基板410中包含一通道區域490，其位於第一閘極結構420、第二閘極結構422、源極結構430與汲極結構440之間。
在本實施例中，第一閘極結構420與第二閘極結構422是採用直通矽晶穿孔(TSV)技術來製作，且由於源極結構430與汲極結構440分別位於半導體基板410的對向側，因此，半導體基板410需要分別在兩側進行離子佈植以產生源極結構430與汲極結構440。
類似於第1圖所示的半導體元件100，由於半導體元件400中的第一閘極結構420與第二閘極結構422是嵌入在半導體基板410之內，因此，半導體基板410的上方還可以被利用來製作其他的半導體元件，舉例來說，半導體基板410的上方可以另外用來製作鰭式場效電晶體(FinFET)，因此可以在同一顆晶片中達成3D電路的效果。此外，由於第一閘極結構420與第二閘極結構422是嵌入在半導體基板410之內，因此可以節省元件面積，且也可以應用在需要較大場效電晶體的應用中。
另外，需注意的是，由於第1~4圖所示的半導體結構所繪示的都是單一個場效電晶體，因此上述所提及的第一閘極結構與第二閘極結構都是接收相同的閘極控制電壓。然而，在某些特別的應用下，第一閘極結構與第二閘極結構可以分別接收不同的閘極控制電壓，這些設計上的變化應隸屬於本發明的範疇。
請參考第5圖，第5圖為根據本發明一實施例之製作出第1~2圖所示之第一閘極結構、第二閘極結構、源極結構與汲極結構的示意圖。需注意的是，第5圖所示的流程順序僅為一範例說明，而並非是作為本發明的限制。在第5圖中，首先，在步驟(a)中，先在半導體基板上塗佈光阻並進行佈植製程以產生源極結構與汲極結構；接著，在步驟(b)中，在半導體基板上佈上氧化層與光阻，以準備進行直通矽晶穿孔(TSV)；在步驟(c)中，進行直通矽晶穿孔製程，以產生兩個導孔；在步驟(d)中，移除光阻及氧化層；在步驟(e)中，在半導體基板上製作氧化層；在步驟(f)中，在半導體基板上製作銅金屬；最後，在步驟(g)中，進行化學機械平坦化(Chemical-Mechanical Planarization，CMP)製程，如此一來便完成了第1~2圖所示之第一閘極結構、第二閘極結構、源極結構與汲極結構。
簡要歸納本發明，在本發明的半導體元件，亦即多閘極場效電晶體中，係將兩個閘極結構嵌入至半導體基板中，藉由二個或以上的閘極結構進行電場控制，而可以具有高電流、耐高壓、面積小、低閘極電阻、可使用在需要較大場效電晶體的應用中等優點；此外，半導體基板的上方可以另外被利用來製作其他的半導體元件，例如鰭式場效電晶體(FinFET)，因此可以在同一顆晶片中達成3D電路的效果。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧半導體元件
110‧‧‧半導體基板
120‧‧‧第一閘極結構
122‧‧‧第二閘極結構
130‧‧‧源極結構
140‧‧‧汲極結構
150‧‧‧氧化層
160‧‧‧金屬層
170‧‧‧介電層
172‧‧‧貫通孔
190‧‧‧通道區域

Claims (6)

  1. 一種半導體元件，包含有：一半導體基板；一第一閘極結構，嵌入於半導體基板中；一第二閘極結構，嵌入於半導體基板中；一源極結構，形成於該半導體基板中，且該源極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；一汲極結構，形成於該半導體基板中，且該汲極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；以及一通道區域，形成於該半導體基板中，且位於該第一閘極結構與該第二閘極結構之間；其中該半導體基板中該通道區域的正上方具有一第三閘極結構，該第一閘極結構、該第二閘極結構與該第三閘極結構係彼此分離且用以接收一閘極控制電壓，且該通道區域會因為該第一閘極結構與該第二閘極結構上所施加的該閘極控制電壓以開啟/關閉一感應通道。
  2. 如申請專利範圍第1項所述的半導體元件，其中該第一閘極結構與該第二閘極結構係以一銅製程來製作，且該第三閘極結構係以多晶矽來製作。
  3. 如申請專利範圍第1項所述的半導體元件，其中該第一閘極結構、該第二閘極結構與該第三閘極結構分別透過貫通孔以連接到一金屬層，以自該金屬層接收該閘極控制電壓。
  4. 如申請專利範圍第1項所述的半導體元件，其中該源極結構包圍著該第 一閘極結構與該第二閘極結構的一端，該汲極結構包圍著該第一閘極結構與該第二閘極結構的另一端，且該半導體元件另包含有：三個互不相臨的通道區域，形成於該半導體基板中，其中第一個通道區域位於該第一閘極結構與該第二閘極結構之間，第二個通道區域與第一個通道區域分別位於該第一閘極結構的對向側，且第三個通道區域與第一個通道區域分別位於該第二閘極結構的對向側。
  5. 一種半導體元件，包含有：一半導體基板；一第一閘極結構，嵌入於半導體基板中；一第二閘極結構，嵌入於半導體基板中；一源極結構，形成於該半導體基板中，且該源極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；以及一汲極結構，形成於該半導體基板中，且該汲極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；其中該源極結構與該汲極結構分別形成於該半導體基板的上表面與下表面。
  6. 一種多閘極場效電晶體，包含有：一半導體基板；一第一閘極結構，嵌入於半導體基板中；一第二閘極結構，嵌入於半導體基板中；一源極結構，形成於該半導體基板中，且該源極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；一汲極結構，形成於該半導體基板中，且該汲極結構至少有一部分位於該第一閘極結構與該第二閘極結構之間；以及 一通道區域，形成於該半導體基板中，且位於該第一閘極結構與該第二閘極結構之間；其中該半導體基板中該通道區域的正上方具有一第三閘極結構，該第一閘極結構、該第二閘極結構與該第三閘極結構係彼此分離且用以接收一閘極控制電壓，且該通道區域會因為該第一閘極結構與該第二閘極結構上所施加的該閘極控制電壓以開啟/關閉一感應通道。
TW103126251A 2014-07-31 2014-07-31 半導體元件及多閘極場效電晶體 TWI553869B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103126251A TWI553869B (zh) 2014-07-31 2014-07-31 半導體元件及多閘極場效電晶體
US14/814,487 US9935196B2 (en) 2014-07-31 2015-07-30 Semiconductor device and multiple gate field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103126251A TWI553869B (zh) 2014-07-31 2014-07-31 半導體元件及多閘極場效電晶體

Publications (2)

Publication Number Publication Date
TW201605049A TW201605049A (zh) 2016-02-01
TWI553869B true TWI553869B (zh) 2016-10-11

Family

ID=55180895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126251A TWI553869B (zh) 2014-07-31 2014-07-31 半導體元件及多閘極場效電晶體

Country Status (2)

Country Link
US (1) US9935196B2 (zh)
TW (1) TWI553869B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120182A1 (en) * 2005-11-25 2007-05-31 Hynix Semiconductor Inc. Transistor having recess gate structure and method for fabricating the same
US20120112251A1 (en) * 2010-11-08 2012-05-10 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
TW201312659A (zh) * 2011-08-24 2013-03-16 Globalfoundries Us Inc 於鰭式電晶體中藉由角落佈植之閾值電壓調整
US20130146992A1 (en) * 2011-12-07 2013-06-13 International Business Machines Corporation Deep trench embedded gate transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728360B2 (en) * 2002-12-06 2010-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-gate transistor structure
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
KR100861213B1 (ko) 2007-04-17 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
CN104347708A (zh) * 2013-08-07 2015-02-11 中芯国际集成电路制造(北京)有限公司 多栅vdmos晶体管及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120182A1 (en) * 2005-11-25 2007-05-31 Hynix Semiconductor Inc. Transistor having recess gate structure and method for fabricating the same
US20120112251A1 (en) * 2010-11-08 2012-05-10 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
TW201312659A (zh) * 2011-08-24 2013-03-16 Globalfoundries Us Inc 於鰭式電晶體中藉由角落佈植之閾值電壓調整
US20130146992A1 (en) * 2011-12-07 2013-06-13 International Business Machines Corporation Deep trench embedded gate transistor

Also Published As

Publication number Publication date
TW201605049A (zh) 2016-02-01
US20160035887A1 (en) 2016-02-04
US9935196B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
US11158739B2 (en) Semiconductor structure having field plate and associated fabricating method
TWI672815B (zh) 金氧半導體電晶體與形成閘極佈局圖的方法
US9780178B2 (en) Methods of forming a gate contact above an active region of a semiconductor device
CN105374875B (zh) 包括嵌入式鳍隔离区的多栅极器件结构及其形成方法
TWI573274B (zh) 半導體結構及其製造方法
US20180114850A1 (en) Methods of simultaneously forming bottom and top spacers on a vertical transistor device
US9601569B1 (en) Semiconductor device having a gate all around structure
US10804403B2 (en) Method of fabricating semiconductor devices
CN106992173B (zh) 包括场效应晶体管的半导体器件
TWI593019B (zh) 減少重疊遮罩所造成之閘極高度變異之方法
CN108573969A (zh) 集成电路器件
WO2013171873A1 (ja) 半導体装置
US20150255335A1 (en) Integrated circuits including contacts for metal resistors and methods for fabricating the same
JP5989238B2 (ja) 半導体装置、及び、半導体装置の製造方法
US9524899B2 (en) Semiconductor device having multiple wells for low- and high-voltage CMOS transistors
JP5743831B2 (ja) 半導体装置
US10497804B2 (en) Vertical semiconductor device
TW201624705A (zh) 具有上覆閘極結構之基板電阻器
TWI587402B (zh) 高壓半導體裝置及其製造方法
US9786602B2 (en) Interconnection structure and methods of fabrication the same
CN107785281A (zh) 半导体器件及其制造方法
TWI670770B (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
TWI553869B (zh) 半導體元件及多閘極場效電晶體
US20210376084A1 (en) Protrusion field-effect transistor and methods of making the same
TWI566401B (zh) 具有低電阻閘極結構之多鰭鰭式場效電晶體