CN105047640A - 一种端口防护电路集成封装件及其制造方法 - Google Patents

一种端口防护电路集成封装件及其制造方法 Download PDF

Info

Publication number
CN105047640A
CN105047640A CN201510493352.XA CN201510493352A CN105047640A CN 105047640 A CN105047640 A CN 105047640A CN 201510493352 A CN201510493352 A CN 201510493352A CN 105047640 A CN105047640 A CN 105047640A
Authority
CN
China
Prior art keywords
circuit
conducting connecting
connecting part
matrix
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510493352.XA
Other languages
English (en)
Other versions
CN105047640B (zh
Inventor
苟引刚
王久
高桂丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BENCENT ELECTRONICS CO Ltd
Original Assignee
SHENZHEN BENCENT ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN BENCENT ELECTRONICS CO Ltd filed Critical SHENZHEN BENCENT ELECTRONICS CO Ltd
Priority to CN201510493352.XA priority Critical patent/CN105047640B/zh
Publication of CN105047640A publication Critical patent/CN105047640A/zh
Priority to PCT/CN2016/093220 priority patent/WO2017024981A1/zh
Application granted granted Critical
Publication of CN105047640B publication Critical patent/CN105047640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开一种端口防护电路集成封装件及其制造方法，采用纵向分布的基体结构及基体的导电连接件封装多个电路模块，减少元件横向分布时占用的印刷线路板的表面积，元器件间的分布间距和PCB布线间的分布间距，集成结构简单，节约电子设备的容置空间。另外，通过导电连接件的连接可以减少应用端焊接工序，可以减少PCB贴片生产时间，生产效率高。另外，减小防护电路的分布体积的同时，集成至少一个电路防护元件提升端口防护性能，得以实现端口防护领域的设备小型化发展。以及纵向连接件的规则一体化分布，减少外部焊接引起的寄生电感和电容，提高了防护模块整体性能和产品稳定性，应用于端口电路过压防护领域，可解决小空间、要求大通流之间的矛盾。

Description

一种端口防护电路集成封装件及其制造方法
技术领域
本申请涉及端口电路防护领域，具体涉及一种端口防护电路集成封装件及其制造方法。
背景技术
目前以大规模集成电路为核心组件的计算机网络、测量、监控、保护等先进电子设备被广泛应用于电力、航空、国防、安防、通信、广电、金融、交通、石化、医疗等行业，以及广泛应用于其它现代生活的各个领域，产品的可靠性也越来越成为大家关注的焦点。然而为了适应市场需求，很多设备制造商都在不断缩小其设备，尤其是设备上使用的器件的体积，选择小型化的设备对设备制造商的运输、维护以及产品的竞争力等等都会带来优势。目前雷电灾害所涉及的范围遍布各行各业，一方面是因为电子设备内部结构高度集成化，例如超大规模集成电路芯片，从而造成设备耐过压、耐过流的水平下降，对雷电如感应雷或操作过电压浪涌的承受能力下降；另一方面是由于信号来源路径增多，系统比以前更容易遭受雷电波的侵入，并且浪涌电压可以从电源线或信号线等途径窜入设备中。因此过压防护元件是抗雷防护、过压防护和过流防护的关键器件，必不可少，而且必须要克服小型化与性能之间的矛盾来满足电子设备小型化和集成化的发展方向。
现在小型化的先进电子设备普遍存在着对暂态过电压、过电流耐受能力较弱的缺点。在端口防护技术领域中，用作电性匹配隔离的鲍勃史密斯电路作为一种工业标准被广泛应用于接口电路中。应用鲍勃史密斯电路至接口电路的过压、过流防护方案都是将鲍勃史密斯电路的分立元件和单个防护器件通过多次贴片工艺贴放置电路板，或者通过分立元件和单个防护器件的简单焊接形成模组，再将模组贴放置电路板的形式实现接口防护电路。模组焊接及电路板多次贴片实现的工序步骤多、耗时耗力；针对每一个分立元件，生产方都要进行电路应用测试，客户应用方也需针对电路板进行产品使用性能测试，测试步骤繁琐，生产效率严重降低。另一方面，分立元件焊接和焊接方式形成的模组占用PCB的面积较大，降低了产品使用性能。另外，普通焊接模组方式对焊接的技术要求高，电路焊接稳定性很差，不能批量化高效率生产，不能满足电子设备小型化、集成化、高效率生产和高性能的发展趋势。
发明内容
本申请实施例提供了一种端口防护电路集成封装件及其制造方法，解决了现有的端口电路实现耗时，工序多，占用PCB的面积较大，生产效率低、产品稳定性差的问题。
第一方面，本申请实施例提供一种端口防护电路集成封装件，包括：
上下间隔分布的至少两个基体，每一个所述基体包括至少一个用于电性连接的导电连接件；
相邻所述基体之间分布的至少一个电路模块，每个所述电路模块包括至少一个元件及/或者包括至少一个集成封装模组，每一个所述集成封装模组包括至少两个元件，所有元件中的至少一个元件为电路防护元件；相邻所述基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子，分布于相邻所述基体之间的所述至少一个电路模块与相邻所述基体中的至少一个基体通过所述外接电极端子和所述至少一个基体的所述导电连接件的电性连接而连接；所有电路模块中部分或者全部具有电路互连关系的所述元件通过互连引脚连接端进行互连；以及/或者，
所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与同一所述导电连接件的电性连接进行互连；以及/或者，
所述端口防护电路集成封装元件还包括第一互连件，所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接，以及通过设置在对应连接的所述导电连接件之间的所述第一互连件进行互连。
结合第一方面，在第一种可实现的方式中，所述电路防护元件包括无源电路防护元件或有源电路防护元件或气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所有电路模块还包括至少一个端口防护电路基本元件，所述端口防护电路基本元件包括应用于端口防护电路中的无源器件电阻、电容、电感、保险丝和浪涌防护器件中的至少一种端口防护电路基本元件。
结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所有电路模块中的元件还包括至少一个端口防护电路基本元件，包括：
所有电路模块中的元件还包括N个电阻和N个电容，所述N大于或等于1，所述N个电阻与所述N个电容一一对应电性串连，其中，任一所述电阻的第一引脚连接端连接至与所述电阻对应连接的所述电容的第一引脚连接端；
以及，所有电路模块中的元件还包括N-1个电路防护元件，所有N个电路防护元件与所述N个电阻一一对应电性互连，所述N个电路防护元件与所述N个电容一一对应电性互连，其中，每一所述电阻的第二引脚连接端和每一所述电容的第二引脚连接端与对应连接的所述电路防护元件的两个引脚连接端一一对应连接，以及，所有电容的所述第二引脚连接端互连。
结合第一方面的第二种可能的实现方式，在第四种可能的实现方式中，所有电路模块中的元件还包括至少一个端口防护电路基本元件，包括：
所有电路模块中的元件还包括二个端口防护电路基本元件，分别是具有串连互连关系的第一电阻和第一电容。
结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所有元件中的一个元件为电路防护元件，以及所述第一电阻和所述第一电容除进行串连的互连引脚连接端之外的另两个引脚连接端与所述电路防护元件的两个引脚连接端一一对应连接。
结合第一方面或者第一方面的第一种可能的实现方式至第五种可能的实现方式中的任一种可能的实现方式，在第六种可能的实现方式中，每一个所述基体为绝缘封装基体；
每一个所述基体包括至少一个用于电性连接的导电连接件，包括：
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件。
结合第一方面或者第一方面的第一种可能的实现方式至第五种可能的实现方式中的任一种可能的实现方式，在第七种可能的实现方式中，每一个所述基体为导电封装基体；
每一个所述基体包括至少一个用于电性连接的导电连接件，包括：
每一个所述导电封装基体为一个用于电性连接的导电连接件。
结合第一方面的第六种可能的实现方式，在第八种可能的实现方式中，
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件，包括：
每一个所述基体的上表面和/或下表面附着至少一个用于电性连接的导电连接件。
结合第一方面的第八种可能的实现方式，在第九种可能的实现方式中，所述第一互连件包括第一纵向互连件；
分布于不同相邻基体间，且具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接，以及通过设置在对应连接的所述导电连接件之间的所述第一纵向互连件进行互连；
所述对应连接的所述导电连接件在垂直于所述基体所在平面的投影具有第一交集区域；
所述端口防护电路集成封装件还包括：
对应连接的所述导电连接件及其之间的区域在所述第一交集区域对应的位置处设置贯穿的第一通孔；所述第一纵向互连件穿过所述第一通孔连接至所述对应连接的所述导电连接件之间。
结合第一方面的第九种可能的实现方式，在第十种可能的实现方式中，
所有基体上下平行间隔分布，所有第一纵向互连件垂直于所述基体，且位于所述基体的同一侧。
结合第一方面的第十种可能的实现方式，在第十一种可能的实现方式中，还包括：
附着在所述基体的外表面，且用于外接所述端口防护电路集成封装件至外部电路的至少一个第一外接电性连接件；
用于包封所述端口防护电路集成封装件中的除所述第一外接电性连接件之外的所有基体、所有导电连接件、所有电路模块、所有第一互连件的包封壳体或者包封填充体；
所述第一外接电性连接件连接至所述端口防护电路集成封装件中与所述外部电路对应连接的所述元件的引脚连接端。
结合第一方面的第十种可能的实现方式，在第十二种可能的实现方式中，还包括：
载体；
附着于所述载体的外表面，且用于外接所述端口防护电路集成封装件至外部电路的至少一个第二外接电性连接件；
与所述外部电路对应电性连接的所述元件的所述引脚连接端通过其对应连接的导电连接件与所有第二外接电性连接件对应连接，与所有第二外接电性连接件对应连接的所述导电连接件在垂直于所述基体所在平面的投影具有第二交集区域，所述与所有第二外接电性连接件对应连接的所述导电连接件，以及其之间的区域在所述第二交集区域对应的位置处设有贯穿的第二通孔；
第二互连件，所述第二互连件穿过所述第二通孔连接至所述第二外接电性连接件及与其对应电性连接的所述导电连接件之间；
用于包封除所述第二外接电性连接件之外的所述载体，所有基体、所有导电连接件、所有电路模块、所有第一互连件、所有第二互连件的包封壳体或者包封填充体。
结合第一方面的第十二种可能的实现方式，在第十三种可能的实现方式中，还包括：
所述第二外接电性连接件的除被包封之外的表面的部分区域上附着的阻焊层。
结合第一方面的第十三种可能的实现方式，在第十四种可能的实现方式中，
所述载体平行位于所有基体的下方，所有第二外接电性连接件附着于所述载体的下表面；所有第二互连件垂直于所述基体，且所有第二互连件和所有第一纵向互连件位于所述基体的所述同一侧。
结合第一方面的第十四种可能的实现方式，在第十五种可能的实现方式中，
所述第二外接电性连接件的除被所述包封壳体或者所述包封填充体包封之外的下表面的部分区域上附着所述阻焊层；
所述第二外接电性连接件的下表面除附着有所述阻焊层之外的其他区域附着导电镀层。
结合第一方面的第十五种可能的实现方式，在第十六种可能的实现方式中，包括：
所有基体分别为上下平行间隔分布的第一基体、第二基体、第三基体；其中，所述第一基体的下表面附着第一导电连接件，所述第二基体的上表面附着第二导电连接件，所述第三基体的上表面附着三个第三导电连接件，所述载体的下表面附着两个所述第二外接电性连接件；
上下间隔分布的第一电路模块和第二电路模块；其中，所述第一电路模块包括一个所述电路防护元件，所述第二电路模块包括所述第一电阻和所述第一电容，所述电路防护元件的两个引脚连接端分别为所述第一电路模块的二个外接电极端子；所述第一电阻的第一引脚连接端和所述第一电容的第一引脚连接端分别为所述第二电路模块的二个外接电极端子；
所述第一电路模块与所述第一基体、所述第二基体通过所述第一电路模块的两个外接电极端子和所述第一导电连接件、所述第二导电连接件一一对应电性连接而连接；以及，所述第一电阻的第二引脚连接端和所述第一电容的第二引脚连接端连接至一所述第三导电连接件，以及，所述第二电路模块与所述第三基体通过所述第二电路模块的二个外接电极端子和另二个所述第三导电连接件一一对应电性连接而连接；
所述第一导电连接件和与所述第一电阻的第一引脚连接端连接的所述第三导电连接件通过所述第一纵向互连件连接；所述第二导电连接件和与所述第一电容的第一引脚连接端连接的所述第三导电连接件通过另一所述第一纵向互连件连接；
一所述第二外接电性连接件与所述第一电阻的第一引脚连接端连接的所述第三导电连接件通过一所述第二互连件连接，另一所述第二外接电性连接件与所述第一电容的第一引脚连接端连接的所述第三导电连接件通过另一所述第二互连件连接。
结合第一方面的第十六种可能的实现方式，在第十七种可能的实现方式中，所述电路防护元件为瞬态电压抑制器、压敏电阻、热敏电阻、半导体放电管、保险丝之中的任一种器件。
结合第一方面的第十七种可能的实现方式，在第十八种可能的实现方式中，
所述载体为正方形或者长方形，两个所述第二外接电性连接件间隔附于所述载体相对的两侧，所述阻焊层为工字型阻焊层，所述工字型阻焊层的中间部位覆盖于两个所述第二外接电性连接件的相向的两侧；
所述第一导电连接件和所述第二导电连接件为交错分布的两个L型导电连接件，所述第一导电连接件和所述第二导电连接件的横边朝向所述基体的所述同一侧对称错落分布。
结合第一方面的第十八种可能的实现方式，在第十九种可能的实现方式中，
所述第一基体、所述第二基体、所述第三基体和所述载体为等面积的长方体或者正方体，所有基体和所述载体的长小于或者等于10mm，且大于或者等于1mm，所有基体和所述载体的宽小于或者等于10mm，且大于或者等于1mm，以及所述端口防护电路集成封装件的高小于或者等于1.8mm，且大于或者等于0.8mm。
结合第一方面的第十九种可能的实现方式，在第二十种可能的实现方式中，
所有基体和所述载体的长小于或者等于5mm，且大于或者等于3mm，所有基体和所述载体的宽小于或者等于5mm，且大于或者等于3mm，以及所述端口防护电路集成封装件的高小于或者等于1.6mm，且大于或者等于1mm。
结合第一方面的第二十种可能的实现方式，在第二十一种可能的实现方式中，所述第一导电连接件位于所述第一基体的中部，所述第二导电连接件位于所述第二基体的中部；与所述第二电路模块的二个所述外接电极端子对应连接的所述另二个所述第三导电连接件间隔分布于所述第三基体的所述同一侧，所有第一通孔位于所有基体的所述同一侧，所述第一导电连接件通过一所述第一纵向互连件和位于所述第一导电连接件的横边上的一所述第一通孔连接至一分布于所述第三基体的所述同一侧的一所述第三导电连接件，所述第二导电连接件通过另一所述第一纵向互连件和位于所述第二导电连接件的横边上的另一所述第一通孔连接至另一分布于所述第三基体的所述同一侧的另一所述第三导电连接件。
结合第一方面的第二十一种可能的实现方式，在第二十二种可能的实现方式中，所述第一导电连接件和所述第二导电连接件的横边的宽大于或者等于1mm，小于或者等于5mm，所述第一导电连接件和所述第二导电连接件的纵边的宽大于或者等于2mm，小于或者等于8mm。
结合第一方面的第二十一种可能的实现方式，在第二十三种可能的实现方式中，位于所述第一导电连接件的横边上的一所述第一通孔和位于所述第二导电连接件的横边上的另一所述第一通孔横向交错分布，所有第二通孔为所有第一通孔纵向延伸至所述载体形成，所有第二互连件为所有第一纵向互连件纵向延伸至所述载体形成。
第二方面，本实施例提供一种制造上述第一方面或者基于第一方面提供的任一所述端口防护电路集成封装件的方法，包括：
由所述载体的表面印刷第二外接电性连接件；
依次向上重复性的层叠包封填充体及/或层叠任一所述基体和/或印刷位于所述基体表面的导电连接件；
直接通过所述互连引脚连接端实现部分或者全部具有互连关系的所述元件的互连，以及/或者；
通过所述互连引脚连接端与任一所述基体的同一所述导电连接件的电性连接实现所有电路模块中部分或者全部具有电路互连关系的所述元件的互连；以及/或者，
所述端口防护电路集成封装元件还包括第一互连件，通过所述互连引脚连接端与所述导电连接件一一对应连接，以及通过设置在对应连接的所述导电连接件之间的所述第一互连件的互连实现所有电路模块中部分或者全部具有电路互连关系的所述元件的互连。
本申请实施例提供的端口防护电路集成封装件，采用纵向分布的基体结构及基体的导电连接件封装多个电路模块，减少元件横向分布时占用的印刷线路板的表面积，元器件间的分布间距和PCB布线间的分布间距，集成结构简单，节约电子设备的容置空间。另外，通过导电连接件的连接可以减少应用端焊接工序，可以减少PCB贴片时间，生产效率高。另外，减小防护器件的分布体积的同时，集成至少一个电路防护元件提升端口防护性能，得以实现端口防护领域的设备小型化发展。以及纵向连接件的规则分布提高了防护性能和产品稳定性，应用于端口电路过压防护领域，可解决分布体积小、容置空间小和过压性能差之间的矛盾。
另外，本实施例减少了多个元件的应用测试标准，仅对该集成件的性能测试标准及产品实现标准进行调整确认，就可以批量标准化生产应用鲍勃史密斯端口电路过压防护方案的端口电路。
另外，本实施例能够减少多个分立元件生产时多次独立性能测试和整机应用时多个元件电路组合性能测试的动作，实现了一个端口防护电路应用一个包含鲍勃史密斯电路的过压防护产品，一次贴片焊接的生产，一次应用性能测试，使得应用该端口防护电路的设备实现时的工序大大减少，节约了应用端设备的生产时间，提高了应用端设备的生产效率。
另外，集成件标准化的生产能够保证电路应用连接的稳定性，以及设备生产时电路板焊接次数的减少也能够提升电路应用连接的稳定性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为本实施例提供的端口防护电路集成封装件的第一剖视正面示意图；
图1b为本实施例提供的端口防护电路集成封装件的第二剖视正面示意图；
图1c为本实施例提供的端口防护电路集成封装件的电路结构示意图；
图2为本实施例提供的端口防护电路集成封装件的第一基体的仰视结构图；
图3a为本实施例提供的端口防护电路集成封装件的第二基体的俯视图；
图3b为本实施例提供的端口防护电路集成封装件的第一模块的分布图；
图4a为本实施例提供的端口防护电路集成封装件的第三基体的俯视图；
图4b为本实施例提供的端口防护电路集成封装件的第二模块元件分布图；
图5a为本实施例提供的端口防护电路集成封装件的载体的结构图；
图5b为本实施例提供的端口防护电路集成封装件的载体的优选结构图；
图5c为本实施例提供的端口防护电路集成封装件的载体的另一优选结构；
图6为本实施例提供的另一种端口防护电路集成封装件的电路结构图；
图7为本实施例提供的另一种端口防护电路集成封装件的电路结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。下面通过具体实施例，分别进行详细的说明。
由于设备的小型化，防护器件的减少或者芯片面积和体积都较以往有比较大的减少，导致防护性能降低，设备所能抵抗干扰和浪涌的能力却越来越弱。因此小型化实现也对设备的防雷要求越来越苛刻。本实施例提供一种端口防护电路集成封装件，包括：
上下间隔分布的至少两个基体，每一个基体包括至少一个用于电性连接的导电连接件；
相邻基体之间分布的至少一个电路模块，每个电路模块包括至少一个元件及/或者包括至少一个集成封装模组，每一个集成封装模组包括至少两个元件，每个元件包括至少一个引脚连接端，所有元件中的至少一个元件为电路防护元件；相邻基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子，分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的导电连接件的电性连接而连接；所有电路模块中部分或者全部具有电路互连关系的元件通过需互连的引脚连接端进行互连；以及/或者，
所有电路模块中部分或者全部具有电路互连关系的元件通过需互连的引脚连接端与同一导电连接件的电性连接进行互连；以及/或者，
端口防护电路集成封装元件还包括第一互连件，所有电路模块中部分或者全部具有电路互连关系的元件通过需互连的引脚连接端与导电连接件一一对应连接，以及通过设置在对应连接的导电连接件之间的第一互连件进行互连。
本实施例采用纵向分布的基体结构及所属于基体的导电连接件来封装多个电路模块，减少了元件横向分布时所占用的印刷线路板的表面积和元器件的间距，而且也减少了PCB布线之间的间距，集成结构简单，节约了电子设备的容置空间。
另外，本实施例通过导电连接件的连接可以减少焊接工序和分立元件进行电路连接的组合测试步骤，该集成结构可以减少PCB加工工序，所用工时少，生产效率高。
另外，本实施例中的模块包含至少一个电路防护元件，减小防护器件的分布体积的同时，端口防护领域的设备小型化发展得以实现。
另外，本实施例中导电连接件的分布和位置可以根据电路实现的实际情况进行有选择性和有针对性的布置，使其纵向高度和表面积的尺寸可以根据客户提出的整体尺寸需求进行特色制定。
本实施例中的基体为绝缘基体，绝缘基体为玻纤布、半玻纤、BT材料等。
作为一种可选的实施方式，电路防护元件可为无源电路防护元件或者有源电路防护元件，具体电路防护元件可包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
作为一种可选的实施方式，所有电路模块还包括至少一个端口防护电路基本元件，端口防护电路基本元件包括无源基础元器件或者有源基础元器件，具体可为电阻、电容、电感、保险丝和浪涌防护器件等端口防护电路基本元件。
作为一种可选的实施方式，所有电路模块还包括至少一个端口防护电路基本元件，包括：
所有电路模块还包括二个端口防护电路基本元件，分别是具有串连互连关系的第一电阻和第一电容。
作为一种可选的实施方式，所有元件中的一个元件为电路防护元件，以及第一电阻和第一电容的串连的互连引脚连接端之外的其另两个引脚连接端与电路防护元件的两个引脚连接端一一对应连接。
作为一种可选的实施方式，每一个基体为绝缘封装基体；
每一个基体包括至少一个用于电性连接的导电连接件，包括：
每一个基体的外表面附着至少一个用于电性连接的导电连接件。
作为一种可选的实施方式，导电连接件为印刷的焊盘。
作为一种可选的实施方式，每一个基体的外表面附着至少一个用于电性连接的导电连接件，包括：
每一个基体的上表面和/或下表面附着至少一个用于电性连接的导电连接件。
作为一种可选的实施方式，端口防护电路集成封装件还包括第一互连件，包括：
端口防护电路集成封装件还包括第一纵向互连件；
分布于不同相邻基体之间，且具有电路互连关系的元件通过互连引脚连接端与导电连接件一一对应连接，以及通过设置在对应连接的导电连接件之间的第一纵向互连件进行互连；
对应连接的导电连接件在垂直于基体所在平面的投影具有第一交集区域；
端口防护电路集成封装件还包括：
对应连接的导电连接件及其之间的所有基体在第一交集区域对应的位置处设置贯穿的第一通孔；第一纵向互连件穿过第一通孔连接至对应连接的导电连接件之间。
作为一种可选的实施方式，所有基体由上至下平行间隔分布，所有第一纵向互连件垂直于基体，且位于基体的同一侧。
作为一种可选的实施方式，本实施例中外接端口防护电路集成封装件的实现方式如下：
端口防护电路集成封装件还包括：
载体；
附着于载体的外表面，且用于外接端口防护电路集成封装件至外部电路的至少一个第二外接电性连接件；
与所有第二外接电性连接件对应连接的导电连接件连接至与外部电路对应连接的元件的引脚连接端，与所有第二外接电性连接件对应连接的导电连接件在垂直于基体所在平面的投影具有第二交集区域，与所有第二外接电性连接件对应连接的导电连接件，以及其之间的所有基体在第二交集区域对应的位置处设有贯穿的第二通孔；
第二互连件，第二互连件穿过第二通孔连接至第二外接电性连接件及与其对应连接的导电连接件之间；
用于包封除第二外接电性连接件之外的载体，所有基体、所有导电连接件、所有电路模块、所有第一互连件、所有第二互连件的包封壳体或者包封填充体。
作为一种可选的实施方式，端口防护电路集成封装件还包括：
第二外接电性连接件的除被包封壳体或者包封填充体包封之外的表面的部分区域上附着的阻焊层。本实施例中的阻焊层用于提高第二外接电性连接件走线时的绝缘性、防氧化性和防短路。
作为一种可选的实施方式，载体平行位于所有基体的下方。
作为一种可选的实施方式，所有第二外接电性连接件附着于载体的下表面。
作为一种可选的实施方式，所有第二互连件垂直于基体。
作为一种可选的实施方式，载体平行位于所有基体的下方，所有第二外接电性连接件附着于载体的下表面；所有第二互连件垂直于基体，且所有第二互连件和所有第一纵向互连件位于基体的同一侧。
作为一种可选的实施方式，第二外接电性连接件的除被包封壳体或者包封填充体包封之外的下表面的部分区域上附着阻焊层；以及，
第二外接电性连接件的下表面除附着有阻焊层之外的其他区域附着导电镀层，导电镀层可以是金属镀层，金属镀层垂直延伸连接至包封壳体或者包封填充体。
作为另一种可选的实施方式，本实施例中外接端口防护电路集成封装件的实现方式如下：
端口防护电路集成封装件还包括：
附着在基体的外表面，且用于外接端口防护电路集成封装件至外部电路的至少一个第一外接电性连接件；
第一外接电性连接件连接至端口防护电路集成封装件中与外部电路对应连接的元件的引脚连接端；
端口防护电路集成封装件还包括：
用于包封端口防护电路集成封装件中的除第一外接电性连接件之外的所有基体、所有导电连接件、所有电路模块、所有第一互连件的包封壳体或者包封填充体。
另一实施例
本实施例提供一种端口防护电路集成封装件，包括：
上下间隔分布的至少两个基体，每一个基体包括至少一个用于电性连接的导电连接件；
相邻基体之间分布的至少一个电路模块，每个电路模块包括至少一个元件及/或者包括至少一个集成封装模组，每一个集成封装模组包括至少两个元件，每个元件包括至少一个引脚连接端，所有元件中的至少一个元件为电路防护元件；相邻基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子，分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的导电连接件的电性连接而连接；所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端进行互连；以及/或者，
所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与同一导电连接件的电性连接进行互连；以及/或者，
端口防护电路集成封装元件还包括第一互连件，所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与导电连接件一一对应连接，以及通过设置在对应连接的导电连接件之间的第一互连件进行互连。
在本实施例中，所有元件中的一个元件为电路防护元件，所有电路模块还包括二个端口防护电路基本元件，分别是具有串连互连关系的第一电阻和第一电容。下面将以第一电阻和第一电容进行串连的互连引脚连接端之外的其另两个引脚连接端与电路防护元件的两个引脚连接端一一对应连接的电路结构为例，结合图1a至图5c对本实施例实现该电路结构对应的端口防护电路集成封装件进行具体说明。请参见图1a至图5c，图1a为本实施例提供的端口防护电路集成封装件的第一剖视正面示意图；图1b为本实施例提供的端口防护电路集成封装件的第二剖视正面示意图；图1c为本实施例提供的端口防护电路集成封装件的电路结构示意图；图2为本实施例提供的端口防护电路集成封装件的第一基体的仰视结构图；图3a为本实施例提供的端口防护电路集成封装件的第二基体的俯视图；图3b为本实施例提供的端口防护电路集成封装件的第一模块的分布图；图4a为本实施例提供的端口防护电路集成封装件的第三基体的俯视图；图4b为本实施例提供的端口防护电路集成封装件的第二模块元件分布图；图5a为本实施例提供的端口防护电路集成封装件的载体的结构图；图5b为本实施例提供的端口防护电路集成封装件的载体的优选结构图；图5c为本实施例提供的端口防护电路集成封装件的载体的另一优选结构。在本实施例中，针对第一电阻和第一电容的串连的互连引脚连接端之外的其另两个引脚连接端与电路防护元件的两个引脚连接端一一对应连接的电路结构，以三个基体和相邻基体之间各分布的一个电路模块为例进行说明，下面结合具体的图示进行解释。如图1a和图1b所示，本实施例具体提供一种端口防护电路集成封装件，该端口防护电路集成封装件包括第一基体Z1、第二基体Z2、第三基体Z3，载体Z4，以及包括上下间隔分布的第一电路模块M1和第二电路模块M2。其中，第一基体Z1、第二基体Z2、第三基体Z3和载体Z4上下平行间隔分布，第一电路模块M1分布于相邻的第一基体Z1和第二基体Z2之间，以及第二电路模块M2分布于相邻的第二基体Z2和第三基体Z3之间。如图2所示，第一基体Z1的下表面附着第一导电连接件110，以及如图3a所示，第二基体Z2的上表面附着第二导电连接件120，如图4a所示，第三基体Z3的上表面附着三个第三导电连接件(分别是第三导电连接件130、第三导电连接件131和第三导电连接件132)。如图5a所示，载体Z4的下表面附着两个用于外接端口防护电路集成封装件至外部电路的第二外接电性连接件(分别是第二外接电性连接件140和第二外接电性连接件141)。以及，如图3b所示，在本实施例中，第一电路模块M1为一个电路防护元件。如图4b所示，第二电路模块M2包括平行分布的第一电阻R和第一电容C。在其他实施例中，第一电阻R和第一电容C可以是纵向分布，具体实现形式不受本实施例的限制。
下面结合附图说明一下本实施例中的端口防护电路集成封装件的内部结构。如图1a和图1b所示，在本实施例中，电路防护元件的上下相对的两端为电路防护元件的两个引脚连接端，电路防护元件的两个引脚连接端分别为第一电路模块M1的二个外接电极端子。以及，在本实施例中，第一电阻R的第一引脚连接端和第一电容C的第一引脚连接端分别为第二电路模块M2的二个外接电极端子。如图1a和图1b所示，第一电路模块M1与第一基体Z1、第二基体Z2通过第一电路模块M1的两个外接电极端子和第一基体Z1的第一导电连接件110、第二基体Z2的第二导电连接件120一一对应电性连接而连接；以及，第二电路模块M2与第三基体Z3通过第二电路模块M2的二个外接电极端子和另二个第三导电连接件(第三导电连接件131和第三导电连接件132)一一对应电性连接而连接。另外，第一电阻R的第二引脚连接端和第一电容C的第二引脚连接端连接至第三导电连接件130。以及，在本实施例中，设定电路防护元件的两个引脚连接端通过两个第二外接电性连接件与外接电路进行电性连接，与外部电路对应电性连接的电路防护元件的两个引脚连接端通过其对应连接的导电连接件(第一导电连接件110和第二导电连接件120)与所有第二外接电性连接件(第二外接电性连接件141和第二外接电性连接件140)对应连接，与所有第二外接电性连接件(第二外接电性连接件141和第二外接电性连接件140)对应连接的导电连接件(第一导电连接件110和第二导电连接件120)在垂直于基体所在平面的投影具有二个第二交集区域，在本实施例中二个第二交集区域与第一交集区域P1及第一交集区域P2对应重叠，与所有第二外接电性连接件(第二外接电性连接件141和第二外接电性连接件140)对应连接的导电连接件(第一导电连接件110和第二导电连接件120)，以及其之间的区域在两个第二交集区域(即第一交集区域P1及第一交集区域P2)对应的位置处分别设有贯穿的第二通孔。具体地，如图5a所示，在本实施例中第一通孔J1和第一通孔J2贯穿至载体Z4及载体Z4表面的两个第二外接电性连接件(第二外接电性连接件141和第二外接电性连接件140)，以形成第二通孔J3和第三通孔J4。所以如图1a和图1b所示，两个第一纵向互连件(第一纵向互连件160和第一纵向互连件161)纵向延伸分别穿过第二通孔J3和第三通孔J4，以连接于第二外接电性连接件141及与第二外接电性连接件140对应电性连接的导电连接件之间，形成第二互连件，以实现与外部电路对应电性连接的电路防护元件同用于外接电路的外接电性连接件之间的连接。在其他实施方式中，第一纵向互连件和第二互连件可以处于不同的位置，即通过图示中同一交集区域但不同位置处的通孔进行贯穿，可以排布在端口防护电路集成封装件的两侧，具体实现时不受本实施例的限制。
在本实施例中，第一通孔J1与第二通孔J2位于同一侧，同一侧的位置排列进一步缩小了端口防护电路集成封装件的体积和空间。
优选的，在本实施例中，第一通孔J1与第二通孔J2以及第三通孔J3和第四通孔J4都位于同一侧，同一侧的位置排列进一步缩小了端口防护电路集成封装件的体积和空间。
优选的，在本实施例中，第一通孔J1与第二通孔J2分别横向错开布置，形成两列，以及第三通孔J3和第四通孔J4也分别横向错开布置，形成两列，有效增大了集成结构实现时连接件之间的安全距离，减少了集成封装器件中的连接件电性连接的干扰性，提高了端口防护电路集成封装件的可靠性和稳定性。
作为一种可选的实施方式，端口防护电路集成封装件还包括用于包封除两个第二外接电性连接件(第二外接电性连接件141和第二外接电性连接件140)之外的载体Z4，所有基体(第一基体Z1、第二基体Z2、第三基体Z3)、所有导电连接件(第一导电连接件110、第二导电连接件120和第三导电连接件130、第三导电连接件131、第三导电连接件132)、所有电路模块(第一电路模块M1和第二电路模块M2)、所有第一互连件(即第一纵向互连件160和第一纵向互连件161)、所有第二互连件(即第一纵向互连件160和第一纵向互连件161延伸至第二通孔J3和第三通孔J4的延伸部位)的包封壳体或者包封填充体。在本实施例中，包封壳体或者包封填充体的制作方法为由载体Z4的表面电镀/印刷第二外接电性连接件(第二外接电性连接件141和第二外接电性连接件140)后，依次向上重复性的层叠包封填充体及/或基体和/或位于基体表面的印刷导电连接件的工艺步骤实现端口防护电路集成封装件的包封。本实施例中，第一电阻R的阻值为75Ω，第一电容C的电容值为1000pF。
优选的，如图1a、图1b、图5b和图5c所示，本实施例中，端口防护电路集成封装件还包括阻焊层150。具体的，阻焊层150为第二外接电性连接件的除被包封壳体或者包封填充体包封之外的表面的部分区域上附着的阻焊层150。优选的，本实施例中的阻焊层150为工字型阻焊层，有效阻止第二外接电性连接件141和第二外接电性连接件140焊接时的电性相互干扰的问题发生。
优选的，如图5c所示，第二外接电性连接件的下表面除附着有阻焊层之外的其他区域附着金属镀层151，金属镀层151延伸连接至包封壳体或者包封填充体的边缘。
如图1c所示，本实施例中的第一电阻R、第一电容C分别与电路防护元件存在互连关系，以及第一电阻R和第一电容C之间存在互连关系，具体地，第一电阻R通过其第一引脚连接端连接至电路防护元件的一引脚连接端，第一电容C的第一引脚连接端连接至电路防护元件的另一引脚连接端，以及第一电阻R的第二引脚连接端和第一电容C的第二引脚连接端具有串连关系。
因此，本实施例提供的端口防护电路集成封装件在实现互连时具有如下互连结构实施方案：
如图4b所示，第一电阻R与第一电容C互连时，第一电阻R的第二引脚连接端和第一电容C的第二引脚连接端通过与同一导电连接件(第三导电连接件130)的电性连接进行互连。
以及，本实施例提供的端口防护电路集成封装件还包括第一互连件，第一电阻R、第一电容C分别与电路防护元件互连时通过第一互连件进行互连。具体地，第一互连件为图1a和图1b中所示的两个第一纵向互连件(分别是第一纵向互连件160和第一纵向互连件161)。对于分布于不同相邻基体之间，且具有电路互连关系的第一电阻R与电路防护元件通过需互连的引脚连接端(第一电阻R的第一引脚连接端和电路防护元件的一引脚连接端)与导电连接件(第一导电连接件110和第三导电连接件132)一一对应连接，以及通过设置在对应连接的导电连接件(第一导电连接件110和第三导电连接件132)之间连接的一第一纵向互连件160进行互连。对于分布于不同相邻基体之间，且具有电路互连关系的第一电容C与电路防护元件通过需互连的引脚连接端(第一电容C的第一引脚连接端和电路防护元件的另一引脚连接端)与导电连接件(第二导电连接件120和第三导电连接件131)一一对应连接，以及通过设置在对应连接的导电连接件(第二导电连接件120和第三导电连接件131)之间连接的另一第一纵向互连件161进行互连。详细地，第一电阻R和电路防护元件进行互连时，第一电阻R通过其第一引脚连接端与第三导电连接件132连接，电路防护元件通过其一引脚连接端与第一导电连接件110连接，以及通过设置在第一导电连接件110和第三导电连接件132之间连接的第一纵向互连件160进行第一电阻R和电路防护元件的互连；以及第一电容C和电路防护元件进行互连时，第一电容C通过其第一引脚连接端与第三导电连接件131连接，电路防护元件通过其另一引脚连接端与第二导电连接件120连接，以及通过设置在第二导电连接件120和第三导电连接件131之间连接的第一纵向互连件161进行第一电容C和电路防护元件的互连。
在本实施例中，端口防护电路集成封装件还包括第一通孔，通过第一通孔使分布于不同相邻基体之间的导电连接件之间连接的第一纵向互连件与导电连接件连接，即对应连接的导电连接件在垂直于基体所在平面的投影具有第一交集区域，端口防护电路集成封装件还包括：对应连接的导电连接件及其之间的所有基体(包括基体之间填充的包封填充物或者包封填充层)在第一交集区域对应的位置处设置贯穿的第一通孔，则第一纵向互连件穿过第一通孔连接至对应连接的导电连接件之间。本实施例中的第一纵向互连件160和第一纵向互连件161可以为在第一通孔中进行导电浆液灌注形成的导电体。具体地，如图1a至图5c所示，对应连接的导电连接件(第一导电连接件110和第三导电连接件132)在垂直于第一基体/第三基体所在平面的投影具有第一交集区域P1，对应连接的导电连接件(第一导电连接件110和第三导电连接件132)及其之间的所有基体(包括基体之间填充的包封填充物或者包封填充层)在第一交集区域P1对应的位置处设置贯穿的第一通孔J1；第一纵向互连件161穿过第一通孔J1连接至对应连接的导电连接件(第一导电连接件110和第三导电连接件132)之间。以及，对应连接的导电连接件(第二导电连接件120和第三导电连接件131)在垂直于第二基体/第三基体所在平面的投影具有第一交集区域P2，对应连接的导电连接件(第二导电连接件120和第三导电连接件131)及其之间的所有基体，包括基体之间填充的包封填充物或者包封填充层在第一交集区域P2对应的位置处设置贯穿的第一通孔J2；第一纵向互连件161穿过第一通孔J2连接至对应连接的导电连接件(第二导电连接件120和第三导电连接件131)之间。图示中第一通孔J1和第一通孔J2的个数不受本实施例的限制，本实施例显示的多个孔仅是示意性的解释说明。
以及，本实施例中的第一纵向互连件160和第一纵向互连件161为在第一通孔J1和第一通孔J2中进行导电浆液灌注形成的导电体。
作为一种可选的实施方式，第一通孔中的第一纵向互连件160和第一纵向互连件161为附着于孔壁侧边的连接件。
作为一种可选的实施方式，第一纵向互连件为导电柱或者导电丝。
作为一种可选的实施方式，第一纵向互连件为沿基体的侧壁纵向延伸的侧壁导电连接件，以连接至对应连接的导电连接件之间。
作为一种可选的实施方式，电容和电阻为一上下分布串连的集成模块，则该集成模块的相对两端与两个基体的导电连接件的对应连接，进而实现所有器件的上下间隔分布的结构。即在本实施方式中，需互连的引脚连接端直接进行互连形成一个器件进行上下结构分布的集成模块。
RC集成模块包括依次叠层的第一电容电极层、第一电介质层和电阻层。
作为一种可选的实施方式，第一电介质层包括对位叠层、压合的N个电介质层，所有N个电介质层中的每相邻的两个电介质层之间连接有内电极层；N为大于0的整数。
作为一种可选的实施方式，集成模块还包括叠层于第一电介质层和电阻层之间的第二电容电极层。
作为一种可选的实施方式，电阻层包括由下至上叠层的第一电阻浆料印刷层和电阻电极层。
作为一种可选的实施方式，集成模块还包括叠层于第二电容电极层表面的第二电介质层；其中第二电介质层开设有通孔；
以及，电阻层包括：
用于填充通孔，且印刷于通孔内的第二电容电极层表面的第一电阻浆料印刷层；
叠层于第一电阻浆料印刷层表面的电阻电极层。
作为一种可选的实施方式，第一电介质层为用于制作电容器的第一陶瓷电介质基体，第二电介质层为用于制作电容器的第二陶瓷电介质基体。
作为一种可选的实施方式，第一陶瓷电介质基体为碳酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体。
作为一种可选的实施方式，第一电容电极层、第二电容电极层、电阻电极层包含把、铂、金、银、铜或镍或上述至少两种金属所成的合金。
作为一种可选的实施方式，第一电阻浆料印刷层为钌系电阻浆料。
作为一种可选的实施方式，如图4b所示，第一电阻R的第一引脚连接端和第一电容C的第一引脚连接端也可作为第二电路模块M2的外接电极端子，从而和第一电阻R的第二引脚连接端和第一电容C的第二引脚连接端作为外接电极端子起到的作用相同，在本实施例中，因第一电阻R与第一电容C具有串连互连关系，所以与第一电阻R的第一引脚连接端和第一电容C的第一引脚连接端对应连接的导电连接件是同一导电连接件，即第二电路模块M2与第三基体Z3通过第二电路模块M2的四个外接电极端子和第三基体Z3的三个第三导电连接件(第三导电连接件130、第三导电连接件131和第三导电连接件132)对应电性连接而连接。
作为一种可选的实施方式，一第二外接电性连接件与第一电阻的第一引脚连接端连接的第三导电连接件通过一第二互连件连接，另一第二外接电性连接件与第一电容的第一引脚连接端连接的第三导电连接件通过另一第二互连件连接。
作为一种可选的实施方式，本实施例中的第一基体Z1、第二基体Z2、第三基体Z3和载体Z4为绝缘基体，绝缘基体为玻纤布。
作为一种可选的实施方式，电路防护元件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
作为一种可选的实施方式，本实施例中的第一导电连接件110、第二导电连接件120、以及所有第三导电连接件(第三导电连接件130、第三导电连接件131和第三导电连接件132)和载体Z4的下表面附着两个第二外接电性连接件(分别是第四导电连接件140和第四导电连接件141)分别为印刷于绝缘基体(玻纤布)上的焊盘(或者是金属连接件)。
作为一种可选的实施方式，导电连接件通过过孔从下表面延伸至上表面。
本实施例中，第一基体Z1、第二基体Z2和第三基体Z3由上至下平行间隔分布，第一纵向互连件160和第一纵向互连件161都垂直于第一基体Z1、第二基体Z2和第三基体Z3，且位于所有基体的同一侧。
优选的，本实施例中的载体Z4为正方形，在其他实施方式中载体Z4可为长方形。
优选的，本实施例中，两个第二外接电性连接件间隔附于载体Z4的下表面的相对的两侧，阻焊层为工字型阻焊层，工字型阻焊层的中间部位覆盖于两个第二外接电性连接件的相对的两侧。
优选的，本实施例中，第一导电连接件110和第二导电连接件120为横边交错分布的两个L型导电连接件，第一导电连接件110和第二导电连接件120的横边朝向基体的同一侧对称错落分布。
优选的，本实施例中，第一基体Z1、第二基体Z2、第三基体Z3和载体Z4为等面积的长方体或者正方体，所有基体和载体Z4的长小于或者等于10mm，且大于或者等于1mm，所有基体和载体Z4的宽小于或者等于10mm，且大于或者等于1mm，以及端口防护电路集成封装件的高小于或者等于1.8mm，且大于或者等于0.8mm。
优选的，本实施例中，第一基体Z1、第二基体Z2、第三基体Z3和载体Z4为等面积的长方体或者正方体，所有基体和载体Z4的长小于或者等于10mm，且大于或者等于1mm，所有基体和载体Z4的宽小于或者等于10mm，且大于或者等于1mm，以及端口防护电路集成封装件的高小于或者等于1.8mm，且大于或者等于1mm。
优选的，在其他实施方式中，所有基体和载体Z4的长小于或者等于5mm，且大于或者等于3mm，所有基体和载体Z4的宽小于或者等于5mm，且大于或者等于3mm，以及端口防护电路集成封装件的高小于或者等于1.6mm，且大于或者等于1.4mm。
优选的，在其他实施方式中，所有基体和载体Z4的长小于或者等于4.8mm，且大于或者等于3.2mm，所有基体和载体Z4的宽小于或者等于4.8mm，且大于或者等于3.2mm，以及端口防护电路集成封装件的高小于或者等于1.5mm，且大于或者等于0.9mm。
优选的，在本实施方式中，第一导电连接件110位于第一基体Z1的中部，第二导电连接件120位于第二基体Z2的中部；与第二电路模块的二个外接电极端子对应连接的另二个第三导电连接件间隔分布于第三基体Z3的同一侧，所有第一通孔位于所有基体的同一侧，第一导电连接件110通过一第一纵向互连件和位于第一导电连接件110的横边上的一第一通孔连接至一分布于第三基体Z3的同一侧的一第三导电连接件，第二导电连接件120通过另一第一纵向互连件和位于第二导电连接件120的横边上的另一第一通孔连接至另一分布于第三基体Z3的同一侧的另一第三导电连接件。
优选的，所述第一导电连接件和所述第二导电连接件的横边的宽大于或者等于1mm，小于或者等于5mm，所述第一导电连接件和所述第二导电连接件的纵边的宽大于或者等于2mm，小于或者等于8mm。如图2或图3a或图3b所示，第一导电连接件和所述第二导电连接件的横边的宽s1为1至2mm及其之间的任一值，第一导电连接件和所述第二导电连接件的纵边的宽s2为2.5至3.0mm及其之间的任一值。
优选的，第一导电连接件110和第二导电连接件120的横边的宽小于或者等于1.8mm，第一导电连接件110和第二导电连接件120的竖边的宽小于或者等于2.6mm。
优选的，第一导电连接件110和第二导电连接件120的横边的宽小于或者等于4mm，第一导电连接件110和第二导电连接件120的竖边的宽小于或者等于7mm。
优选的，第一导电连接件110和第二导电连接件120的横边的宽小于或者等于3.5mm，第一导电连接件110和第二导电连接件120的竖边的宽小于或者等于6mm。
优选的，第一导电连接件110和第二导电连接件120的横边的宽小于或者等于3mm，第一导电连接件110和第二导电连接件120的竖边的宽小于或者等于5.5mm。
优选的，第一导电连接件110和第二导电连接件120的横边的宽小于或者等于2.8mm，第一导电连接件110和第二导电连接件120的竖边的宽小于或者等于4mm。
另一实施例
本实施例还提供一种端口防护电路集成封装件，包括：
上下间隔分布的至少两个基体，每一个基体包括至少一个用于电性连接的导电连接件；
相邻基体之间分布的至少一个电路模块，每个电路模块包括至少一个元件及/或者包括至少一个集成封装模组，每一个集成封装模组包括至少两个元件，每个元件包括至少一个引脚连接端，所有元件中的至少一个元件为电路防护元件；相邻基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子，分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的导电连接件的电性连接而连接；所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端进行互连；以及/或者，
所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与同一导电连接件的电性连接进行互连；以及/或者，
端口防护电路集成封装元件还包括第一互连件，所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与导电连接件一一对应连接，以及通过设置在对应连接的导电连接件之间的第一互连件进行互连。
作为一种可选的实施方式，电路防护元件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
作为一种可选的实施方式，所有电路模块还包括至少一个端口防护电路基本元件，端口防护电路基本元件包括电阻、电容、电感、保险丝和浪涌防护器件中的至少一种端口防护电路基本元件。
作为一种可选的实施方式，所有电路模块中的元件还包括至少一个端口防护电路基本元件，包括：
所有电路模块中的元件还包括N个电阻和N个电容，所述N大于或等于1，所述N个电阻与所述N个电容一一对应电性串连，其中，任一所述电阻的第一引脚连接端连接至与所述电阻对应连接的所述电容的第一引脚连接端；
以及，所有电路模块中的元件还包括N-1个电路防护元件，所有N个电路防护元件与所述N个电阻一一对应电性互连，所述N个电路防护元件与所述N个电容一一对应电性互连，其中，每一所述电阻的第二引脚连接端和每一所述电容的第二引脚连接端与对应连接的所述电路防护元件的两个引脚连接端一一对应连接，以及，所有电容的所述第二引脚连接端互连。
具体的请参见图6，图6为本实施例提供的另一种端口防护电路集成封装件的电路结构图，如图6所示，本实施例实现的端口防护电路中以2个电路防护元件为例进行说明，即在本实施例提供的端口防护电路中，电路防护元件还包括第二电路防护元件G2，端口防护电路基本元件还包括第二电阻R2和第二电容C2，其中第二电路防护元件G2的一引脚连接端和第二电阻R2的一引脚连接端分别作为实现第二电路防护元件G2和第二电阻R2串连的公共端，第二电路防护元件G2的另一引脚连接端与第二电容C2的一引脚连接端分别作为实现第二电路防护元件G2和第二电容C2串连的公共端，以及第二电阻R2的另一引脚连接端和第二电容C2的另一引脚连接端分别作为实现第二电阻R2和第二电容C2互连的公共端；
第一电容C的一引脚连接端连接至第二电容C2的一引脚连接端。
请参见图7，图7为本实施例提供的另一种端口防护电路集成封装件的电路结构图，如图7所示，基于图7所示的端口防护电路，在本实施例提供的端口防护电路中，电路防护元件还包括第三电路防护元件G3和第四电路防护元件G4，端口防护电路基本元件还包括第三电阻R3、第四电阻R4、第三电容C3和第四电容C4，其中第三电路防护元件G3的一引脚连接端和第三电阻R3的一引脚连接端分别作为实现第三电路防护元件G3和第三电阻R3串连的公共端，第三电路防护元件G3的另一引脚连接端与第三电容C3的一引脚连接端分别作为实现第三电路防护元件G3和第三电容C3串连的公共端，以及第三电阻R3的另一引脚连接端和第三电容C3的另一引脚连接端分别作为实现第三电阻R3和第三电容C3互连的公共端；第四电路防护元件G4的一引脚连接端和第四电阻R4的一引脚连接端分别作为实现第四电路防护元件G4和第四电阻R4串连的公共端，第四电路防护元件G4的另一引脚连接端与第四电容C4的一引脚连接端分别作为实现第四电路防护元件G4和第四电容C4串连的公共端，以及第四电阻R4的另一引脚连接端和第四电容C4的另一引脚连接端分别作为实现第四电阻R4和第四电容C4互连的公共端；
第一电容C的一引脚连接端连接至第二电容C2的一引脚连接端和第三电容C3的一引脚连接端和第四电容C4的一引脚连接端。
图6和图7所示的电路对应的端口防护电路集成封装件可以以图1a所示的结构为基础，进一步进行层叠加工，实现多个电路防护元件的模块与多个鲍勃史密斯电路的模块的纵向集成。
本实施例采用纵向分布的基体结构及所属于基体的导电连接件来封装多个电路模块，减少了元件横向分布时所占用的印刷线路板的表面积和元器件的间距，而且也减少了PCB布线之间的间距，集成结构简单，节约了电子设备的容置空间。
另外，本实施例通过导电连接件的连接可以减少焊接工序和分立元件进行电路连接的组合测试步骤，该集成结构可以减少PCB加工工序，耗费工时少，生产效率高。
另外，本实施例中的模块包含至少一个电路防护元件，减小防护器件的分布体积的同时，端口防护领域的设备小型化发展得以实现。
另外，本实施例中导电连接件的分布和位置可以根据电路实现的实际情况进行有选择性和有针对性的布置，使其纵向高度和表面积的尺寸可以根据客户提出的整体尺寸需求进行特色制定。
作为一种可选的实施方式，电路防护元件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
作为一种可选的实施方式，所有电路模块还包括至少一个端口防护电路基本元件，端口防护电路基本元件包括电阻或者电容或者电感等端口防护电路基本元件。
作为一种可选的实施方式，所有电路模块还包括至少一个端口防护电路基本元件，包括：
所有电路模块还包括二个端口防护电路基本元件，分别是具有串连互连关系的第一电阻和第一电容。
作为一种可选的实施方式，所有元件中的一个元件为电路防护元件，以及除第一电阻和第一电容的串连的互连引脚连接端之外的另两个引脚连接端与电路防护元件的两个引脚连接端一一对应连接。
作为一种可选的实施方式，每一个基体为导电封装基体；
则每一个基体包括至少一个用于电性连接的导电连接件，包括：
每一个导电封装基体为一个用于电性连接的导电连接件。
作为一种可选的实施方式，导电封装基体为导电框架，导电框架包括导电托盘和导电托盘延伸形成的导电引脚，导电托盘用于封装元件，导电引脚用于与外接电路进行连接，部分或者全部具有互联关系的元件通过互连引脚连接端与同一导电托盘的连接进行互连。
作为一种可选的实施方式，导电框架为金属框架。
作为一种可选的实施方式，金属框架为铜引线框架。
另一实施例
本实施例还一种制造本实施例中任一端口防护电路集成封装件的方法，包括：
由载体Z4的表面印刷第二外接电性连接件；
依次向上重复性的层叠包封填充体及/或层叠任一基体和/或印刷位于基体表面的导电连接件；
直接通过互连引脚连接端实现部分或者全部具有互连关系的元件的互连，以及/或者；
通过互连引脚连接端与同一导电连接件的电性连接实现所有电路模块中部分或者全部具有电路互连关系的元件的互连；以及/或者，
端口防护电路集成封装元件还包括第一互连件，通过互连引脚连接端与导电连接件一一对应连接，以及通过设置在对应连接的导电连接件之间的第一互连件的互连实现所有电路模块中部分或者全部具有电路互连关系的元件的互连。具体的互连结构的实现可参照以上实施例的描述，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，以上描述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (25)

1.一种端口防护电路集成封装件，其特征在于，包括：
上下间隔分布的至少两个基体，每一个所述基体包括至少一个用于电性连接的导电连接件；
相邻所述基体之间分布的至少一个电路模块，每个所述电路模块包括至少一个元件及/或者包括至少一个集成封装模组，每一个所述集成封装模组包括至少两个元件，所有元件中的至少一个元件为电路防护元件；相邻所述基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子，分布于相邻所述基体之间的所述至少一个电路模块与相邻所述基体中的至少一个基体通过所述外接电极端子和所述至少一个基体的所述导电连接件的电性连接而连接；所有电路模块中部分或者全部具有电路互连关系的所述元件通过互连引脚连接端进行互连；以及/或者，
所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与同一所述导电连接件的电性连接进行互连；以及/或者，
所述端口防护电路集成封装元件还包括第一互连件，所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接，以及通过设置在对应连接的所述导电连接件之间的所述第一互连件进行互连。
2.如权利要求1所述的端口防护电路集成封装件，其特征在于，
所述电路防护元件包括无源电路防护元件或有源电路防护元件或气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
3.如权利要求2所述的端口防护电路集成封装件，其特征在于，所有电路模块还包括至少一个端口防护电路基本元件，所述端口防护电路基本元件包括应用于端口防护电路中的无源器件电阻、电容、电感、保险丝和浪涌防护器件中的至少一种端口防护电路基本元件。
4.如权利要求3所述的端口防护电路集成封装件，其特征在于，所有电路模块中的元件还包括至少一个端口防护电路基本元件，包括：
所有电路模块中的元件还包括N个电阻和N个电容，所述N大于或等于1，所述N个电阻与所述N个电容一一对应电性串连，其中，任一所述电阻的第一引脚连接端连接至与所述电阻对应连接的所述电容的第一引脚连接端；
以及，所有电路模块中的元件还包括N-1个电路防护元件，所有N个电路防护元件与所述N个电阻一一对应电性互连，所述N个电路防护元件与所述N个电容一一对应电性互连，其中，每一所述电阻的第二引脚连接端和每一所述电容的第二引脚连接端与对应连接的所述电路防护元件的两个引脚连接端一一对应连接，以及，所有电容的所述第二引脚连接端互连。
5.如权利要求3所述的端口防护电路集成封装件，其特征在于，所有电路模块中的元件还包括至少一个端口防护电路基本元件，包括：
所有电路模块中的元件还包括二个端口防护电路基本元件，分别是具有串连互连关系的第一电阻和第一电容。
6.如权利要求5所述的端口防护电路集成封装件，其特征在于，所有元件中的一个元件为电路防护元件，以及所述第一电阻和所述第一电容除进行串连的互连引脚连接端之外的另两个引脚连接端与所述电路防护元件的两个引脚连接端一一对应连接。
7.如权利要求1至6中任一所述的端口防护电路集成封装件，其特征在于，每一个所述基体为绝缘封装基体；
每一个所述基体包括至少一个用于电性连接的导电连接件，包括：
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件。
8.如权利要求1至6中任一所述的端口防护电路集成封装件，其特征在于，每一个所述基体为导电封装基体；
每一个所述基体包括至少一个用于电性连接的导电连接件，包括：
每一个所述导电封装基体为一个用于电性连接的导电连接件。
9.如权利要求7所述的端口防护电路集成封装件，其特征在于，
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件，包括：
每一个所述基体的上表面和/或下表面附着至少一个用于电性连接的导电连接件。
10.如权利要求9所述的端口防护电路集成封装件，其特征在于，所述第一互连件包括第一纵向互连件；
分布于不同相邻基体间，且具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接，以及通过设置在对应连接的所述导电连接件之间的所述第一纵向互连件进行互连；
所述对应连接的所述导电连接件在垂直于所述基体所在平面的投影具有第一交集区域；
所述端口防护电路集成封装件还包括：
对应连接的所述导电连接件及其之间的区域在所述第一交集区域对应的位置处设置贯穿的第一通孔；所述第一纵向互连件穿过所述第一通孔连接至所述对应连接的所述导电连接件之间。
11.如权利要求10所述的端口防护电路集成封装件，其特征在于，
所有基体上下平行间隔分布，所有第一纵向互连件垂直于所述基体，且位于所述基体的同一侧。
12.如权利要求11所述的端口防护电路集成封装件，其特征在于，还包括：
附着在所述基体的外表面，且用于外接所述端口防护电路集成封装件至外部电路的至少一个第一外接电性连接件；
用于包封所述端口防护电路集成封装件中的除所述第一外接电性连接件之外的所有基体、所有导电连接件、所有电路模块、所有第一互连件的包封壳体或者包封填充体；
所述第一外接电性连接件连接至所述端口防护电路集成封装件中与所述外部电路对应连接的所述元件的引脚连接端。
13.如权利要求11所述的端口防护电路集成封装件，其特征在于，还包括：
载体；
附着于所述载体的外表面，且用于外接所述端口防护电路集成封装件至外部电路的至少一个第二外接电性连接件；
与所述外部电路对应电性连接的所述元件的所述引脚连接端通过其对应连接的导电连接件与所有第二外接电性连接件对应连接，与所有第二外接电性连接件对应连接的所述导电连接件在垂直于所述基体所在平面的投影具有第二交集区域，所述与所有第二外接电性连接件对应连接的所述导电连接件，以及其之间的区域在所述第二交集区域对应的位置处设有贯穿的第二通孔；
第二互连件，所述第二互连件穿过所述第二通孔连接至所述第二外接电性连接件及与其对应电性连接的所述导电连接件之间；
用于包封除所述第二外接电性连接件之外的所述载体，所有基体、所有导电连接件、所有电路模块、所有第一互连件、所有第二互连件的包封壳体或者包封填充体。
14.如权利要求13所述的端口防护电路集成封装件，其特征在于，还包括：
所述第二外接电性连接件的除被包封之外的表面的部分区域上附着的阻焊层。
15.如权利要求14所述的端口防护电路集成封装件，其特征在于，
所述载体平行位于所有基体的下方，所有第二外接电性连接件附着于所述载体的下表面；所有第二互连件垂直于所述基体，且所有第二互连件和所有第一纵向互连件位于所述基体的所述同一侧。
16.如权利要求15所述的端口防护电路集成封装件，其特征在于，
所述第二外接电性连接件的除被所述包封壳体或者所述包封填充体包封之外的下表面的部分区域上附着所述阻焊层；
所述第二外接电性连接件的下表面除附着有所述阻焊层之外的其他区域附着导电镀层。
17.如权利要求16所述的端口防护电路集成封装件，其特征在于，包括：
所有基体分别为上下平行间隔分布的第一基体、第二基体、第三基体；其中，所述第一基体的下表面附着第一导电连接件，所述第二基体的上表面附着第二导电连接件，所述第三基体的上表面附着三个第三导电连接件，所述载体的下表面附着两个所述第二外接电性连接件；
上下间隔分布的第一电路模块和第二电路模块；其中，所述第一电路模块包括一个所述电路防护元件，所述第二电路模块包括所述第一电阻和所述第一电容，所述电路防护元件的两个引脚连接端分别为所述第一电路模块的二个外接电极端子；所述第一电阻的第一引脚连接端和所述第一电容的第一引脚连接端分别为所述第二电路模块的二个外接电极端子；
所述第一电路模块与所述第一基体、所述第二基体通过所述第一电路模块的两个外接电极端子和所述第一导电连接件、所述第二导电连接件一一对应电性连接而连接；以及，所述第一电阻的第二引脚连接端和所述第一电容的第二引脚连接端连接至一所述第三导电连接件，以及，所述第二电路模块与所述第三基体通过所述第二电路模块的二个外接电极端子和另二个所述第三导电连接件一一对应电性连接而连接；
所述第一导电连接件和与所述第一电阻的第一引脚连接端连接的所述第三导电连接件通过所述第一纵向互连件连接；所述第二导电连接件和与所述第一电容的第一引脚连接端连接的所述第三导电连接件通过另一所述第一纵向互连件连接；
一所述第二外接电性连接件与所述第一电阻的第一引脚连接端连接的所述第三导电连接件通过一所述第二互连件连接，另一所述第二外接电性连接件与所述第一电容的第一引脚连接端连接的所述第三导电连接件通过另一所述第二互连件连接。
18.如权利要求17所述的端口防护电路集成封装件，其特征在于，所述电路防护元件为瞬态电压抑制器、压敏电阻、热敏电阻、半导体放电管、保险丝之中的任一种器件。
19.如权利要求18所述的端口防护电路集成封装件，其特征在于，
所述载体为正方形或者长方形，两个所述第二外接电性连接件间隔附于所述载体相对的两侧，所述阻焊层为工字型阻焊层，所述工字型阻焊层的中间部位覆盖于两个所述第二外接电性连接件的相向的两侧；
所述第一导电连接件和所述第二导电连接件为交错分布的两个L型导电连接件，所述第一导电连接件和所述第二导电连接件的横边朝向所述基体的所述同一侧对称错落分布。
20.如权利要求19所述的端口防护电路集成封装件，其特征在于，
所述第一基体、所述第二基体、所述第三基体和所述载体为等面积的长方体或者正方体，所有基体和所述载体的长小于或者等于10mm，且大于或者等于1mm，所有基体和所述载体的宽小于或者等于10mm，且大于或者等于1mm，以及所述端口防护电路集成封装件的高小于或者等于1.8mm，且大于或者等于0.8mm。
21.如权利要求20所述的端口防护电路集成封装件，其特征在于，
所有基体和所述载体的长小于或者等于5mm，且大于或者等于3mm，所有基体和所述载体的宽小于或者等于5mm，且大于或者等于3mm，以及所述端口防护电路集成封装件的高小于或者等于1.6mm，且大于或者等于1mm。
22.如权利要求21所述的端口防护电路集成封装件，其特征在于，所述第一导电连接件位于所述第一基体的中部，所述第二导电连接件位于所述第二基体的中部；与所述第二电路模块的二个所述外接电极端子对应连接的所述另二个所述第三导电连接件间隔分布于所述第三基体的所述同一侧，所有第一通孔位于所有基体的所述同一侧，所述第一导电连接件通过一所述第一纵向互连件和位于所述第一导电连接件的横边上的一所述第一通孔连接至一分布于所述第三基体的所述同一侧的一所述第三导电连接件，所述第二导电连接件通过另一所述第一纵向互连件和位于所述第二导电连接件的横边上的另一所述第一通孔连接至另一分布于所述第三基体的所述同一侧的另一所述第三导电连接件。
23.如权利要求22所述的端口防护电路集成封装件，其特征在于，所述第一导电连接件和所述第二导电连接件的横边的宽大于或者等于1mm，小于或者等于5mm，所述第一导电连接件和所述第二导电连接件的纵边的宽大于或者等于2mm，小于或者等于8mm。
24.如权利要求22所述的端口防护电路集成封装件，其特征在于，位于所述第一导电连接件的横边上的一所述第一通孔和位于所述第二导电连接件的横边上的另一所述第一通孔横向交错分布，所有第二通孔为所有第一通孔纵向延伸至所述载体形成，所有第二互连件为所有第一纵向互连件纵向延伸至所述载体形成。
25.一种制造如权利要求1至24中任一所述端口防护电路集成封装件的方法，包括：
由所述载体的表面印刷第二外接电性连接件；
依次向上重复性的层叠包封填充体及/或层叠任一所述基体和/或印刷位于所述基体表面的导电连接件；
直接通过所述互连引脚连接端实现部分或者全部具有互连关系的所述元件的互连，以及/或者；
通过所述互连引脚连接端与任一所述基体的同一所述导电连接件的电性连接实现所有电路模块中部分或者全部具有电路互连关系的所述元件的互连；以及/或者，
所述端口防护电路集成封装元件还包括第一互连件，通过所述互连引脚连接端与所述导电连接件一一对应连接，以及通过设置在对应连接的所述导电连接件之间的所述第一互连件的互连实现所有电路模块中部分或者全部具有电路互连关系的所述元件的互连。
CN201510493352.XA 2015-08-12 2015-08-12 一种端口防护电路集成封装件及其制造方法 Active CN105047640B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510493352.XA CN105047640B (zh) 2015-08-12 2015-08-12 一种端口防护电路集成封装件及其制造方法
PCT/CN2016/093220 WO2017024981A1 (zh) 2015-08-12 2016-08-04 一种端口防护电路集成封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510493352.XA CN105047640B (zh) 2015-08-12 2015-08-12 一种端口防护电路集成封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN105047640A true CN105047640A (zh) 2015-11-11
CN105047640B CN105047640B (zh) 2023-06-06

Family

ID=54454060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510493352.XA Active CN105047640B (zh) 2015-08-12 2015-08-12 一种端口防护电路集成封装件及其制造方法

Country Status (2)

Country Link
CN (1) CN105047640B (zh)
WO (1) WO2017024981A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105429456A (zh) * 2015-12-19 2016-03-23 天津光电惠高电子有限公司 一种光电倍增管用小体积负高压电源及其制作方法
WO2017024981A1 (zh) * 2015-08-12 2017-02-16 深圳市槟城电子有限公司 一种端口防护电路集成封装件
WO2017025043A1 (zh) * 2015-08-12 2017-02-16 深圳市槟城电子有限公司 一种端口防护电路集成封装件
CN114121901A (zh) * 2022-01-27 2022-03-01 深圳中科四合科技有限公司 具备保险丝功能的esd器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202084537U (zh) * 2011-01-12 2011-12-21 曾传滨 具有静电放电防护功能的集成电路
CN103515942A (zh) * 2012-06-28 2014-01-15 中兴通讯股份有限公司 通信接口的防护电路
CN203967405U (zh) * 2014-07-07 2014-11-26 深圳市槟城电子有限公司 一种接口连接器
CN204946890U (zh) * 2015-08-12 2016-01-06 深圳市槟城电子有限公司 一种端口防护电路集成封装件
CN204991699U (zh) * 2015-08-12 2016-01-20 深圳市槟城电子有限公司 一种端口防护电路集成封装件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007242A1 (de) * 1998-07-28 2000-02-10 Infineon Technologies Ag Leiterbahnrahmen, platine mit leiterbahnrahmen und verfahren zur herstellung eines leiterbahnrahmens
CN103474405A (zh) * 2012-06-08 2013-12-25 江苏晟芯微电子有限公司 防电磁干扰的过压保护装置
CN105047640B (zh) * 2015-08-12 2023-06-06 深圳市槟城电子股份有限公司 一种端口防护电路集成封装件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202084537U (zh) * 2011-01-12 2011-12-21 曾传滨 具有静电放电防护功能的集成电路
CN103515942A (zh) * 2012-06-28 2014-01-15 中兴通讯股份有限公司 通信接口的防护电路
CN203967405U (zh) * 2014-07-07 2014-11-26 深圳市槟城电子有限公司 一种接口连接器
CN204946890U (zh) * 2015-08-12 2016-01-06 深圳市槟城电子有限公司 一种端口防护电路集成封装件
CN204991699U (zh) * 2015-08-12 2016-01-20 深圳市槟城电子有限公司 一种端口防护电路集成封装件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024981A1 (zh) * 2015-08-12 2017-02-16 深圳市槟城电子有限公司 一种端口防护电路集成封装件
WO2017025043A1 (zh) * 2015-08-12 2017-02-16 深圳市槟城电子有限公司 一种端口防护电路集成封装件
CN105429456A (zh) * 2015-12-19 2016-03-23 天津光电惠高电子有限公司 一种光电倍增管用小体积负高压电源及其制作方法
CN114121901A (zh) * 2022-01-27 2022-03-01 深圳中科四合科技有限公司 具备保险丝功能的esd器件

Also Published As

Publication number Publication date
WO2017024981A1 (zh) 2017-02-16
CN105047640B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
KR100616384B1 (ko) 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법
US3151278A (en) Electronic circuit module with weldable terminals
US8593825B2 (en) Apparatus and method for vertically-structured passive components
CN105047640A (zh) 一种端口防护电路集成封装件及其制造方法
CN106206017B (zh) 电子部件
TW201411800A (zh) 用於電子整合之三維模組
JPS5860562A (ja) 高端子数集積回路デバイス用パツケ−ジ
CN204946890U (zh) 一种端口防护电路集成封装件
JP7087044B2 (ja) チップ電力供給システム、チップ、ｐｃｂ、およびコンピュータデバイス
US7791896B1 (en) Providing an embedded capacitor in a circuit board
CN204991699U (zh) 一种端口防护电路集成封装件
US10820416B2 (en) Substrate apparatus and method of manufacturing the same
US4095867A (en) Component connection system
CN105047642B (zh) 一种端口防护电路集成封装件
JPS60105269A (ja) ハイブリツド回路の製造方法
US8324727B2 (en) Low profile discrete electronic components and applications of same
US9693453B2 (en) Wiring board
CN207068837U (zh) 共用电极半导体封装结构
JPS627109A (ja) ネツトワ−ク電子部品の製造方法
CN218732289U (zh) 一种功率器件模块与电子设备
US8094460B2 (en) Orientation-tolerant land pattern and method of manufacturing the same
US12048099B2 (en) Electronic device comprising surface-mount device type dipoles, and corresponding assembly method
CN219778822U (zh) 一种分压系统、光电倍增管及探测器
JP2001024139A (ja) 半導体装置およびその製造方法
WO2018208604A1 (en) Integrated circuit interface and method of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518116 Shenzhen, Longgang, Guangdong province Longgang Street Baolong community Baolong four road 3 Lan Pu Yuan Industrial Zone 1 Factory A501

Applicant after: Shenzhen Penang Electronics Co.,Ltd.

Address before: 518116 Shenzhen, Longgang, Guangdong province Longgang Street Baolong community Baolong four road 3 Lan Pu Yuan Industrial Zone 1 Factory A501

Applicant before: Shenzhen Bencent Electronics Co.,Ltd.

GR01 Patent grant
GR01 Patent grant