CN105047636B - 单排直插无引线半导体封装 - Google Patents

单排直插无引线半导体封装 Download PDF

Info

Publication number
CN105047636B
CN105047636B CN201510180957.3A CN201510180957A CN105047636B CN 105047636 B CN105047636 B CN 105047636B CN 201510180957 A CN201510180957 A CN 201510180957A CN 105047636 B CN105047636 B CN 105047636B
Authority
CN
China
Prior art keywords
pad
pads
semiconductor devices
encapsulating structure
devices according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510180957.3A
Other languages
English (en)
Other versions
CN105047636A (zh
Inventor
托尼·坎姆普里思
简·古利潘
简·威廉·伯格曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105047636A publication Critical patent/CN105047636A/zh
Application granted granted Critical
Publication of CN105047636B publication Critical patent/CN105047636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

公开了无引线封装半导体器件的实施例。一个实施例包括半导体芯片和无引线封装结构，封装结构限定了边界并具有底面，还包括暴露在封装结构底面上的三个或更多个焊盘。每一个焊盘位于单排直插排中。

Description

单排直插无引线半导体封装
技术领域
本发明涉及半导体封装技术。
背景技术
半导体封装工业一直寻求降低半导体封装的尺寸。工业中最新的趋势是使用表面贴装技术(SMT)以替代常规镀通孔(PTH)技术。相比PTH技术，SMT技术具有多个明显的优点，例如封装密度更大、互连长度更短并且更容易自动化。在相对较新的扁平无引线封装结构中，将横向突起在封装外部、占据空间的外部引线消除，以实现更小的半导体封装。取而代之，在半导体封装的表面上设置外部电极焊盘(pad)，用于与印刷电路板连接。半导体封装在印刷电路板上的覆盖区(footprint)至关重要。随着单个半导体封装的覆盖区减小，印刷电路板(PCB)的尺寸可以减小，和/或在印刷电路板上省出更多的面积用于其他半导体封装。相应地可以减小电子设备的尺寸。
由于压低了扁平无引线封装的尺寸，在焊盘之间保持足够空间以降低或阻止焊盘之间的电干扰依然很重要。例如，希望能够最大化封装底面上外露焊盘之间的距离，而同时仍提供足够的焊盘表面积，以实现与印刷电路板的可靠物理连接和电连接。焊盘之间的充分空间还受到安装技术的限制。在常规镀通孔技术中，由于封装上的引线适合电路板中的孔，因此安装相对简单。镀通孔安装使用沿用已久的焊接方法。引线提供额外的机械强度和机械完整性。针对无引线封装，焊膏可以涂布在印刷电路板上，并且封装通过焊料连接到电路板。焊膏的涂布可能影响到封装的尺寸，因为在电路板上的焊料着料点受到尺寸和隔离二者的限制。
最小的常规无引线(或没有引线)封装采用两排焊盘或端子。具有六个焊盘的封装采用两排焊盘，每排三个焊盘，并且具有八个焊盘的封装采用两排焊盘，每排四个焊盘。在这种常规封装中，两个焊盘排之间的距离大于焊盘沿着排的间距。PCB上的电子器件的尺寸还由丝网印刷技术(screen print technology)确定，要求器件四周有宽阔的区域，以允许在焊料中形成能够检查的弯月面。因此，双排直插无引线器件的覆盖区具有相对大的面积。
发明内容
公开了一种具有单排直插焊盘排(single inline row of pads)的封装半导体器件的实施例。半导体器件的一个实施例包括半导体芯片和限定边界并具有底面的无引线封装结构。无引线封装结构包括暴露在所述封装结构底面处的三个或更多个焊盘。每个焊盘或端子位于单排直插排之中。因为焊盘位于单排之中，所以焊盘之间的分隔距离和间距仅在单个方向上重要(critical)。此外，在封装中只需要奇数个焊盘的应用中，单排直插封装在空间/面积上比双排直插封装(例如2x3阵列或2x4阵列)更高效，还能够限制封装在印刷电路板上的覆盖区。在实施例中，无引线封装结构限定矩形底部边界。在另一个实施例中，无引线封装结构的矩形底部边界的宽度大约是0.45mm。在其他实施例中，宽度可以大约在0.4mm和0.5mm之间。在一些实施例中，根据焊盘的大小和形状，宽度可以大于0.5mm。
在一些实施例中，无引线封装结构的底部边界的宽度与焊盘的宽度相同。在一些实施例中，底部边界的宽度大于焊盘的宽度。在实施例中，每一个焊盘之间的间距(例如从焊盘中心测量)大约是0.35mm。在另一个实施例中，每一个焊盘之间的间距大约是0.30mm。
在一些实施例中，无引线封装结构具有与底面相邻的四个侧面(两个纵侧面和两个端侧面)。在实施例中，暴露在底面上的多个焊盘中的每一个是侧面可粘的(即，除了暴露在底面，多个焊盘还暴露在侧面上)。在实施例中，每一个焊盘是侧面可粘的并暴露在无引线封装的第一纵侧面上。因此，无引线封装的每一个焊盘暴露在无引线封装的侧面上，这能够更容易地检查无引线封装结构在印刷电路板上的安装。例如，这种检查可以只需要查看无引线封装结构的单侧。在实施例中，每一个焊盘在两个侧面是侧面可粘的。在实施例中，每一个焊盘暴露在无引线封装的第一纵侧面上和无引线封装的第二纵侧面上。因此，该无引线封装允许在多于一个的侧面上检查每一个焊盘或端子。在实施例中，纵向侧面上的焊盘中仅一部分是侧面可粘的。
在实施例中，位于单排直插焊盘排的两端处的两个端焊盘都是侧面可粘的，每一个焊盘暴露在无引线封装结构的相对端侧面上。在实施例中，在位于单排直插焊盘排的端部处的两个端焊盘中，仅一个是侧面可粘的，该焊盘暴露在无引线封装的端侧面上。
在实施例中，多个焊盘中的每一个具有多边形形状。焊盘的形状可以是任意形状，包括但不限于，方形、三角形、矩形、梯形、四边形、或者其他的多边形形状。可以对形状进行优化以提供充足的空间，从而提供可靠的连接，并在焊盘之间留下足够空间以降低短接的可能性。在实施例中，焊盘具有不规则形状，并且可以是能够产生通过焊盘的连接的任意形状。在实施例中，多个焊盘中的每一个位于单排直插排之中，底面上的任一个焊盘都不在单排直插排之外。
在实施例中，多个焊盘中的每一个位于沿封装结构底面的线中。在实施例中，该线被限定为穿过在焊盘排端部处的焊盘的几何中心并跨过该排中每一个其他焊盘的线。在实施例中，多个焊盘的外边缘共线。
附图说明
结合通过本发明原理的示例方式而示出的附图，通过以下详细描述，根据本发明的其他方案将变得清楚。
图1示出了常规的2x3六焊盘阵列无引线封装，所述封装具有半导体芯片以及与半导体芯片的导电焊盘相连的导线。
图2A示出了六焊盘单排直插无引线封装，所述封装具有半导体芯片和与半导体芯片的导电焊盘相连的导线。
图2B示出了与图2A类似的六个焊盘无引线封装结构的底面的实施例。
图2C示出了图2B的六焊盘无引线封装结构的底部透视图。
图3A示出了六焊盘无引线封装结构的底面的实施例，其中两个端焊盘是侧面可粘的。
图3B示出了图3A的六焊盘无引线封装结构的底部透视图，示出了暴露在端侧面上的端焊盘。
图4A示出了六焊盘无引线封装结构的底面的实施例，其中每一个焊盘沿纵侧面是侧面可粘。
图4B示出了图4A的六焊盘无引线封装结构的底部透视图，示出了暴露在纵侧面上的焊盘。
图5A示出了具有尺寸的四焊盘无引线封装结构的底面的平面图。
图5B示出了四焊盘无引线封装结构的底面的平面图，所述封装结构在端侧面上具有侧面可粘的两个端焊盘。
图5C示出了具有尺寸的五焊盘无引线封装结构的底面的平面图。
图5D示出了五焊盘无引线封装结构的底面的平面图，所述封装结构在端侧面上具有侧面可粘的两个端焊盘。
图5E示出了五焊盘无引线封装结构的底面的平面图，所述封装结构具有梯形焊盘。
图5F示出了五焊盘无引线封装结构的底面的平面图，所述封装结构具有梯形焊盘并且在端侧面上具有侧面可粘的两个端焊盘。
图6示出了六焊盘单内连线无引线封装，所述封装具有半导体芯片以及将半导体芯片的导电焊盘与三角形焊盘相连的导线。
图7示出了九焊盘单排直插无引线封装，所述封装具有半导体芯片以及连接半导体芯片的导电焊盘的导线。
图8A示出了单排直插三焊盘无引线封装结构的底面的实施例。
图8B示出了三焊盘单排直插无引线封装结构的底面的实施例，其中焊盘820的每一个沿着纵侧面之一是侧面可粘的。
图9A和9B示出了具有五个镀CuSn焊盘的晶片级芯片规模封装单排直插无引线封装结构。
图10示出了晶片级芯片规模封装单排直插无引线封装结构1000的实施例，所述封装结构具有五个“狗骨”形镀有焊料的焊盘。
贯穿说明书，相似的附图标记可以用于表示相似的单元。
容易理解的是，在本文中总体上描述以及在附图中示出的实施例的组件可以被布置和设计成多种不同配置。因此，以下对附图示出的各实施例更为详细的描述并不意图限制本公开的范围，仅用于表示各实施例。尽管在附图中示出了实施例的各个方面，除非特意指示，附图不必按比例绘制。
具体实施方式
在不背离本发明精神和基本特性的前提下，本发明可以以其他特定形式来实现。所描述的实施例在所有方面都应被认为是说明性而非限制性的。因此，本发明的范围由随附权利要求而不是具体说明书指出。在权利要求的含义及等同范围内做出的所有修改均落入本发明的范围之内。
贯穿本说明书对特征、优点的引用或者类似语言并不意味着利用本发明实现的所有特征和优点应当在或者在本发明任意单独的实施例之中。相反，对特征和优点引用的语言被理解为，结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例之中。因此，在本说明书中对特征和优点的讨论及类似语言可以但不必须指代相同的实施例。
此外，所描述的本发明的特征、优点和特性可以以任意合适的方式在一个或多个实施例中组合。通过本文的教导，相关领域的技术人员将认识到，在缺少特定实施例的一个或多个特定特征或优点的情况下也可以实现本发明。在其他实例中，不在本发明所有实施例中出现的附加特征和优点可以在某些实施例中识别到。
在本说明书中，对“一个实施例”、“实施例”的引用或类似语言意味着，结合所示出的实施例进行描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在本说明书中，短语“在一个实施例中”、“在实施例中”及类似用语可以但不必须全都指代相同的实施例。
扁平无引线封装(例如四扁平无引线(QFN)封装、双扁平无引线(DFN)封装、小轮廓无引线(SON)封装)用于物理地或者电学地将半导体芯片(例如集成电路(IC)器件)连接到印刷电路板。通过使用表面安装技术(例如SMT)，且不需要印刷电路板上的通孔，将这些扁平无引线封装半导体器件连接到印刷电路板。例如，这种封装半导体器件底面上的焊盘被焊接到印刷电路板上的对应连接点，形成与印刷电路板的物理连接，并形成与封装半导体芯片的电连接。如本文所使用的，封装半导体器件的“焊盘”指代暴露在扁平无引线封装底面上的导电部分的区域。通常用于描述封装半导体器件的焊盘的其他术语包括，例如，端子、引线、引脚、着料点(landing)、着料盘(landing pad)。尽管可以使用其他术语例如上述术语来参考相同或相似单元，为保持一致，本文中使用术语“焊盘”。
由于压低了扁平无引线封装的尺寸，因此在焊盘之间保持足够空间以降低或阻止焊盘之间的电干扰很重要，同时还要提供足够的焊盘表面积，以实现和印刷电路板的可靠物理连接和电连接。例如，希望能够最大化在封装底面上暴露的焊盘之间的距离，同时保持期望的焊盘表面积。此外，焊盘之间的距离或者间距还受到将封装安装到印刷电路板的影响。
在焊盘二维阵列中，焊盘排之间的分隔距离大于排内焊盘之间的分隔距离。在将无引线封装表面安装到印刷电路板的一个过程中，在电路板上放置薄丝网，盖住电路板的一部分并露出焊料着点。然后将焊膏涂到暴露的焊料着点上。在很多情形中，涂抹焊膏的方向是重要的。对于二维阵列封装，这可以得到比焊盘排内分隔距离更大的焊盘排间分隔距离。对于单排直插无引线封装，只有一个重要的方向。此外，印刷电路板上针对二维阵列的焊料着点比安装在电路板上的小封装更大。PCB上电子器件的尺寸还由丝网印刷技术确定，其要求器件四周有宽阔的区域，以允许在焊料中形成能够检查的弯月面。因此，双排直插无引线器件的覆盖区具有相对大的面积。
单排直插无引线封装只有一个重要方向，因而着料点的尺寸可以大大减小。此外，在应用需要奇数个连接的情形中，二维阵列将具有一个多余的焊盘，增加了封装的覆盖区，而单排无引线封装可以容易地合并奇数个焊盘。单排直插焊盘排减小了封装的覆盖区。
图1示出了传统的2x3六焊盘阵列无引线封装100的顶面图，封装100具有半导体芯片102以及将半导体芯片102的导电焊盘106连接到引线框端子108的导线104。所示出的封装100具有布置为2x3阵列的六个端子108。封装100的覆盖区有由封装100的总宽度110和总长度112确定。封装100的总长度112受到端子108的长度114和端子108之间必要的纵向分隔距离116的影响。封装100的总宽度110受到端子108的宽度118和横向分隔距离120的影响。横向分隔距离120大于纵向分隔距离116，其原因是，在印刷电路板上涂布焊膏并将封装安装到印刷电路板上。双排直插封装得到影响封装覆盖区的两个重要尺寸。
图2A示出了六端子单排直插无引线封装200的顶面图，封装200具有半导体芯片202以及将半导体芯片202的导电焊盘206连接到引线框端子208的导线。引线框端子208电连接到暴露在无引线封装底侧的无引线封装结构的各个焊盘。所示的封装200具有布置为单排直插排的六个端子208。引线框端子208被示为对应于无引线封装底侧上的暴露焊盘。封装200的覆盖区由封装200的总宽度210和总长度212确定。封装200的总长度212受到端子208的长度214和端子208之间纵向分隔距离216的影响。封装200的总宽度210仅受到端子宽度218的影响。端子208的单排直插排使具有六个端子208的封装比2x3阵列封装100具有更小的覆盖区。
在较小的外框的无引线封装中，半导体芯片通过例如粘合剂物理上连接到引线框，并且半导体芯片的导电焊盘通过例如丝焊(wire bonding)电连接到引线框。导线将半导体芯片的导电焊盘连接到引线框，并且引线框电连接到封装半导体器件的各个焊盘。此外，引线框、半导体芯片以及丝焊封闭在例如形成封装结构的至少一部分的环氧封装(epoxy encapsulate)之中。尽管说明书和附图描述了丝焊，实施例不限于丝焊，并且可以使用其他方式将半导体芯片电连接到引线框。此外，实施例可以由晶片级芯片规模封装实现，如图9A、9B和10所详细描述的，或者在倒装芯片组装上实现。尽管有引线和通孔技术已经使用了单排直插封装，还不存在已知的单排直插无引线封装。
封装200的宽度还受到半导体芯片202的宽度的限制。这使得使用矩阵芯片比使用方形芯片更有必要。可以拉长管芯尺寸以减小宽度。管芯尺寸的示例为0.2mm x 0.45mm或者0.3mm x 0.3mm。
图2B示出了与图2A类似的六个焊盘无引线封装结构200的底面230的实施例。在示出的实施例中，无引线封装结构200限定出矩形底部边界，并具有暴露在无引线封装结构200的底面230上的六个矩形焊盘220。封装200的覆盖区由封装200的宽度210和长度212确定。
图2C示出了图2B的六焊盘无引线封装结构200的底部透视图。无引线封装结构200的透视图示出了底面230和两个侧面232-234，端侧面232和纵侧面234。图2C还示出了焊盘220可以突出于封装结构200的底面230所限定的平面。例如，焊盘可以从封装结构的底部主表面突出达到20微米。在其他实施例中，焊盘不从封装结构的底部主表面上突出，例如，焊盘与封装结构的底部主表面齐平。
图3A示出了六焊盘无引线封装结构300的底面的实施例，其中，两个端焊盘320A和320F是侧面可粘的。在图3A的实施例中，无引线封装结构300的长度312受到焊盘320A-320F的长度314、焊盘320的数目、以及焊盘320之间的分隔距离316或者间距的影响。利用侧面可粘的焊盘320A和320F，总长度312可以降低。
图3B示出了图3A的六焊盘无引线封装结构300的底部透视图，示出了暴露在端侧面332上的端焊盘320A，以及与底面330相邻的端侧面332。端焊盘320F暴露在视图中隐藏的端侧面336上。图3B还示出了焊盘320A-320F可以从封装结构300的底面330所限定的平面突出。此外，焊盘320A可以从封装结构300的端侧面332所限定的平面突出。类似地，焊盘320F可以从端侧面336所限定的平面突出。例如，焊盘可以从封装结构的底部主表面和端侧面突出达到20微米。在其他实施例中，焊盘不从封装结构的底部主表面和端侧面上突出，例如，焊盘与封装结构的底部主表面齐平。在一些实施例中，焊盘可以在底部主表面上突出但不在端侧面上突出。在一些实施例中，焊盘可以在端侧面上突出但不在底部主表面上突出。
图4A示出了六焊盘无引线封装结构400的底面430的实施例，其中每一个焊盘420沿纵侧面是侧面可粘的。封装400的宽度410等于焊盘420的宽度418。封装400的宽度410可以减小到单个焊盘420的宽度，或者可以增加焊盘420的尺寸以实现更可靠的连接。当无引线封装400的每一个焊盘420都暴露在无引线封装400的侧面上时，能够更容易地检查无引线封装结构400在印刷电路板上的安装。这种检查只需要查看无引线封装结构400的单个侧面434。当每一个焊盘420在封装400的两侧是侧面可粘时，该无引线封装400允许在多于一个侧面上检查每一个焊盘420
图4B示出了图4A的六焊盘无引线封装结构的底部透视图，示出了在纵侧面434上暴露的焊盘420的。每一个焊盘420还暴露在视图中隐藏的纵侧面438上。图4B还示出了焊盘420可以从封装结构400的底面430所限定的平面突出。此外，焊盘420还可以从封装结构400的纵侧面434所限定的平面突出。类似地，焊盘420可以从纵侧面438所限定的平面突出。例如，焊盘可以从封装结构的底部主表面和纵侧面突出达到20微米。在其他实施例中，焊盘不从封装结构的底部主表面或者纵侧面上突出，例如，焊盘与封装结构的底部主表面齐平。在一些实施例中，焊盘可以在底面上突出但不在端侧面上突出。在一些实施例中，焊盘可以在端侧面上突出但不在底部主表面上突出。
图5A示出了具有尺寸的四焊盘无引线封装结构500的底面530的平面图。无引线封装在底面530上具有单排直插排中的四个矩形焊盘520A-520D，没有任何一个焊盘在单排直插排之外。无引线封装500的底面530的总宽度510大约是0.45mm。无引线封装500的底面530的总长度512大约是1.3mm，间距522为0.35mm。
图5B示出了四焊盘无引线封装结构500的底面530的平面图，封装结构500在封装结构500的端侧面上具有侧面可粘的两个端焊盘520A和520D。底面530的总宽度510大约是0.45mm。底面530的总长度512大约是1.15mm。
图5C示出了具有尺寸的五焊盘无引线封装结构500的底面530的平面图。无引线封装在单排直插排中具有五个矩形焊盘520。底面530的总宽度510大约是0.45mm。底面530的总长度512大约是1.65mm，间距522为0.35mm。在示出的实施例中，每一个焊盘520的外边缘524共线。
图5D示出了五焊盘无引线封装结构500的底面530的平面图，封装结构500在封装结构500的端侧面上具有侧面可粘的两个端焊盘520A和520E。底面530的总宽度510大约是0.45mm。底面530的总长度512大约是1.5mm，间距522为0.35mm。
图5E示出了五焊盘无引线封装结构的底面530的平面图，封装结构具有位于单排直插排之中的梯形焊盘520。底面530的总宽度510大约是0.5mm。底面530的总长度512大约是1.5mm。在示出的实施例中，焊盘520位于单排直插排之中，其中每一个焊盘的位置沿一条线，该线由穿过端焊盘520A的几何中心或质心并跨过其他每一个焊盘520表面的线来限定。
图5F示出了五焊盘无引线封装结构500的底面530的平面图，封装结构500具有梯形焊盘520并且在无引线封装结构500的端侧面上具有侧面可粘的两个端焊盘520A和520B。
使用单排直捅无引线封装降低了在电路板上占据的面积。例如，图5A所示封装具有0.45mm x 1.3mm的封装尺寸，其封装面积及大约等于0.59mm2。该封装占据了大约0.98mm2或者0.7mm x 1.4mm的板面积。与此相比，可比较的四端子二维阵列占据了大约1.2mm2或者1mm x 1.2mm的板面积。图5所示的封装与可比的四端子二维阵列相比，节省了甚至更大的板空间/面积量。图5B所示封装具有0.45mm x 1.15mm的封装尺寸，其封装面积及大约等于0.59mm2。该封装占据了大约0.91mm2或者0.7mm x 1.3mm的板面积。
在另一个示例中，图5C所示封装具有0.45mm x 1.65mm的封装尺寸，其封装面积及大约等于0.74mm2。该封装占据大约1.22mm2或者0.7mm x 1.75mm的板面积。相比常规二维阵列，图5D示出的封装进一步节省了更多的电路板空间量，占据大约是1.16mm2或者0.7mm x1.65mm的板面积。图5D示出的封装具有0.45mm x 1.5mm的封装尺寸，其封装面积大约等于0.68mm2。通过对比，可比较的2x3阵列具有大约1mm x 1mm的封装尺寸。在使用奇数个单排直插端子时，通过使用单排直插排节省空间，并且通过从常规2x3阵列中移除不必要的多余端子进一步减少空间。
在另一个示例中，六端子2x3阵列具有1mm x 1mm的封装尺寸。通过使用单排直插端子排，封装尺寸为0.45mm x 2mm，降低了封装的总覆盖区。
图6示出了六焊盘单排直插无引线封装600，封装600具有半导体芯片602以及将半导体芯片602的导电焊盘606与形成三角形焊盘608的焊盘相连的导线604。焊盘608的形状允许对焊盘608的总表面积以及分隔距离616或间距622进行优化。在示出的实施例中，对焊盘606进行对准，并且按照类似的方式也对相应的暴露焊盘进行对准。
在实施例中，对交替的三角形焊盘的边和顶点进行对准。在实施例中，以和图5E和5F示出的焊盘相似的方式，使三角形焊盘交错排列。在实施例中，每个三角形焊盘具有一条与相邻三角形焊盘的边平行的边。在实施例中，相邻三角形焊盘的边不平行。尽管图6内部的三角形焊盘是等边三角形，还可以是其他形状。
图7示出了九焊盘单排直插无引线封装700，封装700具有半导体芯片702以及将半导体芯片704的导电焊盘与引线框相连的导线704。无引线封装700具有在单排直插排中的九个焊盘708。端子的数量越多，则电路板级的可靠性有可能降低，这可以限制在单排直插无引线半导体封装中的端子数目。
图8A示出了单排直插三焊盘无引线封装结构800的底面830的实施例。在示出的实施例中，无引线封装结构800限定了矩形的底部边界，其中三个矩形焊盘暴露在无引线封装结构800的底面830上。无引线封装800适合于晶体管应用。在一些实施例中，无引线封装结构包括暴露在封装结构底面处的三个或更多个焊盘。在一些实施例中，无引线封装结构包括暴露在封装结构底面上的四个或更多个焊盘
图8B示出了三焊盘单排直插无引线封装结构800的底面830的实施例，并且焊盘820的每一个沿着纵侧面之一是侧面可粘的。所示出实施例侧面可粘的方式与图3A-3B描述和示出的方式相似。两个端焊盘820A和820B在纵侧面834上侧面可粘。中心焊盘820C在纵侧面838上侧面可粘。
图9A和9B示出了具有五个镀CuSn焊盘920的晶片级芯片规模封装单排直插无引线封装结构900。图9A和图9B分别是封装900的侧视图和底视图。一些实施例可以实现在晶片级芯片规模封装上。所示出的实施例在封装结构的底面930上包括五个镀CuSn焊盘920。五个镀CuSn焊盘920位于单排直插排之中。封装结构是硅基产品。WLCSP的制造是已知的，为简明起见，本文不再详细描述。
图10示出了晶片级芯片规模封装单排直插无引线封装结构1000的实施例，封装结构1000具有“狗骨”形(例如焊盘的每一端比焊盘中心更宽)的镀有焊料的五个焊盘1020。五个镀有焊料的焊盘1020在封装结构的底面1030上位于单排直插排之中。尽管图10示出了狗骨形状，可以设想备选的形状。此外，尽管示出了五个镀有焊料的焊盘，但是可以实现不同数目的焊盘，例如三个到九个。
在上述实施例中，焊盘与封装半导体器件的导电引脚电连接，作为接地或Vcc，或者输入/输出焊盘。尽管上述布局包括具有三个、四个、五个、六个和九个暴露焊盘的封装半导体器件，但是具有其他数目暴露焊盘的封装半导体器件是可能的并且可以想到的。尽管以有限数量的形状来描述焊盘，但是实施例不限于这些形状，并且其他形状也是可能的。
可以对焊盘形状进行优化，从而为可靠连接，实现焊盘之间充足的分隔距离以及最大的焊盘面积。此外，尽管提供了某些尺寸，扁平无引线封装半导体器件的任意元件的其他尺寸也是可能的。此外，尽管在一些实施例中记载了某些尺寸，这些尺寸可以在本领域已知的允许范围内变化。本文中所使用的“间距”表示焊盘之间的距离，并可以通过焊盘边缘到边缘或者焊盘中心到中心的方式来测量。
尽管本文描述的大多数实施例示出了焊盘的外边缘对准，但是焊盘可以沿单排直插排交错排列。直插焊盘排会重叠，以允许在所有焊盘上绘制单直线。在一些实施例中，每一个焊盘的外边缘对准。
在实施例中，使用单片(monolithic)引线框结构形成与半导体芯片直接相连的引线框并形成焊盘。在实施例中，通过从顶侧和底侧刻蚀引线框形以在引线框的顶侧和底侧产生不同的布局，从而形成引线框。
在以上描述中提供了各实施例的具体细节。然而，可以通过比全部具体细节更少的细节来实现一些实施例。在其他实例中，出于简洁和清楚的原因，用不多于实现本发明各实施例的细节描述了某些方法、过程、组件、结构、和/或功能。
尽管已经描述和示出了本发明的具体实施例，但是本发明不限于所描述和示出的具体形式或部件的布置。本发明的范围由随附权利要求及其等同来限定。

Claims (19)

1.一种半导体器件，包括：
半导体芯片；
无引线封装结构，限定边界并具有底面，所述底面确定所述半导体器件在对外连接中的覆盖区，所述无引线封装结构包括：
暴露在所述封装结构底面处的三个或更多个焊盘，每个焊盘位于单排直插排之中，位于所述覆盖区中的所述底面上并与所述底面齐平；
所述无引线封装结构的底面限定矩形边界，其中所述焊盘沿所述底面的矩形长边方向排列，所述封装结构的宽度被限制到所述三个或更多个焊盘中的每一个的宽度。
2.根据权利要求1所述的半导体器件，所述无引线封装结构具有两个纵侧面，其中所述两个纵侧面与所述底面相邻，其中所述三个或更多个焊盘中的每一个是侧面可粘的，其中所述三个或更多个焊盘中的每一个暴露在所述无引线封装的第一纵侧面上。
3.根据权利要求1所述的半导体器件，所述无引线封装结构具有两个纵侧面，其中所述两个纵侧面与所述底面相邻，其中所述三个或更多个焊盘中的每一个在所述三个或更多个焊盘中的每一个的两侧上是侧面可粘的，其中所述三个或更多个焊盘的中每一个暴露在所述无引线封装的第一纵侧面上和所述无引线封装的第二纵侧面上。
4.根据权利要求1所述的半导体器件，所述无引线封装结构具有两个端侧面，其中所述两个端侧面与所述底面相邻，其中所述单排直插排的第一端上的第一焊盘是侧面可粘的，其中所述第一焊盘暴露在所述无引线封装的第一端侧面上。
5.根据权利要求1所述的半导体器件，所述无引线封装结构具有两个端侧面，其中所述两个端侧面与所述底面相邻，其中所述单排直插排的第一端上的第一焊盘是侧面可粘的，其中所述第一焊盘暴露在所述无引线封装的第一端侧面上，以及其中所述单排直插排的第二端上的第二焊盘是侧面可粘的，其中所述第二焊盘暴露在与所述第一端侧面相对的第二端侧面上。
6.根据权利要求1所述的半导体器件，其中所述三个或更多个焊盘是多边形焊盘。
7.根据权利要求1所述的半导体器件，其中所述三个或更多个焊盘中的每一个是多边形焊盘，其中所述多边形焊盘中的至少一个是矩形。
8.根据权利要求1所述的半导体器件，其中所述三个或更多个焊盘中的每一个是多边形焊盘，其中所述多边形焊盘中的至少一个是三角形。
9.根据权利要求1所述的半导体器件，其中所述三个或更多个焊盘中的每一个是多边形焊盘，其中所述多边形焊盘中的至少一个是梯形。
10.根据权利要求1所述的半导体器件，其中所述三个或更多个焊盘中的每一个是多边形焊盘，其中所述三个或更多个焊盘中的每一个沿所述封装结构底面位于沿第一线的位置处，所述第一线定义为穿过第一多边形焊盘的几何中心的线。
11.根据权利要求1所述的半导体器件，其中所述三个或更多个焊盘是多边形焊盘，并且外边缘共线。
12.根据权利要求1所述的半导体器件，其中所述三个或更多个焊盘中的每一个仅在单一方向上存在间距。
13.根据权利要求1所述的半导体器件，其中限定边界的封装结构是塑料的，所述塑料封装结构封装所述半导体芯片。
14.根据权利要求1所述的半导体器件，其中所述封装结构包括硅。
15.根据权利要求1所述的半导体器件，其中所述封装结构是晶片级芯片规模封装，其中所述封装结构包括硅，并且所述焊盘镀有焊料。
16.根据权利要求1所述的半导体器件，其中所述封装结构是晶片级芯片规模封装，其中所述封装结构包括硅，并且所述焊盘镀有焊料，其中所述焊盘包括狗骨形状。
17.根据权利要求1所述的半导体器件，其中所述封装结构包括硅，暴露在所述封装结构的底面上的所述三个或更多个焊盘镀有CuSn。
18.一种半导体器件，包括：
半导体芯片；
封装结构，不包括引线，限定了边界并且具有底面，所述底面确定所述半导体器件在对外连接中的覆盖区、并限定了矩形边界，所述封装结构包括：
三个或更多个焊盘的单排直插排，暴露在所述封装结构的底面上并沿所述底面的矩形长边方向排列，且其上没有不在所述单排直插排中的其他焊盘，焊盘位于由所述矩形边界的确定的覆盖区中的所述底面上，并与底面齐平。
19.一种半导体器件，包括：
半导体芯片；
无引线封装结构，限定了边界且具有底面，所述底面确定所述半导体器件在对外连接中的覆盖区，所述无引线封装结构包括：
三个或更多个焊盘，暴露在所述封装结构的底面上并沿所述底面的矩形长边方向排列，其中每个焊盘位于单排直插排中，其中所述三个或更多个焊盘中的每一个是侧面可粘的，焊盘的暴露在封装结构的底面的部分位于所述覆盖区中，并与封装结构的底面齐平。
CN201510180957.3A 2014-04-17 2015-04-16 单排直插无引线半导体封装 Active CN105047636B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/255,935 2014-04-17
US14/255,935 US9379071B2 (en) 2014-04-17 2014-04-17 Single inline no-lead semiconductor package

Publications (2)

Publication Number Publication Date
CN105047636A CN105047636A (zh) 2015-11-11
CN105047636B true CN105047636B (zh) 2019-02-15

Family

ID=54322644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510180957.3A Active CN105047636B (zh) 2014-04-17 2015-04-16 单排直插无引线半导体封装

Country Status (2)

Country Link
US (1) US9379071B2 (zh)
CN (1) CN105047636B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109753732B (zh) * 2019-01-07 2022-02-18 郑州云海信息技术有限公司 一种pcb板的设计图编辑方法及相关装置
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
CN113035722A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 具有选择性模制的用于镀覆的封装工艺
US11638359B2 (en) 2021-05-05 2023-04-25 Toyota Motor Engineering & Manufacturing North America, Inc. Low profile power module package
CN113314490B (zh) * 2021-05-27 2023-04-07 芯盟科技有限公司 半导体结构及半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202917478U (zh) * 2012-11-29 2013-05-01 晶呈科技股份有限公司 单排直立式引脚的封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2677737B2 (ja) * 1992-06-24 1997-11-17 株式会社東芝 半導体装置
TW463342B (en) * 2000-08-18 2001-11-11 Siliconware Precision Industries Co Ltd Flip-chip quad-flat nolead package
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
US8482136B2 (en) 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
US8987057B2 (en) 2012-10-01 2015-03-24 Nxp B.V. Encapsulated wafer-level chip scale (WLSCP) pedestal packaging
US9087779B2 (en) * 2013-01-02 2015-07-21 Maxim Integrated Products, Inc. Multi-die, high current wafer level package
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202917478U (zh) * 2012-11-29 2013-05-01 晶呈科技股份有限公司 单排直立式引脚的封装结构

Also Published As

Publication number Publication date
US20150303156A1 (en) 2015-10-22
US9379071B2 (en) 2016-06-28
CN105047636A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN105047636B (zh) 单排直插无引线半导体封装
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
US5723907A (en) Loc simm
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US7298629B2 (en) Circuit board for mounting a semiconductor circuit with a surface mount package
JP2007294993A (ja) 組立て型半導体チップキャリア
CN110875291B (zh) 基板组件、半导体封装件和制造该半导体封装件的方法
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US7465607B2 (en) Methods of fabrication of lead frame-based semiconductor device packages incorporating at least one land grid array package
KR20170067947A (ko) 측면 차폐부를 가지는 반도체 패키지 및 제조 방법
US10056343B2 (en) Packaged semiconductor device with interior polygonal pads
US5324985A (en) Packaged semiconductor device
KR100246587B1 (ko) 볼 그리드 어레이 반도체 팩키지
KR100471625B1 (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
JP4970994B2 (ja) 半導体パッケージ
TWI582905B (zh) 晶片封裝結構及其製作方法
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
EP1154479A2 (en) Multiple line grid for use in a packaging or a testing application
CN114373740B (zh) 电磁屏蔽封装结构、电子器件模组及其制作方法
US11139228B2 (en) Semiconductor device
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
KR101359346B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20100078959A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant