CN105023885B - 半导体装置、半导体装置的制造方法 - Google Patents

半导体装置、半导体装置的制造方法 Download PDF

Info

Publication number
CN105023885B
CN105023885B CN201510190997.6A CN201510190997A CN105023885B CN 105023885 B CN105023885 B CN 105023885B CN 201510190997 A CN201510190997 A CN 201510190997A CN 105023885 B CN105023885 B CN 105023885B
Authority
CN
China
Prior art keywords
substrate
semiconductor device
dielectric substrate
housing
contact site
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510190997.6A
Other languages
English (en)
Other versions
CN105023885A (zh
Inventor
高桥卓也
大坪义贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105023885A publication Critical patent/CN105023885A/zh
Application granted granted Critical
Publication of CN105023885B publication Critical patent/CN105023885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的目的是提供一种能够抑制衬底的断裂的半导体装置、以及该半导体装置的制造方法。其特征在于具备：绝缘衬底，其具有衬底、在该衬底的上表面形成的金属图案、以及在该衬底的下表面形成的金属膜；半导体元件，其固定于该金属图案上；壳体，其包围该金属图案并具有与该衬底的上表面相接的接触部；以及粘合剂，其将该衬底的上表面中的比与该接触部相接的部分更靠外侧的部分和该壳体粘合，在该壳体的外周部分形成有多个在纵向上贯通该壳体的贯通孔，在该接触部的正下方的至少一部分处具有该金属膜。

Description

半导体装置、半导体装置的制造方法
技术领域
本发明涉及一种在大电流的控制等中使用的半导体装置、以及该半导体装置的制造方法。
背景技术
在专利文献1中公开了一种在绝缘衬底上固定有壳体的无基体构造的半导体装置。绝缘衬底具备衬底(陶瓷板)、在衬底的上表面形成的金属图案、以及在衬底的下表面形成的金属膜。
专利文献1：日本特开平7－326711号公报
在将具有衬底、在衬底的上表面形成的金属图案以及在衬底的下表面形成的金属膜的绝缘衬底与壳体进行粘合时，使用粘合剂。该粘合通过使固化基体板与金属膜密接，从固化基体板经由金属膜向粘合剂供热而进行。
用粘合剂粘合绝缘衬底与壳体的半导体装置被固定于散热器上。为了提高半导体装置的散热性，金属膜与散热器必须密接。
如上所述，在使用粘合剂时需要使金属膜密接于固化基体板，在将半导体装置固定于散热器上时需要使金属膜密接于散热器。因此，有时在壳体的一部分设置与衬底的上表面接触的接触部。接触部用于将衬底向固化基体板或散热器的方向按压，从而使金属膜与固化基体板或散热器密接。
有时接触部的正下方无金属膜，在接触部的正下方处衬底的下表面露出。在此情况下，例如若由于壳体或绝缘衬底的翘曲而接触部对衬底施加比预定更大的力，则存在着衬底断裂的问题。
发明内容
本发明就是为了解决如上述的问题点而提出的，其目的在于提供一种能够抑制衬底断裂的半导体装置、以及该半导体装置的制造方法。
本发明所涉及的半导体装置的特征在于具备：绝缘衬底，其具有衬底、在该衬底的上表面形成的金属图案、以及在该衬底的下表面形成的金属膜；半导体元件，其固定于该金属图案上；壳体，其包围该金属图案并具有与该衬底的上表面相接的接触部；以及粘合剂，其将该衬底的上表面中的比与该接触部相接的部分更靠外侧的部分和该壳体粘合，在该壳体的外周部分形成有多个在纵向上贯通该壳体的贯通孔，在该接触部的正下方的至少一部分处具有该金属膜。
本发明所涉及的半导体装置的制造方法的特征在于具备：准备工序，在该工序中，在衬底的上表面形成金属图案，在该衬底的下表面形成比该金属图案厚的金属膜，由此形成向上凸地翘曲的绝缘衬底；安装工序，在该工序中，在将该绝缘衬底载置于固化基体板上的状态下，利用壳体的按压部向下方按压该绝缘衬底的中央部，使该金属膜与该固化基体板面接触，并且使以包围该金属图案的方式形成于该壳体上的接触部与该衬底的上表面接触；以及粘合工序，在该工序中，对于该衬底的上表面中的比与该接触部相接的部分更靠外侧的部分和该壳体之间的粘合剂，从该固化基体板供热，使该粘合剂硬化而粘合该壳体和该衬底。
本发明所涉及的其它半导体装置的特征在于具备：绝缘衬底，其具有衬底、在该衬底的上表面形成的金属图案、以及在该衬底的下表面形成的金属膜；半导体元件，其固定于该金属图案上；壳体，其具有与该金属图案的上表面相接的接触部，该壳体包围该半导体元件；以及粘合剂，其将该衬底的上表面中的比该接触部更靠外侧的部分和该壳体粘合，在该壳体的外周部分形成有多个在纵向上贯通该壳体的贯通孔。
发明的效果
根据本发明，在接触部的正下方设置有金属膜，因而能够抑制衬底的断裂。
附图说明
图1是本发明的实施方式1所涉及的半导体装置的剖视图。
图2是图1的接触部及其周边的放大图。
图3是壳体的底视图。
图4是表示用粘合剂对壳体与绝缘衬底进行粘合的剖视图。
图5是表示将半导体装置固定于散热器上的剖视图。
图6是变形例所涉及的半导体装置的局部剖视图。
图7是本发明的实施方式2所涉及的半导体装置的剖视图。
图8是图7的壳体的底视图。
图9是本发明的实施方式3所涉及的半导体装置的剖视图。
图10是半导体装置的俯视图。
图11是变形例所涉及的半导体装置的剖视图。
图12是本发明的实施方式4所涉及的半导体装置的剖视图。
图13是图12的半导体装置的俯视图。
图14是本发明的实施方式5所涉及的半导体装置的剖视图。
图15是表示将半导体装置安装于散热器的半导体装置等的剖视图。
图16是本发明的实施方式6所涉及的半导体装置的底视图。
图17是本发明的实施方式7的壳体等的底视图。
图18是壳体的斜视图。
图19是本发明的实施方式8的绝缘衬底的剖视图。
图20是向上凸地翘曲的绝缘衬底的剖视图。
图21是螺钉紧固中的半导体装置等的剖视图。
图22是螺钉紧固后的半导体装置等的剖视图。
图23是取下工序后的半导体装置的剖视图。
图24是本发明的实施方式9所涉及的半导体装置的俯视图。
图25是图24的XXV-XXV’虚线处的剖视图。
图26是表示绝缘密封材料等的剖视图。
标号的说明
10半导体装置，12绝缘衬底，14衬底，16金属图案，18金属膜，18A正下方部分，20焊料，22半导体元件，30壳体，30A外壁部，30B凹部，30C接触部，30D贯通孔，30E延伸部，30F按压部，30G边界正上方部，30H、30I追加接触部，30J隔壁部，30K非接触部，30L粘合部，30M桥梁部，30N接触部，32、109、130、132粘合剂，40固化基体板，44散热器，46散热膏，102第一绝缘衬底，110第二绝缘衬底，152电极
具体实施方式
参照附图，对本发明的实施方式所涉及的半导体装置和半导体装置的制造方法进行说明。对相同或相对应的结构要素标注相同的符号，有时省略重复说明。
实施方式1
图1是本发明的实施方式1所涉及的半导体装置10的剖视图。半导体装置10具备绝缘衬底12。绝缘衬底12具有衬底14、在衬底14的上表面形成的金属图案16、以及在衬底14的下表面形成的金属膜18。衬底14例如由陶瓷形成。金属图案16和金属膜18例如由铝形成。
在金属图案16上通过焊料20固定有半导体元件22。半导体元件22是IGBT(Insulated Gate Bipolar Transistor)或二极管等，但并不特别限定于此。在半导体元件22和金属图案16上适当地连接导线等，能够进行半导体元件22与外部的电连接。
半导体装置10具备由例如PPS树脂(聚苯硫醚树脂)形成的壳体30。壳体30具备外壁部30A、凹部30B、以及接触部30C。外壁部30A是壳体30的最外侧的部分。外壁部30A包围绝缘衬底12。接触部30C包围金属图案16并与衬底14的上表面相接。凹部30B位于外壁部30A与接触部30C之间。在凹部30B中设置有粘合剂32。粘合剂32对衬底14的上表面中的与接触部30C相接的部分的外侧部分和壳体30进行粘合。
在接触部30C的正下方具有金属膜18。接触部30C的正下方的金属膜18称为正下方部分18A。半导体装置10采用不具有基体板的无基体构造。
图2是图1的接触部30C及其周边的放大图。金属膜18形成于接触部30C的正下方整体。即，接触部30C的正下方处的衬底14的下表面整体被金属膜18覆盖。另外，在粘合剂32的正下方，衬底14的下表面的至少一部分向外部露出。
图3是壳体30的底视图。凹部30B在外壁部30A的内侧沿着外壁部30A设置。接触部30C在凹部30B的内侧沿着凹部30B设置。凹部30B和接触部30C在俯视下呈四边形。壳体30的外周部分的四角处形成有贯通孔30D。该贯通孔30D是将壳体30安装到外部设备时使螺钉穿过的孔。此外，图1的壳体30相当于图3的I-I’剖面。
对半导体装置10的制造方法进行说明。图4是表示用粘合剂32对壳体30与绝缘衬底12进行粘合的粘合工序的剖视图。在粘合工序中，利用形成有螺钉孔40A的固化基体板40。在纵向上贯通壳体的贯通孔30D用虚线示出。首先，使螺钉42穿过壳体30的贯通孔30D，紧固于螺钉孔40A，由此外壁部30A与固化基体板40接触。此时，接触部30C抵住衬底14的上表面，向下方按压衬底14，由此，金属膜18与固化基体板40密接。
然后，从固化基体板40向绝缘衬底12供热，使粘合剂32热硬化。由此，绝缘衬底12与壳体30粘合。然后，松开螺钉42而将半导体装置10从固化基体板40取下。半导体装置10以此方式进行制造。
对半导体装置10的使用方法进行说明。半导体装置10固定于散热器上而使用。图5是表示将半导体装置10固定于散热器44上的剖视图。在散热器44的上表面涂敷有散热膏46。将穿过壳体30的贯通孔30D的螺钉42紧固于散热器44的螺钉孔44A。此时，接触部30C抵住衬底14的上表面，向下方按压衬底14。由此，金属膜18与散热器44经由散热膏46密接。半导体装置10以此方式固定于散热器上而使用。
如上所述，在将半导体装置固定于固化基体板40或散热器44上时，通过接触部30C向下方按压衬底14。因此，在接触部30C的正下方仅有衬底14而没有金属膜18的情况下，存在衬底14由于从接触部30C施加的力而断裂的问题。为了消除该问题，在本发明的实施方式1所涉及的半导体装置10中，在接触部30C的正下方形成有金属膜18(正下方部分18A)。因此，与在接触部30C的正下方没有金属膜的情况相比，能够使衬底14(绝缘衬底12)不易断裂。
另外，在将半导体装置10固定于散热器44上的状态下，正下方部分18A从接触部30C受到下方的力，因而能够经由散热膏46使金属膜18与散热器44密接。这样，根据本发明的实施方式1所涉及的半导体装置10，能够提高半导体装置10的耐破坏量并提高半导体装置10的散热性。
在本发明的实施方式1所涉及的半导体装置10中，如图2所示，在粘合剂32的正下方形成有金属膜18，但该部分也可以省略。
图6是变形例所涉及的半导体装置的局部剖视图。在图6中示出在接触部30C的正下方处金属膜18仅覆盖衬底14的下表面的一部分。即，接触部30C的正下方的衬底14的下表面(虚线部分)具有由金属膜18覆盖的部分和向外部露出的部分。如上所述，若在接触部30C的正下方的至少一部分具有金属膜18，则与在接触部30C的正下方没有金属膜的情况相比，能够抑制绝缘衬底12的断裂。
衬底14优选由SiN形成。通过由SiN形成衬底，与由氧化铝或AlN形成衬底的情况相比，能够将衬底14的耐破坏量(不易断裂性)提高两倍左右。
散热膏46可以置换为其他散热材料。另外，可以在金属膜18的表面涂敷TIM剂(Thermal Interface Material)。TIM剂是导热性比散热膏高的、常温下为固体的材料。通过在金属膜的表面涂敷TIM剂，能够省略散热器表面的散热膏。
半导体元件22大多由硅形成，但也可以由带隙比硅大的宽带隙半导体形成。作为宽带隙半导体，例如有碳化硅、氮化镓类材料、或金刚石。
此外，上述变形也能够应用于以下的实施方式所涉及的半导体装置和半导体装置的制造方法。关于以下的实施方式所涉及的半导体装置和半导体装置的制造方法，与实施方式1的共同点较多，因而以与实施方式1的不同点为中心进行说明。
实施方式2
图7是本发明的实施方式2所涉及的半导体装置50的剖视图。壳体30具备延伸部30E和按压部30F。延伸部30E以使壳体30的两个内壁相连的方式设置。按压部30F是与延伸部30E连接并向下方伸长的部分。按压部30F与金属图案16的上表面相接。按压部30F也可以与衬底14的上表面相接。图8是图7的壳体30的底视图。按压部30F设置于在俯视下被接触部30C包围的部分处。
如果将半导体装置50固定于散热器(或固化基体板)上，则接触部30C和按压部30F两者与绝缘衬底12相接，向下方按压绝缘衬底12。因此，与仅用接触部30C向下方按压绝缘衬底12的情况相比，能够分散对绝缘衬底12施加的应力。由此，能够防止绝缘衬底12的断裂。
在图7中，按压部30F与绝缘衬底12相接。但是，在将半导体装置50固定于散热器之前的阶段中，由于绝缘衬底12的翘曲等，有时按压部30F不与绝缘衬底12相接。即，有时绝缘衬底12向下凸地翘曲。在绝缘衬底12向下凸地翘曲的情况下，与绝缘衬底平坦的情况相比，绝缘衬底的中央部与散热器密接，因而优选。此外，利用按压部30F，绝缘衬底无法向上凸地翘曲，因而能够避免绝缘衬底向上凸地翘曲而绝缘衬底的中央部不与散热器密接的问题。
然而，在半导体装置的使用中，由功率循环等导致的绝缘衬底的温度变化使绝缘衬底发生位移。若绝缘衬底的位移较大，则会产生散热膏从绝缘衬底12和散热器之间被挤出的抽空现象。但是，根据本发明的实施方式2所涉及的半导体装置50，绝缘衬底12的位移由由于按压部30F而被抑制，因而能够抑制抽空。另外，能够抑制焊料20等的劣化。由此，能够提高半导体装置的可靠性。
实施方式3
图9是本发明的实施方式3所涉及的半导体装置100的剖视图。半导体装置100具备多个绝缘衬底。具体地说，具备横向排列设置的第一绝缘衬底102和第二绝缘衬底110。第一绝缘衬底102具备衬底104、金属图案106、以及金属膜108。第二绝缘衬底110具备衬底112、金属图案114、以及金属膜116。在金属图案114上利用焊料120固定有半导体元件122。
壳体30在第一绝缘衬底102与第二绝缘衬底110的边界正上方具备边界正上方部30G。边界正上方部30G具有与第一绝缘衬底102的衬底104相接的追加接触部30H、以及与第二绝缘衬底110的衬底112相接的追加接触部30I。此外，在边界正上方部30G形成有收容粘合剂109的凹部。粘合剂109粘合衬底104与边界正上方部30G，并且粘合衬底112与边界正上方部30G。
图10是半导体装置100的俯视图。边界正上方部30G以将相对的壳体的内壁相连的方式设置。由此，由接触部30C(的左半部分)和追加接触部30H包围金属图案106，由接触部30C(右半部分)和追加接触部30I包围金属图案114。因此，通过接触部30C(的左半部分)和追加接触部30H将衬底104的外周部分向下方按压，通过接触部30C(的右半部分)和追加接触部30I将衬底112的外周部分向下方按压。
如上所述，通过在壳体30上设置边界正上方部30G，能够提供搭载多个绝缘衬底的半导体装置100。在本发明的实施方式3中，绝缘衬底设置两块，但只要是多块即可，并不特别限定。另外，边界正上方部30G以横贯半导体装置的方式配置，但也可以是俯视下十字形状等其它形状。
图11是变形例所涉及的半导体装置的剖视图。壳体30具备位于第一绝缘衬底102与第二绝缘衬底110之间的隔壁部30J。另外，在边界正上方部30G上形成有收容粘合剂130的凹部和收容粘合剂132的凹部。根据该变形例所涉及的半导体装置，利用隔壁部30J，能够防止由于绝缘衬底彼此直接接触所导致的衬底断裂。
实施方式4
图12是本发明的实施方式4所涉及的半导体装置150的剖视图。在边界正上方部30G的上方设置有电极152。电极152与半导体元件22通过导线154连接。电极152与金属图案114通过导线156连接。图13是图12的半导体装置的俯视图。电极152以将相对的壳体的内壁相连的方式设置。如上所述，通过在边界正上方部30G的上方设置电极152而有效利用边界正上方部30G上方的空间，半导体装置150成为适合小型化的结构。
另外，电极152与边界正上方部30G相接，由此壳体30的刚性提高。由此，在将半导体装置150固定于散热器上时，能够从壳体30向衬底104、112施加较大的力，使散热膏扩散。利用散热膏的扩散，减少绝缘衬底(第一绝缘衬底102和第二绝缘衬底110)和散热器的接触热阻。
实施方式5
图14是本发明的实施方式5所涉及的半导体装置200的剖视图。与第一绝缘衬底102的上表面相接的追加接触部30H、和与第二绝缘衬底110的上表面相接的追加接触部30I，与接触部30C相比向下方延伸。即，在图14所示的坐标系中，追加接触部30H、30I的下端的y坐标是比接触部30C的下端的y坐标小的值。此外，第一绝缘衬底102和第二绝缘衬底110横向(x轴方向)排列设置。
图15是将半导体装置200安装于散热器44时的、半导体装置等的剖视图。若使半导体装置200向散热器44靠近，则追加接触部30H、30I的正下方的金属膜108、116(以下称为内侧金属膜)最初与散热膏46接触，之后接触部30C的正下方的金属膜108、116(以下称为外侧金属膜)与散热膏46接触。在该过程中，散热膏46的一部分从内侧金属膜的正下方向外侧金属膜的方向扩展，因而散热膏46的厚度成为最优化，接触热阻减小。接着，完成螺钉42的螺钉紧固，则金属膜108、116的整个面与散热膏46密接。
例如，如果在接触部的下端与追加接触部的下端位于相同高度(y坐标)的情况下，完成螺钉紧固，则比内侧金属膜更接近螺钉的外侧金属膜与内侧金属膜相比更强地按压在散热膏上。在此情况下，内侧金属膜与散热膏的密接度有可能不足。
然而，根据本发明的实施方式5所涉及的半导体装置200，追加接触部30H、30I与接触部30C相比向下方延伸，因而用比外侧金属膜更强的力将内侧金属膜向散热器按压。由此，能够使内侧金属膜相对于散热膏密接。
并且，边界正上方部30G如前所述成为连结壳体30的内壁之间的梁，因而在某种程度上具有柔软性。因此，追加接触部30H、30I不会以过大的力按压衬底104、112而使衬底104、112断裂。
实施方式6
图16是本发明的实施方式6所涉及的半导体装置250的底视图。金属膜252在俯视下呈八边形。金属图案16的轮廓用虚线示出。金属图案16在俯视下呈四边形。并且，金属膜252的角避开金属图案16的角的正下方而形成。因此，金属膜252和金属图案16形成为金属膜252的角与金属图案16的角在俯视下不重合。
在衬底14中的与金属膜的角相接的部分处，产生比其它部分大的应力。另外，在衬底14中的与金属图案的角相接的部分处，产生比其它部分大的应力。即，金属膜以及金属图案的角对衬底施加较大的力。因此，若金属图案的角位于金属膜的角的正下方，则在衬底上应力集中，成为衬底的裂纹或衬底的断裂的原因。
对此，在本发明的实施方式6中，金属膜252的角部并不在金属图案16的角的正下方形成。由此，能够分散由金属膜252对衬底14施加的应力和由金属图案16对衬底14施加的应力。
关于金属膜和金属图案的形状，只要金属膜的角避开金属图案的角的正下方设置即可，并不特别限定。例如，金属图案和金属膜只要是在俯视下呈多边形即可。
实施方式7
图17是本发明的实施方式7的壳体等的底视图。在实施方式1中，接触部在俯视下形成为四边形，而实施方式7的接触部302在俯视下形成四条直线。使图17的用虚线示出外形的衬底14与该接触部302接触。这样，接触部302以与衬底14的角部不接触的方式与衬底14的上表面相接。图18是壳体的斜视图。
若接触部与衬底的角部接触，则接触部对衬底的角部施加较强的力，有可能成为衬底的裂纹或衬底的断裂的原因。因此，在本发明的实施方式7中，使得接触部302不与衬底14的角部接触。具体地说，接触部302避开衬底14的角部与衬底14的外周部接触。由此，能够抑制衬底14的裂纹或断裂。
衬底只要在俯视下为多边形即可，并不特别限定。例如，若衬底在俯视下为五边形，则使接触部避开衬底的五个角部而与衬底相接。这样，只要是具有接触部避开衬底的角部而与衬底的外周部接触的结构即可，能够进行各种变形。
实施方式8
对本发明的实施方式8所涉及的半导体装置的制造方法进行说明。首先，形成绝缘衬底。图19是绝缘衬底400的剖视图。在衬底402的上表面形成金属图案404，在衬底402的下表面形成比金属图案404厚的金属膜406。在图19中示出，金属膜406的厚度T2大于金属图案404的厚度T1。金属图案404和金属膜406在高温下形成，恢复常温后收缩。金属膜406比金属图案404厚，因而对衬底402施加比金属图案404大的压缩应力。其结果，绝缘衬底400如图20所示向上凸地翘曲。形成图20所示的绝缘衬底400的工序称为准备工序。
然后，在将绝缘衬底400载置于固化基体板上的状态下，用壳体的按压部向下方按压绝缘衬底的中央部。具体地说，如图21所示，使壳体30向固化基体板40的方向(箭头的方向)移动。在此，按压部30F的底面与接触部30C的底面相比以距离L1位于下方。距离L1比金属图案404的厚度T1大200μm左右。利用按压部30F向下方按压绝缘衬底400的中央部而使绝缘衬底400的翘曲量逐渐减少。接着，螺钉42的螺钉紧固结束，则如图22所示，金属膜406与固化基体板40面接触，并且以包围金属图案404的方式形成于壳体30上的接触部30C与衬底402的上表面接触。另外，延伸部30E向上凸地弯曲。该工序称为安装工序。
然后，从固化基体板40对粘合剂32供热，使粘合剂32硬化而粘合壳体30与衬底402。粘合剂32位于衬底402的上表面中的比与接触部30C相接的部分更靠外侧的部分和壳体30之间。该工序称为粘合工序。然后，将壳体30和绝缘衬底400从固化基体板40取下。该工序称为取下工序。图23是取下工序后的半导体装置的剖视图。如果将壳体30和绝缘衬底400从固化基体板40取下，则绝缘衬底400向下凸地翘曲，延伸部30E稍微向上凸地弯曲。
例如，若在绝缘衬底向下凸地翘曲的状态下实施安装工序，则有时绝缘衬底的端部与壳体接触，绝缘衬底断裂。然而根据本发明的实施方式8所涉及的半导体装置的制造方法，在准备工序中，使绝缘衬底400向上凸地翘曲，因而能够防止在安装工序中绝缘衬底的端部与壳体接触。
另外，在安装工序中，按压部30F将绝缘衬底400向固化基体板40按压，因而绝缘衬底400的翘曲得到矫正。在粘合工序后，利用按压部30F，绝缘衬底400不会向上凸地翘曲。因此，粘合工序后的绝缘衬底400如图23所示向下凸地翘曲，或者变得平坦。在绝缘衬底向下凸地翘曲的情况下，金属膜406与散热膏易于密接，因而与绝缘衬底平坦的情况相比，能够减少散热膏的量。
上述各实施方式所涉及的半导体装置和半导体装置的制造方法的特征能够进行适当组合。
实施方式9
图24是本发明的实施方式9所涉及的半导体装置的俯视图。在以包围半导体元件22以及绝缘衬底的方式设置的壳体30上形成有接触部30N。接触部30N与金属图案16的上表面相接。在金属图案16上固定有半导体元件22。半导体元件22与金属图案16利用导线500连接。接触部30N与固定有半导体元件22的金属图案16相接，因而在将半导体装置固定于固化基体板或散热器上时，利用接触部30N向下方按压绝缘衬底中的半导体元件22附近的部分。
图25是图24的XXV-XXV’虚线处的剖视图。绝缘衬底12具有衬底14、在衬底14的上表面形成的金属图案16、以及在衬底14的下表面形成的金属膜18。壳体30具有将绝缘衬底12包围的外壁部30A、与金属图案16相接的接触部30N、以及使外壁部30A与接触部30N相连的非接触部30K。
非接触部30K具备粘合部30L和桥梁部30M。粘合部30L与衬底14被粘合剂32粘合。非接触部30K不与绝缘衬底12直接相接。壳体30中的与绝缘衬底12直接接触的部分仅是接触部30N。
本发明的实施方式9所涉及的半导体装置具备上述结构。使螺钉穿过在壳体30的外周部分以纵向贯通壳体30的方式形成的多个贯通孔30D，将该螺钉固定于固化基体板或散热器的螺钉孔中。此时，接触部30N对金属图案16施加力，将绝缘衬底12向下方按压。由此，金属膜18与固化基体板、散热器或散热膏密接。
由于半导体元件22是热源，所以其周边的绝缘衬底的位移有可能变大。但是，根据本发明的实施方式9所涉及的半导体装置，接触部30N与金属图案16相接，因而与接触部和衬底相接的情况相比，能够将半导体元件22附近的绝缘衬底向下方按压。由此，能够抑制衬底的位移而提高可靠性。另外，通过在接触部30N的正下方的至少一部分处设置金属膜18，能够提高绝缘衬底12的刚性。此外，若不需要特别提高刚性，则可以不在接触部30N的正下方设置金属膜。
另外，实施方式1的接触部30C与衬底14的接近外缘的部分相接。因此，在由于翘曲等而绝缘衬底12倾斜的情况下，应力有可能集中于衬底14的接近外缘的部分。但是，根据本发明的实施方式9所涉及的半导体装置，接触部30N并不与衬底14的接近外缘的部分接触，而是与远离该外缘的金属图案16接触，因而能够避免上述问题。
实施方式9所涉及的半导体装置的特征在于，通过作为壳体的一部分的接触部，将“金属图案16”向下方按压。在不失去该特征的范围内能够进行各种变形。接触部30N与形成有半导体元件的金属图案相接，由此能够按压半导体元件的附近。但是，即便使接触部与未形成半导体元件的金属图案接触，也能够消除应力集中于衬底14的接近外缘的部分的问题，因而有效。另外，接触部的数量并不特别限定。粘合剂32以将非接触部30K与绝缘衬底12粘合为目的进行设置，因而不必一定形成于非接触部30K的最外侧。即，只要能够将衬底14的上表面中的与接触部30N相比外侧的部分和壳体30粘合，粘合剂32的位置并不特别限定。
如根据图25可知，为了使接触部30N远离衬底14的外缘，必须使非接触部30K比较长。由于不需要在形成得较长的非接触部30K的整体上涂敷粘合剂，所以非接触部30K的局部的正下方成为空隙。可以在该空隙中设置绝缘密封材料。图26是表示绝缘密封材料等的剖视图。在非接触部30K和绝缘衬底12之间设置有绝缘密封材料502。利用绝缘密封材料502，能够提高半导体装置的绝缘耐压。绝缘密封材料例如是凝胶或树脂。
能够将实施方式9中说明的半导体装置的特征与上述各实施方式所涉及的半导体装置的特征适当组合。

Claims (21)

1.一种半导体装置，其特征在于，具备：
绝缘衬底，其具有衬底、在所述衬底的上表面形成的金属图案、以及在所述衬底的下表面形成的金属膜；
半导体元件，其固定于所述金属图案上；
壳体，其包围所述金属图案并具有与所述衬底的上表面相接的接触部；以及
粘合剂，其仅将所述衬底的上表面中的比与所述接触部相接的部分更靠外侧的部分和所述壳体粘合，
在所述壳体的外周部分形成有多个在纵向上贯通所述壳体的贯通孔，
在所述接触部的正下方的至少一部分处具有所述金属膜。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述粘合剂的正下方，所述衬底的下表面的至少一部分向外部露出。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述壳体具备：
延伸部，其以将所述壳体的两个内壁相连的方式设置；以及
按压部，其与所述延伸部连接，向下方延伸，
所述按压部设置在俯视下被所述接触部包围的部分处。
4.根据权利要求1或2所述的半导体装置，其特征在于，
具备多个所述绝缘衬底。
5.根据权利要求4所述的半导体装置，其特征在于，
多个所述绝缘衬底具有横向排列设置的第一绝缘衬底和第二绝缘衬底，
所述壳体具有所述第一绝缘衬底和所述第二绝缘衬底之间的边界正上方的边界正上方部，
所述边界正上方部具有与所述第一绝缘衬底的上表面和所述第二绝缘衬底的上表面相接的追加接触部，
所述边界正上方部利用粘合剂，与所述第一绝缘衬底以及所述第二绝缘衬底粘合。
6.根据权利要求4所述的半导体装置，其特征在于，
多个所述绝缘衬底具有横向排列设置的第一绝缘衬底和第二绝缘衬底，
所述壳体具备位于所述第一绝缘衬底和所述第二绝缘衬底之间的隔壁部。
7.根据权利要求4所述的半导体装置，其特征在于，
多个所述绝缘衬底具有横向排列设置的第一绝缘衬底和第二绝缘衬底，
所述壳体具有所述第一绝缘衬底和所述第二绝缘衬底之间的边界正上方的边界正上方部，
所述边界正上方部具有与所述第一绝缘衬底的上表面和所述第二绝缘衬底的上表面相接的追加接触部，
所述边界正上方部的上方设置有电极。
8.根据权利要求5所述的半导体装置，其特征在于，
所述追加接触部与所述接触部相比向下方延伸。
9.根据权利要求1或2所述的半导体装置，其特征在于，
所述金属图案和所述金属膜在俯视下是多边形，
所述金属膜的角避开所述金属图案的角的正下方而形成。
10.根据权利要求1或2所述的半导体装置，其特征在于，
所述衬底在俯视下是多边形，
所述接触部以不与所述衬底的角部接触的方式与所述衬底的上表面相接。
11.根据权利要求1或2所述的半导体装置，其特征在于，
所述衬底由SiN形成。
12.根据权利要求1或2所述的半导体装置，其特征在于，
具备TIM剂，该TIM剂涂敷在所述金属膜的表面。
13.根据权利要求1或2所述的半导体装置，其特征在于，
所述金属膜比所述金属图案厚。
14.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体元件由宽带隙半导体形成。
15.根据权利要求14所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓类材料、或者金刚石。
16.一种半导体装置的制造方法，其特征在于具备：
准备工序，在该工序中，在衬底的上表面形成金属图案，在所述衬底的下表面形成比所述金属图案厚的金属膜，由此形成向上凸地翘曲的绝缘衬底；
安装工序，在该工序中，在将所述绝缘衬底载置于固化基体板上的状态下，用壳体的按压部向下方按压所述绝缘衬底的中央部，使所述金属膜与所述固化基体板面接触，并且使以包围所述金属图案的方式形成于所述壳体上的接触部与所述衬底的上表面接触；以及
粘合工序，在该工序中，对于所述衬底的上表面中的比与所述接触部相接的部分更靠外侧的部分和所述壳体之间的粘合剂，从所述固化基体板供热，使所述粘合剂硬化而粘合所述壳体和所述衬底。
17.一种半导体装置，其特征在于具备：
绝缘衬底，其具有衬底、在所述衬底的上表面形成的金属图案、以及在所述衬底的下表面形成的金属膜；
半导体元件，其固定于所述金属图案上；
壳体，其具有与所述金属图案的上表面相接的接触部，所述壳体包围所述半导体元件；以及
粘合剂，其将所述衬底的上表面中的比所述接触部更靠外侧的部分和所述壳体粘合，
在所述壳体的外周部分形成有多个在纵向上贯通所述壳体的贯通孔。
18.根据权利要求17所述的半导体装置，其特征在于，
所述壳体中的与所述绝缘衬底直接接触的仅是所述接触部。
19.根据权利要求17或18所述的半导体装置，其特征在于，
所述壳体具备：
外壁部，其包围所述绝缘衬底；以及
非接触部，其将所述外壁部和所述接触部相连，不与所述绝缘衬底直接相接，
所述粘合剂粘合于所述非接触部。
20.根据权利要求19所述的半导体装置，其特征在于，
具备在所述非接触部与绝缘衬底之间设置的绝缘密封材料。
21.根据权利要求17所述的半导体装置，其特征在于，
在所述接触部的正下方的至少一部分处具有所述金属膜。
CN201510190997.6A 2014-04-21 2015-04-21 半导体装置、半导体装置的制造方法 Active CN105023885B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-087648 2014-04-21
JP2014087648 2014-04-21
JP2014255991A JP6323325B2 (ja) 2014-04-21 2014-12-18 半導体装置、半導体装置の製造方法
JP2014-255991 2014-12-18

Publications (2)

Publication Number Publication Date
CN105023885A CN105023885A (zh) 2015-11-04
CN105023885B true CN105023885B (zh) 2018-05-18

Family

ID=54250139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510190997.6A Active CN105023885B (zh) 2014-04-21 2015-04-21 半导体装置、半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9887154B2 (zh)
JP (1) JP6323325B2 (zh)
CN (1) CN105023885B (zh)
DE (1) DE102015207226A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6775385B2 (ja) * 2015-11-10 2020-10-28 昭和電工株式会社 パワーモジュール用ベース
JP6490027B2 (ja) * 2016-06-10 2019-03-27 三菱電機株式会社 半導体装置
JP6702813B2 (ja) * 2016-06-27 2020-06-03 京セラ株式会社 複合基板、電子装置および電子モジュール
US10028411B2 (en) * 2016-07-26 2018-07-17 Continental Automotive Systems, Inc. Electronic controller with laser weld sealed housing
JP6625037B2 (ja) * 2016-11-17 2019-12-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
EP3352214A1 (de) * 2017-01-23 2018-07-25 Siemens Aktiengesellschaft Halbleitermodul mit bodenplatte mit hohlwölbung
CN109564908B (zh) * 2017-02-13 2022-06-24 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6766744B2 (ja) * 2017-05-10 2020-10-14 株式会社豊田自動織機 半導体モジュール
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
JP7006812B2 (ja) * 2018-12-10 2022-01-24 富士電機株式会社 半導体装置
US11251103B2 (en) * 2019-03-29 2022-02-15 Intel Corporation Segmented heatsink
US20220199476A1 (en) * 2019-07-02 2022-06-23 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP7351278B2 (ja) * 2020-09-18 2023-09-27 三菱電機株式会社 半導体装置
JP7378379B2 (ja) * 2020-11-02 2023-11-13 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
TWI769874B (zh) * 2021-06-24 2022-07-01 明泰科技股份有限公司 以高熱阻抗材料為殼體的散熱結構及具有其的電子裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793106A (en) * 1995-02-28 1998-08-11 Hitachi, Ltd. Semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848068B2 (ja) 1991-12-10 1999-01-20 富士電機株式会社 半導体装置
JP3316714B2 (ja) 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JP3433279B2 (ja) 1995-11-09 2003-08-04 株式会社日立製作所 半導体装置
JPH1093016A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd パワー半導体装置
JP3758383B2 (ja) * 1998-10-23 2006-03-22 富士電機デバイステクノロジー株式会社 パワー半導体装置およびその組立方法
EP1121009A3 (en) 2000-01-28 2004-06-16 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements
JP3881502B2 (ja) 2000-01-28 2007-02-14 株式会社東芝 電力用半導体モジュール
JP2003218317A (ja) 2002-01-18 2003-07-31 Hitachi Ltd 半導体電力変換装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
WO2007046393A1 (ja) * 2005-10-18 2007-04-26 Hitachi Metals, Ltd. 2ポートアイソレータ
JP5136748B2 (ja) 2007-04-16 2013-02-06 トヨタ自動車株式会社 素子の位置決め治具及び実装方法
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
DE102009026558B3 (de) * 2009-05-28 2010-12-02 Infineon Technologies Ag Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls
US7957148B1 (en) * 2009-12-08 2011-06-07 International Business Machines Corporation Low profile computer processor retention device
US8652860B2 (en) * 2011-01-09 2014-02-18 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
JP5678684B2 (ja) * 2011-01-24 2015-03-04 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
EP2810308B1 (en) * 2012-02-02 2021-06-23 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
EP2816594A4 (en) * 2012-02-14 2015-08-12 Panasonic Ip Man Co Ltd SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
JP5939041B2 (ja) * 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2014083717A1 (ja) * 2012-11-28 2014-06-05 三菱電機株式会社 パワーモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793106A (en) * 1995-02-28 1998-08-11 Hitachi, Ltd. Semiconductor device

Also Published As

Publication number Publication date
DE102015207226A1 (de) 2015-10-22
JP6323325B2 (ja) 2018-05-16
CN105023885A (zh) 2015-11-04
US9887154B2 (en) 2018-02-06
US20150303126A1 (en) 2015-10-22
JP2015216349A (ja) 2015-12-03

Similar Documents

Publication Publication Date Title
CN105023885B (zh) 半导体装置、半导体装置的制造方法
US10573584B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6305302B2 (ja) 半導体装置およびその製造方法
CN100378972C (zh) 散热器及使用该散热器的封装体
CN105900231B (zh) 半导体装置
CN106847781B (zh) 功率模块封装及其制造方法
CN104821302A (zh) 半导体装置
CN207381382U (zh) 电力电子模块和电力电子元器件封装基板
CN106298689B (zh) 封装结构
US9812431B2 (en) Power semiconductor module
CN114156240A (zh) 用于半导体模块的底板和用于制造底板的方法
TWM468012U (zh) 電源晶片模組的封裝結構
CN104600038A (zh) 半导体装置
US10490523B2 (en) Semiconductor device with a wire bonding and a sintered region, and manufacturing process thereof
JP2009016380A (ja) 半導体装置及びその製造方法
US11557563B2 (en) Sinter sheet, semiconductor device and manufacturing method thereof
JP2018170344A (ja) 半導体装置および半導体装置の製造方法
JP2017168745A (ja) 半導体用基板
RU2648311C2 (ru) Способ изоляции при монтаже перевернутых кристаллов
TW201545237A (zh) 半導體封裝方法及配置於半導體封裝設備中的加熱治具
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
TW201444001A (zh) 覆晶晶片直接封裝之方法
CN110416178A (zh) 一种集成电路封装结构及其封装方法
JP2018081986A (ja) フリップチップ実装装置及びフリップチップ実装方法
TW201832334A (zh) 電子封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant