CN110416178A - 一种集成电路封装结构及其封装方法 - Google Patents

一种集成电路封装结构及其封装方法 Download PDF

Info

Publication number
CN110416178A
CN110416178A CN201910627590.3A CN201910627590A CN110416178A CN 110416178 A CN110416178 A CN 110416178A CN 201910627590 A CN201910627590 A CN 201910627590A CN 110416178 A CN110416178 A CN 110416178A
Authority
CN
China
Prior art keywords
insulating substrate
protrusion
integrated circuit
bonding tape
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910627590.3A
Other languages
English (en)
Inventor
戴世元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Voight Optoelectronics Technology Co Ltd
Original Assignee
Nantong Voight Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Voight Optoelectronics Technology Co Ltd filed Critical Nantong Voight Optoelectronics Technology Co Ltd
Priority to CN201910627590.3A priority Critical patent/CN110416178A/zh
Publication of CN110416178A publication Critical patent/CN110416178A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种集成电路封装结构及其封装方法，其在绝缘基板的周边区域形成多个凹槽，以使得边缘位置变薄，可以缓和周边处产生的应力，所以能够抑制绝缘基板的翘曲和剥离，提高接合的可靠性。另外，在键合带上形成多个对应于多个凹槽的突起，可以实现更方便的定位，并且能够增强电极与键合带、主端子与键合带的结合力，防止剥离。同时省去了常规使用的覆铜基板（DBC等）。

Description

一种集成电路封装结构及其封装方法
技术领域
本发明涉及半导体器件封装领域，具体为一种集成电路封装结构及其封装方法。
背景技术
在电路基板上安装功率半导体元件(例如IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)、MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)、双极型晶体管、二极管等)并通过密封树脂封装而成的功率模块被用于例如逆变器、马达驱动装置等。
关于功率模块的封装构造，被称为壳体构造的构造是主流。该壳体型是在散热用金属基体板上隔着绝缘基板安装功率半导体元件、并针对散热用金属基体板粘接壳体而成的构造。
另外，在模块内部安装的半导体元件与主电极连接。在该功率半导体元件和主电极的连接中使用导线。作为导线，一般使用线径0.1～0.5mm的铝合金制的线材。
在对导线进行超声波焊接的情况下，相邻的导线的间隔需要设定成超声波焊接工具的头与已经设置的导线不发生干扰。另外，为了使功率模块大电流化，需要增加与功率半导体元件接合的导线的根数，但功率半导体元件的尺寸受到限制，所以存在能够设置的导线的根数存在界限、难以实现大电流化这样的课题。
因此，作为用于解决该课题的变更成导线键合的方法，提出了直接引线键合并得到实用化。在直接引线键合中，通过焊料将板状的主端子(引线)和功率半导体元件进行接合。利用直接引线键合，相比于导线键合，具有能够应对大电流化、能够降低布线电阻、布线电感这样的特征。
但是，在直接引线键合中，根据功率半导体元件和板状的主端子的线膨胀系数的差而产生的应力被施加到作为接合材料的焊料部，从而产生焊料的开裂，所以存在可靠性有问题这样的课题。对此，公开了在板状的主端子的表面形成大量金属凸块、经由该金属凸块通过超声波焊接将导体板和功率半导体元件的正面电极进行接合的方法。在该方法中，由于大量金属凸块成为缓冲层，从而缓和对接合部施加的应力。
发明内容
基于解决上述问题，本发明提供了一种集成电路封装结构，其包括：
散热基板；
壳体，设置于所述散热基板的边缘部分；
绝缘基板，通过焊料焊接在散热基板上，且位于所述壳体内，所述绝缘基板包括中间区域以及包围所述中间区域的周边区域，所述中间区域的正面上具有多个第一凹槽，所述周边区域的正面上具有多个第二凹槽，所述周边区域的背面上具有多个第三凹槽；所述焊料填充所述多个第三凹槽；
第一键合带，平铺键合于所述绝缘基板上，具有第一端和第二端，所述第一端的背面具有朝向所述绝缘基板的多个第一突起，所述第二端的背面具有朝向所述绝缘基板的多个第二突起；其中，所述多个第一突起嵌入所述多个第一凹槽内，所述多个第二突起嵌入所述多个第二凹槽内；
半导体芯片，具有在其正面的正面电极和在其背面的背面电极，所述背面电极焊接于所述第一端。
根据本发明的实施例，还包括第一主端子，所述第一主端子包括一键合部，所述键合部上设置有朝向所述第一键合带的多个第三突起；所述第二端的正面上设置有与所述多个第二突起对应的多个第一凹陷，其中，所述多个第三突起嵌入所述多个第一凹陷内。
根据本发明的实施例，所述背面电极上具有朝向所述第一键合带的多个第四突起；所述第一端的正面上设置有与所述多个第一突起对应的多个第二凹陷，其中，所述多个第四突起嵌入所述多个第二凹陷内。
根据本发明的实施例，还包括第二键合带，其包括第三端和第四端，其中所述第三端键合于所述正面电极上，所述第四端具有多个朝向绝缘基板的多个第五突起，所述多个第五突起嵌入所述多个第二凹槽内。
根据本发明的实施例，还包括第二主端子，所述第二主端子包括一键合部，所述键合部上设置有朝向所述第二键合带的多个第六突起；所述第四端的正面上设置有与所述多个第六突起对应的多个第三凹陷，其中，所述多个第六突起嵌入所述多个第三凹陷内。
根据本发明的实施例，所述绝缘基板优选为陶瓷基板。
本发明的制造上述集成电路封装结构的方法，其包括以下步骤：
1）提供所述绝缘基板，将第一键合带键合在所述绝缘基板上，使得所述多个第一突起嵌入所述多个第一凹槽内，而所述多个第二突起嵌入所述多个第二凹槽内；
2）将所述半导体芯片背面电极键合于所述第一端；
3）将所述绝缘基板的背面通过焊料焊接于所述散热基板上；其中，所述焊料填充所述多个第三凹槽。
本发明的优点如下：在绝缘基板的周边区域形成多个凹槽，以使得边缘位置变薄，可以缓和周边处产生的应力，所以能够抑制绝缘基板的翘曲和剥离，提高接合的可靠性。另外，在键合带上形成多个对应于多个凹槽的突起，可以实现更方便的定位，并且能够增强电极与键合带、主端子与键合带的结合力，防止剥离。同时省去了常规使用的覆铜基板（DBC等）。
附图说明
图1为本发明的集成电路封装结构的剖视图；
图2为本发明的集成电路封装结构的俯视图；
图3-6为本发明的集成电路封装方法的示意图。
具体实施方式
本发明构思在于设计一种防止接合应力以及便于键合定位的集成电路封装，具体的实施例将在下述内容中说明。
参见图1和2，在散热用的金属基板1（或者散热器1）上，通过焊料15来接合绝缘基板2。绝缘基板2的材料包括氧化铝、氮化铝、氮化硅等陶瓷或环氧树脂、纤维增强型树脂等有机物。该绝缘基板2上没有布线图案，其为均一的绝缘材料构成。
功率半导体元件5使用MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)、IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)等电力控制用半导体元件、回流二极管等功率半导体元件，其数量可以是多个，在此不进行过多限定。在功率半导体元件5处，形成铝、铜等的正面电极52/53以及背面电极51，所述背面电极51通过第一键合带3键合于所述绝缘基板2上，所述正面电极52经由第二键合带4引出，所述正面电极53经由第三键合带18引出。其中所述第一键合带3平铺于所述绝缘基板2上，而第二键合带4以及第三键合带18的一端（例如第二键合带的第一端6）键合于正面电极52/53，而其另一端（例如第二键合带的第二端7）键合于绝缘基板2上。其中，所述键合带由铜板或铜片制成，当然也可以选用铝或者其他易于加工的金属导电材质。
主端子11键合于所述第一键合带3的一端，并从壳体9中伸出，二主端子10键合于所述第二键合带4的第二端7的部分，并从壳体9中伸出，其中，所述壳体环绕所述功率半导体元件5、绝缘基板2等以构成一空腔，所述空腔经由树脂材料14进行密封。
作为本发明的主要构思，其在于绝缘基板是均一材质，不具有布线图案，键合带3/4是后面通过键合固定上去的。再次参见图1，绝缘基板2的周边区域具有多个半球形凹槽15，该凹槽15形成于所述绝缘基板2的两面的边缘上，其可以减少边缘的应力，防止绝缘基板2的翘曲。此外，在所述绝缘基板2中间区域也具有一些凹槽15，该凹槽15主要对应于功率半导体元件5的背面电极51的焊接位置，当然中间区域的凹槽15主要集中在绝缘基板2的正面，而背面则可以没有。相对应的，所述第一键合带3在背面电极51的焊接位置具有向下（朝向绝缘基板2）的多个突起，所述多个突起对准焊接于中间区域的凹槽15内，在所述背面电极51上具有多个电极突起54，所述多个电极突起54焊接于所述多个突起位置，该突起位置是在正面的凹陷。在所述第一键合带3的另一端同样具有多个突起，其焊接于所述边缘区域的凹槽15（只是部分的凹槽15）内，在所述第二键合带4和第三键合带18的键合于所述绝缘基板2的一端同样具有多个突起，该多个突起焊接于所述边缘区域的凹槽内。此外，主端子10/11的键合部分12/13也可以具有多个键合突起，该键合突起焊接于所述多个突起位置，即焊接于所述正面的凹陷位置。
此外，焊料15填充所述绝缘基板2的背面的凹槽15内，增强结合力的同时，可以增强导热。作为示例性的，所述绝缘基板2为陶瓷类基板时，键合带3/4/18可以是焊接于所述绝缘基板2上，而当绝缘基板2为有机基板时，键合带3/4/18可以是粘结于所述绝缘基板2，其可以使用粘结剂或者直接利用有机基板的粘合性进行粘附。优选的，所述绝缘基板2为陶瓷基板。
在如以上那样构成的功率模块集成电路封装中，在绝缘基板2的周边区域形成多个凹槽15，以使得边缘位置变薄，可以缓和周边处产生的应力，所以能够抑制绝缘基板的翘曲和剥离，提高接合的可靠性。另外，在键合带上形成多个对应于多个凹槽的突起，可以实现更方便的定位，并且能够增强电极与键合带、主端子与键合带的结合力，防止剥离。同时省去了常规使用的覆铜基板（DBC等）。
上述集成电路封装结构的制造方法参见图3-6，其省去了覆铜基板，而将绝缘基板2进行了预加工，以形成在其正面和背面的凹槽15，参见图3，提供的绝缘基板2具有预加工的凹槽15，提供合适位置具有突起的键合带3/4/18，现将第一键合带3键合在所述绝缘基板2上，使得所述键合带3的第一端键合于中间位置的凹槽15的位置，而键合带3的第二端键合于周边区域的凹槽15的位置，第一键合带3的突起嵌入所述凹槽15内；将所述元件5的背面电极51键合于所述第一键合带3的第一端，使得其突起对应于第一键合带的突起位置；将所述键合带4/18的一端分别键合于正面电极52/53，并将其另一端键合于所述绝缘基板2上，其中第二键合带4的另一端的突起嵌入绝缘基板2的周边区域的凹槽15内；
参见图4，将主端子10/11键合于所述第一键合带3和第二键合带4上，并且主端子10/11的突起对应于键合带3/4的突起；参见图5，将绝缘基板2的背面利用焊料15键合于散热基板1上；参见图6，注塑形成壳体9，并使得主端子10/11从其顶部露出，在所述壳体内填充树脂材料14以达到密封的目的，完成上述集成电路封装。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (7)

1.一种集成电路封装结构，其包括：
散热基板；
壳体，设置于所述散热基板的边缘部分；
绝缘基板，通过焊料焊接在散热基板上，且位于所述壳体内，所述绝缘基板包括中间区域以及包围所述中间区域的周边区域，所述中间区域的正面上具有多个第一凹槽，所述周边区域的正面上具有多个第二凹槽，所述周边区域的背面上具有多个第三凹槽；所述焊料填充所述多个第三凹槽；
第一键合带，平铺键合于所述绝缘基板上，具有第一端和第二端，所述第一端的背面具有朝向所述绝缘基板的多个第一突起，所述第二端的背面具有朝向所述绝缘基板的多个第二突起；其中，所述多个第一突起嵌入所述多个第一凹槽内，所述多个第二突起嵌入所述多个第二凹槽内；
半导体芯片，具有在其正面的正面电极和在其背面的背面电极，所述背面电极焊接于所述第一端。
2.根据权利要求1所述的集成电路封装结构，其特征在于：还包括第一主端子，所述第一主端子包括一键合部，所述键合部上设置有朝向所述第一键合带的多个第三突起；所述第二端的正面上设置有与所述多个第二突起对应的多个第一凹陷，其中，所述多个第三突起嵌入所述多个第一凹陷内。
3.根据权利要求1所述的集成电路封装结构，其特征在于：所述背面电极上具有朝向所述第一键合带的多个第四突起；所述第一端的正面上设置有与所述多个第一突起对应的多个第二凹陷，其中，所述多个第四突起嵌入所述多个第二凹陷内。
4.根据权利要求1所述的集成电路封装结构，其特征在于：还包括第二键合带，其包括第三端和第四端，其中所述第三端键合于所述正面电极上，所述第四端具有多个朝向绝缘基板的多个第五突起，所述多个第五突起嵌入所述多个第二凹槽内。
5.根据权利要求4所述的集成电路封装结构，其特征在于：还包括第二主端子，所述第二主端子包括一键合部，所述键合部上设置有朝向所述第二键合带的多个第六突起；所述第四端的正面上设置有与所述多个第六突起对应的多个第三凹陷，其中，所述多个第六突起嵌入所述多个第三凹陷内。
6.根据权利要求1所述的集成电路封装结构，其特征在于：所述绝缘基板优选为陶瓷基板。
7.一种集成电路封装方法，其用于制造权利要求1所述的集成电路封装结构，其包括以下步骤：
1）提供所述绝缘基板，将第一键合带键合在所述绝缘基板上，使得所述多个第一突起嵌入所述多个第一凹槽内，而所述多个第二突起嵌入所述多个第二凹槽内；
2）将所述半导体芯片背面电极键合于所述第一端；
3）将所述绝缘基板的背面通过焊料焊接于所述散热基板上；其中，所述焊料填充所述多个第三凹槽；
4）注塑形成壳体，并在所述壳体内填充树脂材料以达到密封的目的。
CN201910627590.3A 2019-07-12 2019-07-12 一种集成电路封装结构及其封装方法 Withdrawn CN110416178A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910627590.3A CN110416178A (zh) 2019-07-12 2019-07-12 一种集成电路封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910627590.3A CN110416178A (zh) 2019-07-12 2019-07-12 一种集成电路封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN110416178A true CN110416178A (zh) 2019-11-05

Family

ID=68361179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910627590.3A Withdrawn CN110416178A (zh) 2019-07-12 2019-07-12 一种集成电路封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN110416178A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US6197615B1 (en) * 1997-04-04 2001-03-06 Samsung Electronics Co., Ltd. Method of producing lead frame having uneven surfaces
US20040099933A1 (en) * 2002-11-25 2004-05-27 Nec Electronics Corporation Resin-sealed-type semiconductor device, and production process for producing such semiconductor device
JP2006179538A (ja) * 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
CN201038152Y (zh) * 2007-04-29 2008-03-19 江苏长电科技股份有限公司 可以改善半导体塑料封装体内元器件分层的封装方法
CN101779255A (zh) * 2007-09-26 2010-07-14 日立化成工业株式会社 导电体连接用部件及其制造方法、连接结构和太阳能电池模块
CN203339217U (zh) * 2013-06-26 2013-12-11 深圳雷曼光电科技股份有限公司 Led倒装结构
EP3026701A1 (en) * 2013-07-22 2016-06-01 Rohm Co., Ltd. Power module and manufacturing method thereof
CN106548988A (zh) * 2015-09-16 2017-03-29 富士电机株式会社 半导体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US6197615B1 (en) * 1997-04-04 2001-03-06 Samsung Electronics Co., Ltd. Method of producing lead frame having uneven surfaces
US20040099933A1 (en) * 2002-11-25 2004-05-27 Nec Electronics Corporation Resin-sealed-type semiconductor device, and production process for producing such semiconductor device
JP2006179538A (ja) * 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
CN201038152Y (zh) * 2007-04-29 2008-03-19 江苏长电科技股份有限公司 可以改善半导体塑料封装体内元器件分层的封装方法
CN101779255A (zh) * 2007-09-26 2010-07-14 日立化成工业株式会社 导电体连接用部件及其制造方法、连接结构和太阳能电池模块
CN203339217U (zh) * 2013-06-26 2013-12-11 深圳雷曼光电科技股份有限公司 Led倒装结构
EP3026701A1 (en) * 2013-07-22 2016-06-01 Rohm Co., Ltd. Power module and manufacturing method thereof
CN106548988A (zh) * 2015-09-16 2017-03-29 富士电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP5656907B2 (ja) パワーモジュール
US5767573A (en) Semiconductor device
US9171773B2 (en) Semiconductor device
US20200303278A1 (en) Semiconductor power device with corresponding package and related manufacturing process
CN108231714B (zh) 一种功率模块及其制作方法
JP6077773B2 (ja) パワーモジュール半導体装置
US11776867B2 (en) Chip package
EP3026701B1 (en) Power module and manufacturing method thereof
JPWO2013171996A1 (ja) 電力用半導体モジュール
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
WO2016152258A1 (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
EP3026700B1 (en) Power module and manufacturing method thereof
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN108346651A (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
US20150237718A1 (en) Power semiconductor device
US10937767B2 (en) Chip packaging method and device with packaged chips
JP6895307B2 (ja) 半導体装置
EP3958305A1 (en) Power semiconductor module arrangement and method for producing the same
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
CN106898590A (zh) 功率半导体装置及其制造方法
JP2015023226A (ja) ワイドギャップ半導体装置
CN103295920A (zh) 非绝缘型功率模块及其封装工艺
CN110416178A (zh) 一种集成电路封装结构及其封装方法
CN203085515U (zh) 半导体封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20191105