CN105023607B - 电子设备 - Google Patents

Abstract

一种电子设备包括半导体存储器，其包括：包括第一单元阵列和第二单元阵列的存储单元块，所述第一单元阵列包括：字线、与所述字线交叉的第一位线以及设置在所述字线和所述第一位线之间的第一可变电阻层，以及其中，所述第二单元阵列包括：所述字线、与所述字线和所述第一位线交叉的第二位线、以及设置在所述字线和所述第二位线之间的第二可变电阻层，所述第二可变电阻层包括与所述第一可变电阻层的材料不同的材料，所述字线由所述第一单元阵列和所述第二单元阵列共享；以及列控制块，其配置成将用于切换所述第一可变电阻层的电阻状态的第一写偏置供应至所述第一位线以及将用于切换所述第二可变电阻层的电阻状态的第二写偏置供应至所述第二位线。

Description

电子设备

相关申请的交叉引用

本专利文件要求2014年4月28日提交的标题为“ELECTRONIC DEVICE”的申请号为10-2014-0050749的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本专利文件涉及存储电路或存储设备以及它们在电子设备或电子系统中的应用。

背景技术

近来，随着电子设备或电子装置趋向小型化、低功耗、高性能、多功能性等，存在对于能够在诸如计算机、便携通信设备等之类的各种电子设备或应用中储存信息的电子设备的需求，并且对于这样的电子设备已经实施了研究和开发。这样的电子设备的实例包括能够利用根据施加的电压或电流在不同电阻状态之间切换的特性储存数据且能够采用各种配置实现的电子设备，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、E-保险丝等。

发明内容

在本专利文件中公开的技术包括存储电路或存储设备和它们在电子设备或电子系统中的应用以及电子设备的各种实现方式，其中，电子设备可以包括不同的可变电阻存储单元整体形成在一个存储单元块中的半导体存储器。

在一个方面中，电子设备包括半导体存储器，而半导体存储器包括：存储单元块，其包括第一单元阵列和第二单元阵列，其中第一单元阵列包括字线、与字线交叉的第一位线以及插设在字线和第一位线之间的第一可变电阻层，以及第二单元阵列包括字线、与字线和第一位线交叉的第二位线以及插设在字线和第二位线之间且由与第一可变电阻层不同的材料形成的第二可变电阻层；以及列控制块，其配置成将切换第一可变电阻层所需的第一写偏置供应至第一位线以及将切换第二可变电阻层所需的第二写偏置供应至第二位线。

上面的电子设备的实现方式可以包括如下一个或多个。

字线沿着与衬底的表面平行的第一方向延伸，第一位线沿着与衬底的表面平行且与第一方向交叉的第二方向延伸，并且沿着与衬底的表面垂直的第三方向放置在与字线不同的水平面，以及第二位线沿着第三方向延伸，并且放置在处于沿着第三方向的相同水平面的多个字线之间以及在处于沿着第三方向的相同水平面的多个第一位线之间。第一可变电阻层包括电阻状态根据结晶化的程度而变化的相变材料，以及第二可变电阻层包括电阻状态根据导电路径的建立或消失而变化的金属氧化物。列控制块被配置成同时或选择性地执行第一写偏置的供应和第二写偏置的供应。第一位线和第二位线对应于第一对的第一位线和第二位线，以及列控制块包括：列控制器，其配置成根据要写入存储单元的数据来输出置位脉冲和复位脉冲；第一写驱动器，其包括配置成输出第一写偏置的第一偏置输出单元和配置成输出第二写偏置的第二偏置输出单元，并且被配置成输出第一写偏置和第二写偏置之一；第一存储器选择器，其配置成在列控制器和第一写驱动器之间将列控制器的输出传输至第一偏置输出单元和第二偏置输出单元之一；以及第一位线选择器，其配置成在第一写驱动器和存储单元块之间将第一写驱动器的输出传输至第一对的第一位线和第二位线之一。第一存储器选择器包括：第一切换元件，其控制第一偏置输出单元和列控制器之间的连接；以及第二切换元件，其控制第二偏置输出单元和列控制器之间的连接，以及第一位线选择器包括：第三切换元件，其控制第一写驱动器和第一位线之间的连接；以及第四切换元件，其控制第一写驱动器和第二位线之间的连接。选择性地接通一组第一切换元件和第三切换元件以及另一组第二切换元件和第四切换元件。存储单元块还包括：第二对的第一位线和第二位线，第一位线选择器被配置成将第一写驱动器的输出传输至第二对的第一位线和第二位线之一，并且将第一写驱动器的输出选择性地传输至第一对和第二对中的第一位线或第一对和第二对中的第二位线。第一位线选择器包括：第一对的第三切换元件和第四切换元件，其分别控制第一写驱动器和第一对中的第一位线之间的连接以及第一写驱动器和第一对中的第二位线之间的连接；以及第二对的第三切换元件和第四切换元件，其分别控制第一写驱动器和第二对中的第一位线之间的连接以及第一写驱动器和第二对中的第二位线之间的连接。第一对和第二对中的第三切换元件被一起控制，以及第一对和第二对中的第四切换元件被一起控制。存储单元块还包括第二对的第一位线和第二位线，以及列控制块还包括：以与第一写驱动器相同方式实现的第二写驱动器，第二存储器选择器被配置成在列控制器和第二写驱动器之间将列控制器的输出传输至第二写驱动器的第一偏置输出单元和第二偏置输出单元之一；以及第二位线选择器，其配置成在第二写驱动器和存储单元块之间将第二写驱动器的输出传输至第二对的第一位线和第二位线之一。第一位线选择器包括：第一对的第三切换元件和第四切换元件，其分别控制第一写驱动器和第一对中的第一位线之间的连接以及第一写驱动器和第一对中的第二位线之间的连接，以及第二位线选择器包括第二对的第三切换元件和第四切换元件，其分别控制第二写驱动器和第二对中的第一位线之间的连接以及第二写驱动器和第二对中的第二位线之间的连接。第一对和第二对中的第三切换元件被独立地控制，以及第一对和第二对中的第四切换元件被独立地控制。列控制块包括：列控制器，其配置成根据要写入存储单元的数据来输出置位脉冲或复位脉冲；写驱动器，其配置成输出第一写偏置；存储器选择器，其配置成在列控制器和写驱动器之间将列控制器的输出传输至写驱动器；以及位线选择器，其配置成在写驱动器和存储单元块之间将第一写偏置传输至第一位线或将修改的第一写偏置传输至第二位线。位线选择器包括：第一晶体管，其控制写驱动器和第一位线之间的连接；以及第二晶体管，其控制写驱动器和第二位线之间的连接，并且第一晶体管的有源区的宽度与第二晶体管的有源区的宽度不同。存储单元块还包括插设在第一可变电阻层和第一位线之间或第一可变电阻层和字线之间的第一选择元件层，并且控制电压或电流是否被供应至第一可变电阻层。存储单元块还包括插设在第二可变电阻层和第二位线之间或在第二可变电阻层和字线之间的第二选择元件层，并且控制电压或电流是否被供应至第二可变电阻层。当操作第一单元阵列时，半导体存储器用作储存用户数据的存储器，以及当操作第二单元阵列时，半导体存储器用作辅助存储器的数据的输入-输出的缓冲存储器。

将在附图、说明书和权利要求书中更详细地描述这些和其他方面、实现方式和相关联的优点。

附图说明

图1A至图1E图示了根据本公开一个实施例的存储单元块；

图2A和图2B是图示根据本公开一个实施例的制造图1A至图1E的存储单元块的方法的截面图；

图3图示了根据本公开一个实施例的存储设备；

图4图示了根据本公开一个实施例的列控制块；

图5A至图5D是解释利用图4的列控制块写入数据的方法的视图；

图6A图示了根据本公开一个实施例的列控制块；

图6B图示了根据本公开一个实施例的列控制块；

图7图示了根据本公开一个实施例的列控制块；

图8图示了图7的第三切换元件和第四切换元件的平面图；

图9是图示根据本公开另一实施例的存储单元块的截面图；

图10图示了根据本公开一个实施例的包括存储设备的电子设备。

具体实施方式

以下将参照附图详细描述所公开技术的各种实例和实现方式。

附图可能未必按比例，以及在一些示例中，附图中的至少一些结构的比例可能被夸大以便清楚地图示所描述实例或实现方式的某些特征。在附图或说明书中呈现具有多层结构中的两层或更多层的具体实例时，如所示出的这样的层的相对定位关系或布置层的顺序反映了所描述或所图示的实例的特定实现方式，并且可以有不同的相对定位关系或布置层的顺序。另外，所描述或图示的多层结构的实例可能没有反映该特定多层结构中存在的所有层(例如，一个或更多个额外层可能存在于两个图示的层之间)。作为具体实例，当在所描述或图示的多层结构中的第一层被称为在第二层“上”或“之上”或者在衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，但是也可以表示一个或更多个中间层可能存在于第一层和第二层之间或第一层和衬底之间的结构。

正开发的各种存储器可以根据它们的特性而用于不同的目的。例如，由于动态随机存取存储器(DRAM)是易失性存储器且需要周期性的刷新操作(尽管它具有快速的操作速率)，所以它可以用于储存用于执行软件的数据的目的。由于快闪存储器是非易失性存储器，并且能够储存大容量数据，所以它可以用于储存用户数据的目的。基于电阻变化特性来储存数据的可变电阻式存储器，诸如电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)等可以根据期望的特性代替DRAM或快闪存储器，或可以与DRAM或快闪存储器一起使用。

由于如上述的存储器的使用方面的差异，各种电子设备或系统可以一起使用许多不同类型的存储器。诸如存储卡之类的数据储存系统可以包括用于储存大量数据的两个或更多个高容量的存储器。例如，数据储存系统可以包括用于储存大量数据的第一类型存储器和用作暂时储存数据以有效地从第一类型存储器输入数据以及有效地向第一类型存储器输出数据的缓冲存储器的第二类型存储器。在包括用于储存大量数据的存储器和缓冲存储器这二者的数据储存系统中，快闪存储器可以用作储存大量数据的高容量存储器，而DRAM可以用作缓冲存储器。

当电子设备或系统在其中包括各种类型的存储器时，存储器中的每个可以被实施为分开的单独存储单元块。这是因为第一类型存储器的部件和制造第一类型存储器的方法可以与第二、不同类型的存储器的不同。这些差异可以导致制造工艺、成本、性能、集成度、尺寸等方面的各种问题。

本公开的实施例提供了在其中不同类型的存储单元形成在相同存储单元块中的存储设备以及操作该存储设备的方法。

图1A至图1E图示了根据本公开一个实施例的存储单元块。图1A是平面图，图1B是沿着图A的线A-A’和B-B’截取的截面图，图1C是沿着图1A的线C-C’和D-D’截取的截面图，图1D是图1A至图1C中所示的存储单元块的立体图，以及图1E是图1D的电路图。

参见图1A至图1E，提供了包括预定结构(未示出)的衬底100。存储单元块包括设置在衬底100之上的字线WL、第一位线BL1以及第一可变电阻层R1。字线WL沿着与衬底100的表面平行的第一方向延伸，而第一位线BL1沿着与第一方向交叉且与衬底100的相同表面平行的第二方向延伸。第一可变电阻层R1插设在字线WL和第一位线BL1之间。沿着与衬底100的表面垂直的方向(在下文中，垂直方向)将第一位线BL1放置在与字线WL不同的水平面。

字线WL和第一位线BL1用来将电压或电流供应至插设在字线WL和第一位线BL1之间的第一可变电阻层R1。字线WL和第一位线BL1可以由各种导电材料形成。在一个实施例中，字线WL和第一位线BL1可以具有单层的结构或者包括有金属、金属氮化物、或其组合的多层结构，所述金属诸如Pt、Ir、Ru、Al、Cu、W、Ti、Ta、Co、Ni等，所述金属氮化物诸如TiN、TiCN、TiAlN、TiON、TaN、TaCN、TaAlN、TaON、WN、MoN等。

沿着垂直方向放置在相同水平面的多个字线WL可以沿着第二方向排列且彼此间隔开。沿着垂直方向放置在相同水平面的多个第一位线BL1可以沿着第一方向排列且彼此间隔开。在相同水平面的字线组可以称为字线平面，以及在相同水平面的第一位线组可以称为第一位线平面。一个或更多个字线平面和一个或更多个第一位线平面可以沿着垂直方向交替层叠。一个或更多个第一可变电阻层R1插设在字线平面和第一位线平面之间。

图1A至图1C图示了包括在字线平面的每个中的三个字线WL、包括在第一位线平面的每个中的三个第一位线BL1以及交替层叠的三个第一位线平面和两个字线平面。然而，实施例不限于此。在一些实施例中字线WL、第一位线BL1、字线平面和第一位线平面的数目可以变化。

第一可变电阻层R1可以根据通过字线WL和第一位线BL1施加至其的电压或电流而在不同电阻状态之间切换。第一可变电阻层R1可以具有包括用在RRAM、PRAM、FRAM、MRAM等中的任何可变电阻材料的单层结构或多层结构。可变电阻材料可以包括诸如过渡金属氧化物或钙钛矿基材料之类的金属氧化物；诸如硫族化物基材料、铁电材料、铁磁材料等之类的相变材料。在一个实施例中，第一可变电阻层R1包括相变材料。在一个实施例中，第一可变电阻层R1可以根据施加至其的电压或电流来在与非晶态相对应的高电阻状态和与晶态相对应的低电阻状态之间切换。在另一个实施例中，第一可变电阻层R1可以根据相变材料的结晶程度而具有三个或更多个电阻状态。也就是说，第一可变电阻层R1可以储存三个或更多个比特的数据。

在一个实施例中，第一可变电阻层R1具有它被沉积在字线WL和第一位线BL1的交叉区域中的岛形，但实施例不限于此。在另一个实施例中，第一可变电阻层R1采用与字线WL或第一位线BL1重叠的线的形状。在这个实施例中，由于电阻仅在第一可变电阻层R1的与字线WL和第一位线BL1都耦接的部分中发生变化，所以数据可以储存在第一可变电阻层R1的该部分中。也就是说，存储单元可以形成在字线WL和第一位线BL1的交叉区域中。

包括有字线WL、第一位线BL1和第一可变电阻层R1的结构可以称为第一单元阵列。另外，形成在字线WL和第一位线BL1的交叉区域中的存储单元可以称为第一存储单元M1。因而，为了操作第一单元阵列，字线和第一位线BL1被控制。

存储单元块还包括设置在衬底100之上的第二位线BL2和第二可变电阻层R2。第二位线BL2具有在衬底100之上的沿着垂直方向延伸的柱状，并且设置在由两个相邻字线WL和两个相邻第一位线BL1限定的垂直区域中。也就是说，如在图1A的平面图和图1D的立体图中所示，两个相邻字线WL限定了垂直区域的其中设置有第二位线BL2的两个相对侧，而两个相邻第一位线BL1限定了该垂直区域的另外两个相对侧。如图1B中所示，第二位线BL2穿通该垂直区域。第二可变电阻层R2设置在由两个相邻字线WL和两个相邻第一位线BL1限定的垂直区域中，并且包围第二位线BL2的侧壁。

限定垂直区域的字线WL与包围第二位线BL2的侧壁的第二可变电阻层R2接触。因此，第二位线BL2和字线WL将电压或电流供应至插设在它们之间的第二可变电阻层R2。第二位线BL2和字线WL中的任何一个或这二者可以由导电材料形成。多个第二位线BL2可以以矩阵形式排列。也就是说，在一个实施例中，第二位线BL2可以以沿着第一方向和第二方向延伸的多个行来布置。

第二可变电阻层R2可以根据通过字线WL和第二位线BL2施加至其的电压或电流来在不同电阻状态之间切换。第二可变电阻层R2可以具有包括在RRAM、PRAM、FRAM、MRAM等中使用的可变电阻材料之一的单层结构或多层结构。可变电阻材料可以包括诸如过渡金属氧化物或钙钛矿基材料之类的金属氧化物；诸如硫族化物基材料、铁电材料、铁磁材料等之类的相变材料。

在一个实施例中，第二可变电阻层R2可以由与第一可变电阻层R1的可变电阻材料不同的可变电阻材料形成。在一个实施例中，第二可变电阻层R2可以包括金属氧化物。在这个实施例中，第二可变电阻层R2可以在高电阻状态和低电阻状态之间切换，在高电阻状态中，导电路径建立在第二可变电阻层R2中，在低电阻状态中，在第二可变电阻层R2中的导电路径消失。导电路径可以通过金属氧化物的金属离子或氧空位的运动来形成。

在如图1A至图1C中所示的一个实施例中，第二可变电阻层R2形成了包围第二位线BL2的侧壁的圆形，但是实施例不限于此。只要第二可变电阻层R2插设在字线WL和第二位线BL2之间且耦接至字线WL和第二位线BL2，第二可变电阻层R2就可以具有各种形状。

在一个实施例中，第二可变电阻层R2与第一位线BL1接触。但是，在另一个实施例中，第二可变电阻层R2可以与第一位线BL1分开(即，可以不接触)。这是因为存储单元形成在字线WL和第二位线BL2的交叉区域中。

包括字线WL、第二位线BL2和第二可变电阻层R2的结构可以称为第二单元阵列。另外，形成在字线WL和第二位线BL2的交叉区域中的存储单元可以称为第二存储单元M2。因而，为了操作第二单元阵列，字线和第二位线BL2被控制。

在图1B和图1C中，未用影线示出且未用附图标记来标记的部分可以包括层间介电层。

在上述实施例中，包括不同可变电阻材料的存储单元(例如包括相变材料的第一存储单元M1和包括金属氧化物的第二存储单元M2)形成在一个存储单元块中。因此，不同类型的存储单元可以设置在一个存储单元块中，因而能够增加存储单元块的集成度和/或减小存储单元块的尺寸。另外，存储单元块的制造工艺得以简化，因而由于不需要不同衬底和/或不同芯片来形成不同类型的存储器，所以可以降低制造成本。以下将参照图2A和图2B以及图1A至图1C描述针对存储单元块的制造工艺的简化的实施例。

将在后续段落中描述操作第一单元阵列和第二单元阵列的外围电路以及操作单元阵列和外围电路的方法。

图2A和图2B是图示根据一个实施例的制造图1A至图1E的存储单元块的方法的截面图。图2A和图2B仅示出了形成存储单元块的中间处理步骤。

参见图2A，沿着第二方向延伸且沿着第一方向排列的第一位线BL1可以通过在衬底100之上沉积导电材料层以及选择性地刻蚀导电材料层来形成。第一位线BL1之间的空间可以用绝缘材料填充。

具有岛结构且因而设置在第一位线BL1和字线WL的相应的交叉区域中的第一可变电阻层R1可以通过在第一位线BL1之上沉积第一可变电阻材料(例如，相变材料)以及选择性地刻蚀第一可变电阻材料层来形成。第一可变电阻层R1之间的空间可以用绝缘材料填充。

沿着第一方向延伸且沿着第二方向排列的字线WL可以通过在第一可变电阻层R1之上沉积导电材料层以及选择性地刻蚀导电材料层来形成。字线WL之间的空间可以用绝缘材料填充。

形成第一位线BL1的工艺和形成字线WL的工艺可以交替且重复地执行。形成第一可变电阻层R1的工艺可以在形成第一位线BL1的工艺和形成字线WL的工艺之间执行。结果，如图2A中所示，形成了具有交替的字线WL和第一位线BL1(其中可变电阻层设置在字线WL和第一位线BL1之间)的层叠结构。

参见图1A的平面图和图2B的截面图，可以选择性地刻蚀填充由两个相邻字线WL和两个相邻第一位线BL1限定的区域的绝缘材料以形成穿通层叠结构且暴露出字线WL的侧壁的孔H。

孔H可以提供空间以在其中形成第二可变电阻层R2和第二位线BL2。字线WL的通过孔H暴露的侧壁可以设置在每个孔H的沿着第二方向彼此相对的侧面。在一些实施例中，第一位线BL1的侧壁可以暴露在每个孔H的沿着第一方向的相对侧面或者可以不通过孔H暴露。

再次参见图1C，第二可变电阻材料(例如金属氧化物)可以沿着图2B的所得结构的整个表面沉积，然后可以对第二可变电阻材料层执行毯式刻蚀工艺。结果，如在图1C中所示，第二可变电阻层R2形成在孔H的内侧壁之上。

随后，具有柱状的第二位线BL2可以通过填充孔H内的使用导电材料形成第二可变电阻层R2的空间的其余部分来形成。结果，第二位线BL2的侧壁被第二可变电阻层R2包围。

图3图示了了根据本公开一个实施例的存储设备。存储设备包括存储单元块310和操作存储单元块310的外围电路。外围电路包括行控制块320和列控制块330。

存储单元块310可以包括图1A至图1E的结构。因此，存储单元块310可以包括：第一单元阵列，其包括字线WL、与字线WL交叉的第一位线BL1以及设置在字线WL和第一位线BL1的交叉区域中的第一存储单元M1；以及第二单元阵列，其包括字线WL、与字线WL交叉的第二位线BL2以及设置在字线WL和第二位线BL2的交叉区域中的第二存储单元M2。

行控制块320可以选择字线WL中与选中存储单元连接的一个字线WL。对于此，尽管未示出，行控制块320可以包括诸如行译码器、行选择器等之类的各种电路。

列控制块330可以将写偏置(即写电流或写电压)供应至第一位线BL1和第二位线BL中与选中存储单元连接的一个。如果第一存储单元M1被选中，则列控制块330可以将写偏置供应至与选中第一存储单元M1耦接的第一位线BL1。另一方面，如果第二存储单元M2被选中，则列控制块330可以将写偏置供应至与选中第二存储单元M2耦接的第二位线BL2。

在一个实施例中，写偏置可以包括：置位偏置，将选中存储单元的电阻状态从高电阻状态改变至低电阻状态；以及复位偏置，将选中存储单元的电阻状态从低电阻状态改变至高电阻状态。

由于第一存储单元M1和第二存储单元M2彼此具有不同的结构，所以第一存储单元M1和第二存储单元M2的置位偏置可以彼此不同，以及第一存储单元M1和第二存储单元M2的复位偏置可以彼此不同。用来切换第一存储单元M1的电阻状态的置位偏置和复位偏置可以分别称为第一置位偏置和第一复位偏置。另外，用来切换第二存储单元M2的电阻状态的置位偏置和复位偏置可以分别称为第二置位偏置和第二复位偏置。

列控制块330包括列控制器332、存储器选择器334、写驱动器336和位线选择器338。

列控制器332可以确定要写入选中存储单元中的数据。在一个实施例中，列控制器332可以响应于命令写入置位数据(例如‘0’数据)和复位数据(例如‘1’数据)之一的外部命令信号来将置位脉冲或复位脉冲经由存储器选择器334供应至写驱动器336。也就是说，当要储存至选中存储单元中的数据是‘0’数据时，列控制器332可以输出置位脉冲，而当要储存至选中存储单元中的数据是‘1’数据时，列控制器332可以输出复位脉冲。

写驱动器336可以将写偏置输出至选中存储单元。在一个实施例中，写驱动器336基于从列控制器332供应的置位脉冲或复位脉冲经由位线选择器338将置位偏置或复位偏置供应至选中位线。由于存储单元块310包括使用不同置位偏置和复位偏置的第一存储单元M1和第二存储单元M2，所以写驱动器336可以输出具有不同电平的偏置(例如，第一置位偏置、第一复位偏置、第二置位偏置和第二复位偏置)之一。

存储器选择器334可以选择第一单元阵列和第二单元阵列中的一个。存储器选择器334可以将从列控制器332输出的置位脉冲或复位脉冲传输至写驱动器336。在一个实施例中，存储器选择器334响应于选择第一单元阵列和第二单元阵列中的一个的某个命令信号来将来自列控制器332的置位脉冲或复位脉冲传输至写驱动器336的一部分中。结果，写驱动器336的该部分被激活。如果用于选择第一单元阵列的信号被输入至存储器选择器334，则存储器选择器334将置位脉冲或复位脉冲传输至写驱动器336的可以将第一置位偏置或第一复位偏置输出至第一单元阵列的一部分。另一方面，如果用于选择第二单元阵列的信号被输入至存储器选择器334，则存储器选择器334将置位脉冲或复位脉冲传输至写驱动器336的可以将第二置位偏置或第二复位偏置输出至第二单元阵列的一部分。

位线选择器338可以选择写偏置供应至的位线。当从写驱动器336供应第一置位偏置或第一复位偏置时，位线选择器338可以选择第一置位偏置或第一复位偏置供应至的第一位线BL1。另一方面，当从写驱动器336供应第二置位偏置或第二复位偏置时，位线选择器338可以选择第二置位偏置或第二复位偏置供应至的第二位线BL2。选中位线耦接至选中存储单元。

将参照图4至图8描述根据一个实施例的列控制块的配置和操作。

图4图示了根据本公开第一实施例的列控制块330的电路图。为了便于图示，存储单元块310的包括一个字线WL、与字线WL交叉的一对第一位线BL1和第二位线BL2以及一对第一存储单元M1和第二存储单元M2的部分与列控制块330一起示出。

参见图4，列控制器332包括互补金属氧化物半导体(CMOS)电路。CMOS电路可以响应于外部命令信号，根据施加至其输入节点的电压来选择性地输出高电压V_high的脉冲(即，置位脉冲)或低电压V_low的脉冲(即，复位脉冲)。如果写入数据是‘0’数据，则低电压被施加至CMOS电路的输入节点以接通PMOS晶体管，从而输出高电压V_high的置位脉冲。另一方面，如果写入数据是‘1’数据，则高电压被施加至CMOS电路的输入节点以接通NMOS晶体管，从而输出低电压V_low的复位脉冲。在一个实施例中，高电压V_high是电源电压，而低电压V_low是接地电压，但是实施例并不局限于此。

存储器选择器334包括第一切换元件SW1和第二切换元件SW2。第一切换元件SW1和第二切换元件SW2的输入节点连接至列控制器332的输出节点，以及第一切换元件SW1和第二切换元件SW2的输出节点连接至写驱动器336。

第一切换元件SW1和第二切换元件SW2可以响应于选择存储单元块310中的第一单元阵列和第二单元阵列中的一个的命令信号而被选择性地接通。当第一单元阵列中的存储单元被选中时，第一切换元件SW1被接通，而当第二单元阵列中的存储单元被选中时，第二切换元件SW2被接通。第一切换元件SW1和第二切换元件SW2可以包括晶体管。

写驱动器336包括第一偏置输出单元3361和第二偏置输出单元3362。第一偏置输出单元3361包括CMOS电路，并且响应于经由存储器选择器334供应至其输入节点的置位脉冲或复位脉冲来选择性地输出第一置位偏置Vset1或第一复位偏置Vreset1。第二偏置输出单元3362包括CMOS电路且响应于经由存储器选择器334供应至其输入节点的置位脉冲或复位脉冲来选择性地输出第二置位偏置Vset2或第二复位偏置Vreset2。第一偏置输出单元3361的输入节点连接至存储器选择器334的第一切换元件SW1。第二偏置输出单元3362的输入节点连接至存储器选择器334的第二切换元件SW2。

第一偏置输出单元3361和第二偏置输出单元3362的输出节点连接至与位线选择器338耦接的公共节点。结果，写驱动器336将第一置位偏置Vset1、第一复位偏置Vreset1、第二置位偏置Vset2和第二复位偏置Vreset2中的根据第一切换元件SW1和第二切换元件SW2中的哪一个被接通来选择的一个输出至公共节点。

位线选择器338包括第三切换元件SW3和第四切换元件SW4。第三切换元件SW3和第四切换元件SW4的输入节点连接至公共节点。第三切换元件SW3的输出节点连接至第一位线BL1，而第四切换元件SW4的输出节点连接至第二位线BL2。第三切换元件SW3和第四切换元件SW4可以响应于选择第一位线BL1和第二位线BL2之一的命令信号而被选择性地接通。

当耦接至存储单元块310的第一单元阵列中的第一位线BL1的存储单元被选中时，第三切换元件SW3被接通，并且根据“0”数据和“1”数据中的哪一个被储存在选中存储单元中来将第一置位偏置Vset1或第一复位偏置Vreset1传输至第一位线BL1。当耦接至存储单元块310的第二单元阵列的存储单元被选中时，第四切换元件SW4被接通，并且根据“0”数据和“1”数据中的哪一个被储存在选中存储单元中来将第二置位偏置Vset2或第二复位偏置Vreset2传输至第二位线BL2。第三切换元件SW3和第四切换元件SW4可以包括晶体管。

作为图4的部件的上述操作的结果，写偏置被供应至与第一位线BL1和第二位线BL2分别耦接的该对第一存储单元M1和第二存储单元M2中的一个。将参照图5A至图5D更详细地描述图4的部件的操作。

图5A至图5D是图示使用图4的列控制块的写入数据的方法的视图。图5A是图示将“0”数据写入第一存储单元M1的方法的视图。图5B是图示将“1”数据写入第一存储单元M1的方法的视图。图5C是图示将“0”数据写入第二存储单元M2的方法的视图。图5D是图示将“1”数据写入第二存储单元M2的方法的视图。

参见图5A，当响应于用于写入“0”数据的命令信号而将低电压(例如接地电压GND)施加至列控制器332的CMOS电路的输入节点时，高电压V_high的置位脉冲被传输至存储器选择器334。

响应于用于操作第一单元阵列的命令信号，存储器选择器334的第一切换元件SW1被接通，而存储器选择器334的第二切换元件SW2被切断。对于此，如果第一切换元件SW1和第二切换元件SW2是NMOS晶体管，则高电压V_high被施加至第一切换元件SW1的栅极，而接地电压GND被施加至第二切换元件SW2的栅极。结果，从列控制器332传输的置位脉冲经由第一切换元件SW1被传输至第一偏置输出单元3361。

当高电压V_high被施加至第一偏置输出单元3361的CMOS电路的输入节点时，NMOS晶体管被接通，因而第一置位偏置Vset1被传输至位线选择器338。

响应于用于操作第一单元阵列的第一位线BL1的命令信号，位线选择器338的第三切换元件SW3被接通，而位线选择器338的第四切换元件SW4被切断。对于此，如果第三切换元件SW3和第四切换元件SW4是NMOS晶体管，则高电压V_high被施加至第三切换元件SW3的栅极，而接地电压GND被施加至第四切换元件SW4的栅极。结果，来自第一偏置输出单元3361的第一置位偏置Vset1经由第三切换元件SW3被传输至第一位线BL1。

当数据被写入与第一位线BL1耦接的第一存储单元M1时，接地电压GND可以被施加至与第一存储单元M1耦接的选中字线WL。

结果，第一置位偏置Vset1通过第一位线BL1施加至第一存储单元M1，因而第一存储单元M1的电阻状态被改变至低电阻状态。因此，‘0’数据被储存在第一单元阵列的第一存储单元M1中。

参见图5B，当响应于写入‘1’数据的命令信号而将高电压V_high施加至列控制器332的CMOS电路的输入节点时，低电压V_low的复位脉冲被传输至存储器选择器334。

响应于用于操作第一单元阵列的命令信号，存储器选择器334的第一切换元件SW1被接通，而存储器选择器334的第二切换元件SW2被切断。因此，来自列控制器332的复位脉冲经由第一切换元件SW1被传输至第一偏置输出单元3361。

当低电压V_low的复位脉冲被施加至第一偏置输出单元3361的CMOS电路的输入节点时，PMOS晶体管被接通，因而第一复位偏置Vreset1被传输至位线选择器338。

响应于用于操作第一单元阵列的位线BL1的命令信号，位线选择器338的第三切换元件SW3被接通，而位线选择器338的第四切换元件SW4被切断。因此，来自第一偏置输出单元3361的第一复位偏置Vreset1经由第三切换元件SW3被传输至第一位线BL1。

结果，第一复位偏置Vreset1通过第一位线BL1被施加至第一存储单元M1，因而第一存储单元M1的电阻状态被改变至高电阻状态。因此，‘1’数据被储存在第一单元阵列的第一存储单元M1中。

参见图5C,当响应于写入‘0’数据的命令信号而将接地电压GND施加至列控制器332的CMOS电路的输入节点时，高电压V_high的置位脉冲被传输至存储器选择器334。

响应于用于操作第二单元阵列的命令信号，存储器选择器334的第一切换元件SW1被切断，而存储器选择器334的第二切换元件SW2被接通。因此，从列控制器332传输的置位脉冲经由第二切换元件SW2被传输至第二偏置输出单元3362。

当高电压V_high被施加至第二偏置输出单元3362的CMOS电路的输入节点时，NMOS晶体管被接通，因而第二置位偏置Vset2被传输至位线选择器338。

响应于用于操作第二单元阵列的第二位线BL2的命令信号，位线选择器338的第三切换元件SW3被切断，而位线选择器338的第四切换元件SW4被接通。因此，来自第二偏置输出单元3362的第二置位偏置Vset2经由第四切换元件SW4被传输至第二位线BL2。

结果，第二置位偏置Vset2通过第二位线BL2被施加至第二存储单元M2，因而第二存储单元M2的电阻状态被改变至低电阻状态。因此，‘0’数据被储存在第二单元阵列的第二存储单元M2中。

参见图5D，当响应于写入‘1’数据的命令信号而将高电压V_high施加至列控制器332的CMOS电路的输入节点时，低电压V_low的复位脉冲被传输至存储器选择器334。

响应于用于操作第二单元阵列的命令信号，存储器选择器334的第一切换元件SW1被切断，而存储器选择器334的第二切换元件SW2被接通。因此，来自列控制器332的复位脉冲经由第二切换元件SW2被传输至第二偏置输出单元3362。

当低电压V_low被施加至第二偏置输出单元3362的CMOS电路的输入节点时，PMOS晶体管被接通，因而第二复位偏置Vreset2被传输至位线选择器338。

响应于用于操作第二单元阵列的第二位线BL2的命令信号，位线选择器338的第三切换元件SW3被切断，而位线选择器338的第四切换元件SW4被接通。因此，来自第二偏置输出单元3362的第二复位偏置Vreset2经由第四切换元件SW4被传输至第二位线BL2。

结果，第二复位偏置Vreset2通过第二位线BL2被施加至第二存储单元M2，因而第二存储单元M2的电阻状态被改变至高电阻状态。因此，‘1’数据被储存在第二单元阵列的第二存储单元M2中。

图4至图5D中所图示的实施例示出了包括一对位线和耦接至位线的一对存储单元(为了图示方便)的存储单元块。然而，存储单元块可以包括多对位线和耦接至这些对位线的多对存储单元。将参照图6A和图6B描述在存储单元块中设置两对位线和两对存储单元的实施例。

图6A图示了了根据一个实施例的包括两对位线和两对存储单元的存储单元块。在这个实施例中，第一对的第一位线和第二位线以及与其耦接的第一对的第一存储单元和第二存储单元分别由‘BL1A’、‘BL2A’、‘M1A’和‘M2A’表示。第二对的第一位线和第二位线以及分别与其耦接的第二对的第一存储单元和第二存储单元分别由‘BL1B’、‘BL2B’、‘M1B’和‘M2B’表示。

在一个实施例中，图6A中的列控制器332、存储器选择器334以及写驱动器336与图4的那些基本相同。

位线选择器338’包括：第一对的第三切换元件SW3A和第四切换元件SW4A，分别与第一对的第一位线BL1A和第二位线BL2A耦接；第二对的第三切换元件SW3B和第四切换元件SW4B，分别与第二对的第一位线BL1B和第二位线BL2B耦接。第一对的第三切换元件SW3A和第四切换元件SW4A的输入节点和第二对的第三切换元件SW3B和第四切换元件SW4B的输入节点共同连接至写驱动器336的输出节点。

第三切换元件SW3A、SW3B和第四切换元件SW4A、SW4B响应于选择第一单元阵列的第一位线BL1A和BL1B以及第二单元阵列的第二位线BL2A和BL2B中的一个的命令信号而被选择性地接通。当存储单元块310’的第一单元阵列的第一位线BL1A和BL1B被选中时，第三切换元件SW3A和SW3B被接通，则将第一置位偏置Vset1或第一复位偏置Vreset1传输至第一位线BL1A和BL1B。另一方面，当存储单元块310’的第二单元阵列的第二位线BL2A和BL2B被选中时，第四切换元件SW4A和SW4B被接通，则将第二置位偏置Vset2或第二复位偏置Vreset2传输至第二位线BL2A和BL2B。当第三切换元件SW3A、SW3B和第四切换元件SW4A、SW4B包括晶体管时，第三切换元件SW3A和SW3B的栅极彼此连接，并且第四切换元件SW4A和SW4B的栅极彼此连接。

图6B图示了根据另一个实施例的包括两对位线和两对存储单元的存储单元块。

在一个实施例中，列控制器332与图6A的列控制器基本相同。

位线选择器包括第一位线选择器338A和第二位线选择器338B。第一位线选择器338A包括分别耦接至第一对的第一位线BL1A和第二位线BL2A的第一对的第三切换元件SW3A和第四切换元件SW4A。第二位线选择器338B包括分别耦接至第二对的第一位线BL1B和第二位线BL2B的第二对的第三切换元件SW3B和第四切换元件SW4B。第一对的第三切换元件SW3A和第四切换元件SW4A的输入节点共同连接至第一写驱动器336A的输出节点，以及第二对的第三切换元件SW3B和第四切换元件SW4B的输入节点共同连接至第二写驱动器336B的输出节点。在一个实施例中，当第三切换元件SW3A、SW3B和第四切换元件SW4A、SW4B包括晶体管时，与图6A的位线选择器338’不同，第三切换元件SW3A和SW3B的栅极彼此分开，并且第四切换元件SW4A和SW4B的栅极彼此分开。

第一写驱动器336A和第二写驱动器336B中的每个可以具有与图6A的写驱动器336基本相同的配置。第一写驱动器336A连接至第一位线选择器338A并且将第一置位偏置Vset1、第一复位偏置Vreset1、第二置位偏置Vset2和第二复位偏置Vreset2中的选中的一个输出至第一位线选择器338A，以及第二写驱动器336B连接至第二位线选择器338B并且将第一置位偏置Vset1、第一复位偏置Vreset1、第二置位偏置Vset2和第二复位偏置Vreset2中的选中的一个输出至第二位线选择器338B。

第一存储器选择器334A包括：第一切换元件SW1A，其连接至第一写驱动器336A的第一偏置输出单元3361A；以及第二切换元件SW2A，其连接至第一写驱动器336A的第二偏置输出单元3362A。第二存储器选择器334B包括：第一切换元件SW1B，其连接至第二写驱动器336B的第一偏置输出单元3361B；以及第二切换元件SW2B，其连接至第二写驱动器336B的第二偏置输出单元3362B。当第一切换元件SW1A、SW1B和第二切换元件SW1B、SW2B包括晶体管时，它们的栅极彼此分开。

图6B中所示的实施例的一些特征与图6A中所示的实施例的那些不同。例如，控制第一对的第一位线BL1A和第二位线BL2A的部件(即，第一位线选择器338A、第一写驱动器336A和第一存储器选择器334A)与控制第二对的第一位线BL1B和第二位线BL2B的部件(即，第二位线选择器338B、第二写驱动器336B和第二存储器选择器334B)分开且独立地操作。因此，在根据图6A的实施例中，包括在存储单元块中的不同对中的不同类型的存储单元不可以同时操作，而包括在不同对中的相同类型的存储单元可以同时操作。也就是说，在根据图6A的实施例中，在写偏置供应至第二存储单元M2A和M2B的同时，写偏压不可以被供应至第一存储单元M1A和M1B。

另一方面，在根据图6B的实施例中，包括在不同对中的相同类型的存储单元可以同时操作。此外，由于不同对(例如，第一对的第一存储单元M1A和第二存储单元M2A以及第二对的第一存储单元M1B和第二存储单元M2B)被分开地控制，所以包括在存储单元块中的不同对中的不同类型的存储单元可以同时操作。例如，在根据图6B的实施例中，可以通过接通第一存储器选择器334A的第一切换元件SW1A和第一位线选择器338A的第三切换元件SW3A来将写偏置供应至包括在第一对中的第一存储单元M1A，并且同时，通过接通第二存储器选择器334B的第二切换元件SW2B和第二位线选择器338B的第四切换元件SW4B来将写偏置供应至包括在第二对中的第二存储单元M2B。

图7图示了了根据一个实施例的列控制块。与根据图4的实施例不同，写驱动器336的第一偏置输出单元3361和第二偏置输出单元3362输出相同的置位偏置和相同的复位偏置。然而，可以使用位线选择器338的第三切换元件SW3和第四切换元件SW4来调节置位偏置和复位偏置的电平，从而获得被提供至第一存储单元M1和第二存储单元M2的不同偏置。

参见图7，第一偏置输出单元3361和第二偏置输出单元3362输出相同写偏置，例如，相同的第一置位偏置Vset1和相同的第一复位偏置Vreset1。在另一个实施例中，第一偏置输出单元3361和第二偏置输出单元3362可以输出第二置位偏置Vset2和第二复位偏置Vreset2，而不输出第一偏置Vset1和第一复位偏置Vreset1。

当第一置位偏置Vset1或第一复位偏置Vreset1被施加至其时，第一存储单元M1可以被正常地切换。然而，因为第一置位偏置Vset1和第一复位偏置Vreset1不适于切换第二存储单元M2的电阻状态，所以第二存储单元M2不能被正常地切换。为了解决这个问题，可以使用第三切换元件SW3和第四切换元件SW4。

如果用来控制第二存储单元M2的电阻状态的第二置位偏置Vset2和第二复位偏置Vreset2的电平分别小于第一置位偏置Vset1和第一复位偏置Vreset1的电平，则要传输至第二存储单元M2的第一置位偏置Vset1和第一复位偏置Vreset1的电平被减小以正常地操作第二存储单元M2。第三切换元件SW3和第四切换元件SW4可以配置成与通过第三切换元件SW3的偏置的电平相比，降低通过第四切换元件SW4的偏置的电平。

在一个实施例中，如图8中所示，当第三切换元件SW3是包括第一有源区A1和与第一有源区A1交叉的第一栅极G1的晶体管并且第四切换元件SW4是包括第二有源区A2和与第二有源区A2交叉的第二栅极G2的晶体管时，在第一栅极G1和第二栅极G2延伸的方向上，第二有源区A2的宽度W2比第一有源区A1的宽度W1小。也就是说，因为宽度W2和宽度W1之间的差异，所以第四切换元件SW4具有比第三切换元件SW3的驱动能力小的驱动能力。结果，第四切换元件的较小的驱动能力减小了通过第四切换元件SW4的偏置的电平。具有比第一置位偏置Vset1或第一复位偏置Vreset1低的电平的偏置被供应至第二存储单元M2。

另一方面，如果用来控制第二存储单元M2的电阻状态的第二置位偏置Vset2和第二复位偏置Vreset2的电平分别比第一置位偏置Vset1和第一复位偏置Vreset1的电平大，则要传输至第二存储单元M2的第一置位偏置Vset1和第一复位偏置Vreset1的电平被增加以正常地操作第二存储单元M2。第三切换元件SW3和第四切换元件SW4可以被配置成与穿过第三切换元件SW3的偏置的电平相比，增加穿过第四切换元件的偏置的电平。因而，在一个实施例中，与图8中所示的实施例相反，第二有源区A2的宽度W2可以比第一有源区A1的宽度W1大。总之，通过修改第四切换元件SW4的第二有源区A2的宽度W2，可以把具有与第二置位偏置Vset2或第二复位偏置Vreset2的电平相对应的电平的目标偏置供应至第二存储单元M2。

在另一个实施例中，由于第一偏置输出单元3361和第二偏置输出单元3362输出相同的偏置，所以可以省略第一偏置输出单元3361和第二偏置输出单元3362中的一个。另外，可以省略第一切换元件SW1和第二切换元件SW2中的与省略的偏置输出单元耦接的一个。在这个实施例中，当选中了第一单元阵列和第二单元阵列中的任何一个时，包括单个切换元件的存储器选择器被接通以将高电压V_high或低电压V_low传输至包括单个偏置输出单元的写驱动器336。

同时，第一存储单元M1和/或第二存储单元M2可以包括选择元件。选择元件可以耦接至可变电阻层且控制至可变电阻层的电压或电流的供应。

图9是图示根据本公开另一个实施例的存储单元块的截面图。

参见图9，存储单元块的第一单元阵列还包括插设在第一可变电阻层R1和字线WL之间的第一选择元件层S1。第一选择元件层S1可以阻断低于一定阈值电压的电压的电流流动，而允许以高于阈值电压的电压的逐渐增加的电流流动。第一选择元件层S1可以包括二极管、晶体管、变阻器、金属-绝缘体过渡(MIT)元件、由绝缘材料形成的隧道阻挡部等中的任何。在另一个实施例中，第一选择元件层S1可以插设在第一位线BL1和第一可变电阻层R1之间。

存储单元块的第二单元阵列还包括插设在第二可变电阻层R2和字线WL之间的第二选择元件层S2。第二选择元件层S2可以执行与第一选择元件层S1的功能基本相同的功能，并且由各种材料形成。在另一个实施例中，第二选择元件层S2可以插设在第二位线BL2和第二可变电阻层R2之间。

上述的存储设备可以用在各种设备或系统中。图10示出了包括有上述存储设备的一个或更多个的设备或系统的实例。

图10图示了根据本公开一个实施例的包括存储设备的电子设备1000。

电子设备1000可以是执行包括储存数据的功能在内的各种功能的设备或系统。电子设备1000可以是数据储存设备，诸如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等；或者电子设备1000可以是诸如下列各项之类的电子设备：计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能手机、数码音乐播放器、PMP(便携式多媒体播放器)、相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理系统、音频视频(AV)系统、智能电视等。

参见图10，电子设备1000包括用于储存数据的存储器单元1200和用于控制存储器单元1200的控制器1100。

存储器单元1200可以包括根据本公开的实施例的存储设备中的一个或更多个。在一个实施例中，存储器单元1200包括：存储单元块1220，在其中设置有包括不同类型的可变电阻元件的第一单元阵列和第二单元阵列；以及外围电路(未示出)，其用于独立地控制将数据写入第一单元阵列和第二单元阵列的操作以及从第一单元阵列和第二单元阵列读数据的操作。

存储器单元1200可以包括列控制块和存储单元块，存储单元块包括第一单元阵列和第二单元阵列。第一单元阵列包括：字线、与字线交叉的第一位线以及插设在字线和第一位线之间的第一可变电阻层。第二单元阵列包括：字线、与字线和第一位线交叉的第二位线以及插设在字线和第二位线之间的第二可变电阻层。第二可变电阻层由与第一可变电阻层的材料不同的材料形成。列控制块可以将用于切换第一可变电阻层的电阻状态的第一写偏置供应至第一位线，以及将用于切换第二可变电阻层的电阻状态的第二写偏置供应至第二位线。通过这个步骤，可以形成执行多种功能的存储器单元1200。在一个实施例中，当第一单元阵列的第一存储单元储存大量的用户数据，并且第二单元阵列的第二存储单元辅助地或暂时地储存数据以便将数据有效地输入存储器或从存储器有效地输出数据时，存储器单元1200通过操作第一单元阵列可以用作存储器，或者通过操作第二单元阵列可以用作缓冲存储器。也就是说，存储单元1200可以选择性地用作存储器或缓冲存储器。

如上述，由于实现了多功能存储器单元1200，所以在存储器单元1200中能够增加集成度，降低功耗和减小尺寸，改善特性等等。结果，还能够在电子设备1000中，增加集成度，降低功耗和减小尺寸，改善性能等等。

电子设备1000还可以包括诸如接口单元、通信单元、显示单元、处理单元等之类的各种功能单元中的一个或多个，这取决于它们的类型。

虽然本公开提供了实施例的描述，但是这些不应当被解释为对可以声明要求保护的任何发明的范围的限制，而应当解释为可以具体于特定发明的特定实施例的特征的描述。在本公开中在单独实施例的上下文中描述的某些特征还可以与单个实施例组合地进行实施。在单个实施例的上下文中描述的各种特征还可以在多个实施例中单独地实施，或以任何适当的子组合的方式实施。此外，尽管在上面可以把特征描述为在一定的组合中起作用，甚至最初这样声明的，但是来自要求保护的组合的一个或多个特征在一些情况下可以从该组合去除，以及所要求保护的组合可以针对子组合或子组合的变体。

类似地，虽然在附图中可以以特定次序对操作进行了描绘，但是这不应当被理解为要求以所示出的特定次序或以顺序次序执行这样的操作来达到期望的结果，或者要求执行所有所图示的操作来达到期望的结果。此外，在本公开中描述的实施例中的各种系统部件的分开不应当被理解为要求在所有实施例中都需要这样的分开。

本公开描述了实施例的实现方式和实例。基于在本公开中所描述和图示的内容，可以作出其他实现方式、增强体和变体。

通过本发明的实施例可以看出，本发明提供了下面技术方案:

技术方案1.一种包括半导体存储器的电子设备，其中，所述半导体存储器包括：

存储单元块，其包括第一单元阵列和第二单元阵列，

其中，所述第一单元阵列包括：字线、与所述字线交叉的第一位线以及设置在所述字线和所述第一位线之间的第一可变电阻层，以及

其中，所述第二单元阵列包括：所述字线、与所述字线和所述第一位线交叉的第二位线、以及设置在所述字线和所述第二位线之间的第二可变电阻层，所述第二可变电阻层包括与所述第一可变电阻层的材料不同的材料，所述字线由所述第一单元阵列和所述第二单元阵列共享；以及

列控制块，其配置成将用于切换所述第一可变电阻层的电阻状态的第一写偏置供应至所述第一位线以及将用于切换所述第二可变电阻层的电阻状态的第二写偏置供应至所述第二位线。

技术方案2.如技术方案1所述的电子设备，其中，所述字线沿着与衬底的表面平行的第一方向延伸，

其中，所述第一位线沿着与所述衬底的表面平行且与所述第一方向交叉的第二方向延伸，所述第一位线沿着与所述衬底的表面垂直的第三方向设置在与所述字线不同的水平面，以及

其中，所述第二位线沿着所述第三方向延伸，并且设置在由两个相邻字线和两个相邻第一位线限定的区域中，所述两个相邻字线设置在沿着所述第三方向的第一水平面，所述两个相邻第一位线设置在沿着所述第三方向的第二水平面。

技术方案3.如技术方案1所述的电子设备，其中，所述第一可变电阻层包括相变材料，在所述相变材料中，电阻状态根据结晶化的程度而变化，以及

其中，所述第二可变电阻层包括金属氧化物，在所述金属氧化物中，电阻状态与导电路径的存在或不存在相对应。

技术方案4.如技术方案1所述的电子设备，其中，所述列控制块配置成同时供应所述第一写偏置和所述第二写偏置。

技术方案5.如技术方案1所述的电子设备，其中，所述列控制块配置成选择性地供应所述第一写偏置和所述第二写偏置。

技术方案6.如技术方案1所述的电子设备，其中，所述第一位线和所述第二位线对应于包括所述第一位线和所述第二位线的第一对位线，以及

其中，所述列控制块包括：

列控制器，其配置成根据要写入所述存储单元块中的存储单元的数据来输出置位脉冲或复位脉冲；

第一写驱动器，其包括配置成输出所述第一写偏置的第一偏置输出单元和配置成输出所述第二写偏置的第二偏置输出单元，并且配置成响应于所述列控制器的输出来输出所述第一写偏置和所述第二写偏置中的一个；

第一存储器选择器，其配置成将所述列控制器的输出传输至所述第一偏置输出单元和所述第二偏置输出单元之一，并且设置在所述列控制器和所述第一写驱动器之间；以及

第一位线选择器，其配置成将所述第一写驱动器的输出传输至所述第一对中的所述第一位线和所述第二位线之一，并且设置在所述第一写驱动器和所述存储单元块之间。

技术方案7.如技术方案6所述的电子设备，其中，所述第一存储器选择器包括：第一切换元件，其控制所述第一偏置输出单元和所述列控制器之间的连接；以及第二切换元件，其控制所述第二偏置输出单元和所述列控制器之间的连接，以及

其中，所述第一位线选择器包括：第三切换元件，其控制所述第一写驱动器和所述第一位线之间的连接；以及第四切换元件，其控制所述第一写驱动器和所述第二位线之间的连接。

技术方案8.如技术方案7所述的电子设备，其中，第一组的所述第一切换元件和所述第三切换元件以及第二组的所述第二切换元件和所述第四切换元件被选择性地接通。

技术方案9.如技术方案6所述的电子设备，其中，所述存储单元块包括第二对位线，所述第二对位线包括另外的第一位线和第二位线，

其中，所述第一位线选择器配置成将所述第一写驱动器的输出传输至所述第二对中的第一位线和第二位线之一，以及

其中，所述第一写驱动器的输出被传输至所述第一对和所述第二对中的第一位线或所述第一对和所述第二对中的第二位线。

技术方案10.如技术方案9所述的电子设备，其中，所述第一位线选择器包括：第一对切换元件，所述第一对切换元件包括分别控制所述第一写驱动器和所述第一对中的第一位线之间的连接和所述第一写驱动器和所述第一对中的第二位线之间的连接的第三切换元件和第四切换元件；以及第二对切换元件，所述第二对切换元件包括分别控制所述第一写驱动器和所述第二对中的第一位线之间的连接和所述第一写驱动器和所述第二对中的第二位线之间的连接的第三切换元件和第四切换元件。

技术方案11.如技术方案10所述的电子设备，其中，所述第一对和所述第二对中的第三切换元件被一起控制，以及

其中所述第一对和所述第二对中的第四切换元件被一起控制。

技术方案12.如技术方案6所述的电子设备，其中，所述存储单元块还包括第二对位线，所述第二对位线包括另外的第一位线和第二位线，以及

其中，所述列控制块还包括：

第二写驱动器，其包括配置成输出所述第一写偏置的第三偏置输出单元和配置成输出所述第二写偏置的第四偏置输出单元，并且配置成响应于所述列控制器的输出来输出所述第一写偏置和所述第二写偏置之一；

第二存储器选择器，其配置成将所述列控制器的输出传输至所述第二写驱动器的所述第三偏置输出单元和所述第四偏置输出单元之一，并且设置在所述列控制器和所述第二写驱动器之间；以及

第二位线选择器，其配置成将所述第二写驱动器的输出传输至所述第二对中的第一位线和第二位线之一，并且设置在所述第二写驱动器和所述存储单元块之间。

技术方案13.如技术方案12所述的电子设备，其中，所述第一位线选择器包括：第一对切换元件，其包括分别控制所述第一写驱动器和所述第一对中的第一位线之间的连接和所述第一写驱动器和所述第一对中的第二位线之间的连接的第三切换元件和第四切换元件，以及

其中，所述第二位线选择器包括：第二对切换元件，其包括分别控制所述第二写驱动器和所述第二对中的第一位线之间的连接和所述第二写驱动器和所述第二对中的第二位线之间的连接的第三切换元件和第四切换元件。

技术方案14.如技术方案13所述的电子设备，其中，所述第一对和所述第二对中的第三切换元件被独立地控制，以及

其中所述第一对和所述第二对中的第四切换元件被独立地控制。

技术方案15.如技术方案1所述的电子设备，其中，所述列控制块包括：

列控制器，其配置成根据要写入所述存储单元块中的存储单元的数据输出置位脉冲或复位脉冲；

写驱动器，其配置成响应于所述列控制器的输出来输出所述第一写偏置；

存储器选择器，其配置成将所述列控制器的输出传输至所述写驱动器，并且设置在所述列控制器和所述写驱动器之间；以及

位线选择器，其配置成将所述第一写偏置传输至所述第一位线或者将修改的第一写偏置传输至所述第二位线，所述修改的第一写偏置具有根据所述第一写偏置修改的电压电平，并且设置在所述写驱动器和所述存储单元块之间，所述修改的第一写偏置对应于所述第二写偏置。

技术方案16.如技术方案15所述的电子设备，其中，所述位线选择器包括：控制所述写驱动器和所述第一位线之间的连接的第一晶体管以及控制所述写驱动器和所述第二位线之间的连接的第二晶体管，以及

其中，所述第一晶体管的有源区的宽度与所述第二晶体管的有源区的宽度不同。

技术方案17.如技术方案1所述的电子设备，其中，所述存储单元块还包括设置在所述第一可变电阻层和所述第一位线之间或所述第一可变电阻层和所述字线之间的选择元件，所述选择元件控制至所述第一可变电阻层的电压或电流的供应。

技术方案18.如技术方案1所述的电子设备，其中，所述存储单元块还包括设置在所述第二可变电阻层和所述第二位线之间或所述第二可变电阻层和所述字线之间的选择元件，所述选择元件控制至所述第二可变电阻层的电压或电流的供应。

技术方案19.如技术方案1所述的电子设备，其中，当所述第一单元阵列操作时，所述半导体存储器选择性地用作储存用户数据的存储器，以及当所述第二单元阵列操作时，所述半导体存储器选择性地用作暂时储存从存储器读出或写入存储器的数据的缓冲存储器。

Claims (19)

1.一种包括半导体存储器的电子设备，其中，所述半导体存储器包括：

存储单元块，其包括第一单元阵列和第二单元阵列，

其中，所述第一单元阵列包括：字线、与所述字线交叉的第一位线以及设置在所述字线和所述第一位线之间的第一可变电阻层，以及

其中，所述第二单元阵列包括：所述字线、与所述字线和所述第一位线交叉的第二位线、以及设置在所述字线和所述第二位线之间的第二可变电阻层，所述第二可变电阻层包括与所述第一可变电阻层的材料不同的材料，所述字线由所述第一单元阵列和所述第二单元阵列共享；以及

列控制块，其配置成将用于切换所述第一可变电阻层的电阻状态的第一写偏置供应至所述第一位线以及将用于切换所述第二可变电阻层的电阻状态的第二写偏置供应至所述第二位线。

2.如权利要求1所述的电子设备，其中，所述字线沿着与衬底的表面平行的第一方向延伸，

其中，所述第一位线沿着与所述衬底的表面平行且与所述第一方向交叉的第二方向延伸，所述第一位线沿着与所述衬底的表面垂直的第三方向设置在与所述字线不同的水平面，以及

其中，所述第二位线沿着所述第三方向延伸，并且设置在由两个相邻字线和两个相邻第一位线限定的区域中，所述两个相邻字线设置在沿着所述第三方向的第一水平面，所述两个相邻第一位线设置在沿着所述第三方向的第二水平面。

3.如权利要求1所述的电子设备，其中，所述第一可变电阻层包括相变材料，在所述相变材料中，电阻状态根据结晶化的程度而变化，以及

其中，所述第二可变电阻层包括金属氧化物，在所述金属氧化物中，电阻状态与导电路径的存在或不存在相对应。

4.如权利要求1所述的电子设备，其中，所述列控制块配置成同时供应所述第一写偏置和所述第二写偏置。

5.如权利要求1所述的电子设备，其中，所述列控制块配置成选择性地供应所述第一写偏置和所述第二写偏置。

6.如权利要求1所述的电子设备，其中，所述第一位线和所述第二位线对应于包括所述第一位线和所述第二位线的第一对位线，以及

其中，所述列控制块包括：

列控制器，其配置成根据要写入所述存储单元块中的存储单元的数据来输出置位脉冲或复位脉冲；

第一写驱动器，其包括配置成输出所述第一写偏置的第一偏置输出单元和配置成输出所述第二写偏置的第二偏置输出单元，并且配置成响应于所述列控制器的输出来输出所述第一写偏置和所述第二写偏置中的一个；

第一存储器选择器，其配置成将所述列控制器的输出传输至所述第一偏置输出单元和所述第二偏置输出单元之一，并且设置在所述列控制器和所述第一写驱动器之间；以及

第一位线选择器，其配置成将所述第一写驱动器的输出传输至所述第一对中的所述第一位线和所述第二位线之一，并且设置在所述第一写驱动器和所述存储单元块之间。

7.如权利要求6所述的电子设备，其中，所述第一存储器选择器包括：第一切换元件，其控制所述第一偏置输出单元和所述列控制器之间的连接；以及第二切换元件，其控制所述第二偏置输出单元和所述列控制器之间的连接，以及

其中，所述第一位线选择器包括：第三切换元件，其控制所述第一写驱动器和所述第一位线之间的连接；以及第四切换元件，其控制所述第一写驱动器和所述第二位线之间的连接。

8.如权利要求7所述的电子设备，其中，第一组包括所述第一切换元件和所述第三切换元件以及第二组包括所述第二切换元件和所述第四切换元件，所述第一组和所述第二组被选择性地接通。

9.如权利要求6所述的电子设备，其中，所述存储单元块包括第二对位线，所述第二对位线包括另外的第一位线和第二位线，

其中，所述第一位线选择器配置成将所述第一写驱动器的输出传输至所述第二对中的第一位线和第二位线之一，以及

其中，所述第一写驱动器的输出被传输至所述第一对和所述第二对中的第一位线或所述第一对和所述第二对中的第二位线。

10.如权利要求9所述的电子设备，其中，所述第一位线选择器包括：第一对切换元件，所述第一对切换元件包括分别控制所述第一写驱动器和所述第一对中的第一位线之间的连接和所述第一写驱动器和所述第一对中的第二位线之间的连接的第三切换元件和第四切换元件；以及第二对切换元件，所述第二对切换元件包括分别控制所述第一写驱动器和所述第二对中的第一位线之间的连接和所述第一写驱动器和所述第二对中的第二位线之间的连接的第三切换元件和第四切换元件。

11.如权利要求10所述的电子设备，其中，所述第一对和所述第二对中的第三切换元件被一起控制，以及

其中所述第一对和所述第二对中的第四切换元件被一起控制。

12.如权利要求6所述的电子设备，其中，所述存储单元块还包括第二对位线，所述第二对位线包括另外的第一位线和第二位线，以及

其中，所述列控制块还包括：

第二写驱动器，其包括配置成输出所述第一写偏置的第三偏置输出单元和配置成输出所述第二写偏置的第四偏置输出单元，并且配置成响应于所述列控制器的输出来输出所述第一写偏置和所述第二写偏置之一；

第二存储器选择器，其配置成将所述列控制器的输出传输至所述第二写驱动器的所述第三偏置输出单元和所述第四偏置输出单元之一，并且设置在所述列控制器和所述第二写驱动器之间；以及

第二位线选择器，其配置成将所述第二写驱动器的输出传输至所述第二对中的第一位线和第二位线之一，并且设置在所述第二写驱动器和所述存储单元块之间。

13.如权利要求12所述的电子设备，其中，所述第一位线选择器包括：第一对切换元件，其包括分别控制所述第一写驱动器和所述第一对中的第一位线之间的连接和所述第一写驱动器和所述第一对中的第二位线之间的连接的第三切换元件和第四切换元件，以及

其中，所述第二位线选择器包括：第二对切换元件，其包括分别控制所述第二写驱动器和所述第二对中的第一位线之间的连接和所述第二写驱动器和所述第二对中的第二位线之间的连接的第三切换元件和第四切换元件。

14.如权利要求13所述的电子设备，其中，所述第一对和所述第二对中的第三切换元件被独立地控制，以及

其中所述第一对和所述第二对中的第四切换元件被独立地控制。

15.如权利要求1所述的电子设备，其中，所述列控制块包括：

列控制器，其配置成根据要写入所述存储单元块中的存储单元的数据输出置位脉冲或复位脉冲；

写驱动器，其配置成响应于所述列控制器的输出来输出所述第一写偏置；

存储器选择器，其配置成将所述列控制器的输出传输至所述写驱动器，并且设置在所述列控制器和所述写驱动器之间；以及

位线选择器，其配置成将所述第一写偏置传输至所述第一位线或者将修改的第一写偏置传输至所述第二位线，所述修改的第一写偏置具有根据所述第一写偏置修改的电压电平，并且设置在所述写驱动器和所述存储单元块之间，所述修改的第一写偏置对应于所述第二写偏置。

16.如权利要求15所述的电子设备，其中，所述位线选择器包括：控制所述写驱动器和所述第一位线之间的连接的第一晶体管以及控制所述写驱动器和所述第二位线之间的连接的第二晶体管，以及

其中，所述第一晶体管的有源区的宽度与所述第二晶体管的有源区的宽度不同。

17.如权利要求1所述的电子设备，其中，所述存储单元块还包括设置在所述第一可变电阻层和所述第一位线之间或所述第一可变电阻层和所述字线之间的选择元件，所述选择元件控制至所述第一可变电阻层的电压或电流的供应。

18.如权利要求1所述的电子设备，其中，所述存储单元块还包括设置在所述第二可变电阻层和所述第二位线之间或所述第二可变电阻层和所述字线之间的选择元件，所述选择元件控制至所述第二可变电阻层的电压或电流的供应。

19.如权利要求1所述的电子设备，其中，当所述第一单元阵列操作时，所述半导体存储器选择性地用作储存用户数据的存储器，以及当所述第二单元阵列操作时，所述半导体存储器选择性地用作暂时储存从存储器读出或写入存储器的数据的缓冲存储器。

Images