KR101062758B1 - 서로 상이한 기능을 갖는 상변화 메모리 장치로 구성되는 퓨젼 메모리 장치 및 이를 이용한 데이터 처리 시스템 - Google Patents

서로 상이한 기능을 갖는 상변화 메모리 장치로 구성되는 퓨젼 메모리 장치 및 이를 이용한 데이터 처리 시스템 Download PDF

Info

Publication number
KR101062758B1
KR101062758B1 KR1020090071244A KR20090071244A KR101062758B1 KR 101062758 B1 KR101062758 B1 KR 101062758B1 KR 1020090071244 A KR1020090071244 A KR 1020090071244A KR 20090071244 A KR20090071244 A KR 20090071244A KR 101062758 B1 KR101062758 B1 KR 101062758B1
Authority
KR
South Korea
Prior art keywords
phase change
change memory
memory group
material layer
group
Prior art date
Application number
KR1020090071244A
Other languages
English (en)
Other versions
KR20100136881A (ko
Inventor
이세호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US12/647,604 priority Critical patent/US8174876B2/en
Priority to CN201010112223.9A priority patent/CN101930797B/zh
Publication of KR20100136881A publication Critical patent/KR20100136881A/ko
Application granted granted Critical
Publication of KR101062758B1 publication Critical patent/KR101062758B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

한 종류의 반도체 메모리 소자를 이용하여 다양한 기능을 수행할 수 있는 퓨전 메모리 장치 및 이를 이용한 데이터 처리 시스템에 대해 개시한다. 개시된 퓨전 메모리 장치는 제 1 상변화 메모리군, 및 상기 제 1 상변화 메모리군과 동일 칩상에 형성되고 상변화시 상기 제 1 상변화 메모리군과 상이한 저항 분포를 갖는 제 2 상변화 메모리 군을 포함한다.
퓨전 메모리, 상변화, 저항

Description

서로 상이한 기능을 갖는 상변화 메모리 장치로 구성되는 퓨젼 메모리 장치 및 이를 이용한 데이터 처리 시스템{Fusion Memory Device Configured to include Phase Change Memory Devices Having different functions And Data Process System Using The Same}
본 발명은 반도체 집적 회로 장치에 관한 것으로, 보다 구체적으로는 서로 상이한 기능을 갖는 메모리 소자로 구성되는 퓨젼 메모리 장치 및 이를 이용한 데이터 처리 시스템에 관한 것이다.
메모리 장치는 전원이 차단되면 입력된 정보가 소거되는 휘발성 메모리인 RAM(Random Access Memory)와, 입력 정보가 계속 유지되는 비휘발성 메모리인 ROM(Read Only Memory)으로 구분된다. 현재 보편적으로 사용되는 RAM 소자로는 DRAM(Dynamic Random Access Memory) 소자가 대표적이고, ROM 소자로는 플래쉬(Flash) 메모리 소자가 대표적이다.
DRAM 소자는 소비전력이 낮고 임의 접근이 가능하기 때문에 고속 동작에 유리한 이점이 있는 반면, 휘발성이어서 주기적으로 리프레쉬(refresh)가 필요하며, 높은 전하 저장 능력이 요구되어 캐패시터의 용량을 높여야 하는 단점이 있다.
한편, 플래쉬 메모리 소자는 집적 밀도가 높아 대용량을 저장이 용이하고, 비휘발성 메모리이어서 별도의 리프레쉬 요구가 없으나, 두 개의 게이트가 적층된 구조를 갖기 때문에 전원 전압에 비해 높은 동작 전압이 요구되고 이에 따라, 기록 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 할 뿐만 아니라 임의의 접근이 어려워 페이지별로 프로그램하여야 하므로 동작 속도가 느린 단점이 있다.
현재, 시장의 요구에 따라 반도체 메모리 장치의 크기는 점차적으로 작아지고 있다. 이와 더불어, 다양한 기능들을 갖는 기능 블록들이 단일의 칩 상에 집적되는 시스템 온 칩(system on chip)의 구현이 시장의 주된 흐름이 되고 있고 그 일예가 퓨젼 메모리(fusion memory) 장치이다.
퓨젼 메모리 장치는 기본 메모리 기능에 다른 특성의 메모리나 비메모리 칩 등의 다양한 메모리와 로직을 함께 넣어 복합화시킨 메모리 제품이다. 즉, 퓨전 메모리는 시스템 사양에 적합한 소프트웨어까지 동시에 제공하는 일종의 시스템 메모리로서, 디지털 가전 제품들이 복합화, 고성능화하면서 단순 메모리 반도체 하나만으로는 부족해 플래시 메모리나 S램 및 로직을 하나의 칩에 집적시킨 것이다.
그러므로, 퓨전 메모리 장치는 대표적인 휘발성 메모리인 디램과 비휘발성 메모리인 플래쉬 메모리 소자를 한 칩 내에 집적시킬 것이 요구된다.
그런데, 상기 디램 및 플래쉬 메모리 소자는 서로 다른 동작 전압을 사용하고 있고, 동작 방식 또한 전혀 상이하기 때문에, 구동을 위한 서로 다른 회로들이 요구된다.
더욱이, 디램 및 플래쉬 메모리 소자는 서로 다른 소자 형태를 갖기 때문에, 하나의 반도체 기판상에 이들을 집적시킬 경우, 별도의 제조 공정을 통해 제작하여야 한다는 부담 또한 존재한다.
따라서, 본 발명의 목적은 한 종류의 반도체 메모리 소자를 이용하여 다양한 기능을 수행할 수 있는 퓨전 메모리 장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 퓨전 메모리 장치를 이용한 데이터 처리 시스템을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예에 따른 퓨전 메모리 장치는 제 1 상변화 메모리군, 및 상기 제 1 상변화 메모리군과 동일 칩상에 형성되고 상변화시 상기 제 1 상변화 메모리군과 상이한 저항 분포를 갖는 제 2 상변화 메모리 군을 포함한다.
여기서, 상기 제 1 상변화 메모리군은 플래쉬 메모리 소자 대체 소자이고, 상기 제 2 상변화 메모리군은 디램 소자 대체 소자일 수 있다.
상기 제 1 상변화 메모리군은 제 1 센싱비를 갖고, 상기 제 2 상변화 메모리군은 상기 제 1 센싱비 보다 작은 제 2 센싱비를 가질 수 있다.
상기 제 1 상변화 메모리군은 그것을 구성하는 복수의 상변화 메모리 셀의 상변화 물질층이 전체적으로(Fully) 상변화되도록 프로그램되고, 상기 제 2 상변화 메모리군은 그것을 구성하는 복수의 상변화 메모리 셀의 상변화 물질층이 부분적으로 상변화될 수 있도록 프로그램될 수 있다.
또한, 상기 제 2 상변화 메모리군을 구성하는 복수의 상변화 메모리 셀은 상 기 제 1 상변화 메모리군을 구성하는 복수의 상변화 메모리 셀보다 작은 사이즈를 갖도록 구성될 수 있다.
또한, 본 발명의 다른 실시예에 따른 퓨젼 메모리 장치는 제 1 셋 및 리셋 저항을 갖는 복수의 제 1 상변화 메모리 셀들로 구성되는 제 1 상변화 메모리군, 상기 제 1 상변화 메모리군과 동일 기판에 집적되고 제 2 셋 및 리셋 저항을 갖는 복수의 제 2 상변화 메모리 셀들로 구성되는 제 2 상변화 메모리군을 포함하며, 상기 제 2 리셋 저항은 상기 제 1 리셋 저항보다 낮은 값을 갖는다.
또한, 본 발명의 또 다른 실시예에 따른 데이터 처리 시스템은 중앙 처리 장치, 상기 중앙 처리 장치에 의해 제어되며, 메모리 셀 어레이 및 페이지 버퍼를 포함하는 데이터 스토리지 블록, 및 상기 중앙 처리 장치에 의해 제어되며 어드레스 맵핑 동작을 수행하는 워크 메모리 블록을 포함하며, 상기 데이터 스토리지 블록은 제 1 셋 및 리셋 저항을 갖는 제 1 상변화 메모리군으로 구성되고, 상기 워크 메모리 블록은 상기 제 2 셋 및 리셋 저항을 갖는 제 2 상변화 메모리군으로 구성되며, 상기 제 2 리셋 저항은 상기 제 1 리셋 저항보다 낮은 레벨을 갖는다.
본 발명에 따르면, 퓨젼 메모리 장치에서 서로 다른 기능을 수행하는 각 블록들을 비휘발성 특성 및 임의의 접근 특성을 가지면서, 상변화 특성(저항 분포)의 제어에 의해 데이터 처리 속도를 제어할 수 있는 상변화 메모리로 각각 구성한다.
이에 따라, 하나의 메모리 소자로서 다양한 기능을 수행할 수 있게 되므로, 구동 회로를 별도로 설치할 필요가 없고, 하나의 반도체 기판에 집적시, 별도의 제 조 공정이 요구되지 않아, 퓨전 메모리 장치의 성능을 보다 개선할 수 있다.
또한, 상변화 메모리 장치는 디램 및 플래쉬 메모리 소자와 비교하여 볼 때, 동작 속도, 집적도, 동작 수명 및 데이터 리텐션 타임 부분에서 전혀 손색이 없고, 오히려, 디램 및 플래쉬 메모리 소자의 단점인 리프레쉬 특성 및 장시간의 프로그램 문제를 해결할 수 있기 때문에, 퓨전 메모리 장치의 성능을 보다 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 설명하도록 한다.
본 발명에서는 상변화 메모리 장치의 저항 분포의 변경을 통해, 다양한 성능을 갖는 상변화 메모리 장치를 구현할 수 있어, 퓨전 메모리 장치의 디램 및 플래쉬 메모리 소자로 대체할 것이다. 이와 같은 복합 기능을 수행할 수 있는 퓨젼 메모리 장치에 대해 이하에서 보다 자세히 설명할 것이다.
또한, 본 발명의 실시예에서 "퓨젼 메모리"라 함은 주메모리 이외의 다른 종류의 메모리, 비메모리 또는 특정 로직들을 하나의 칩에 집적한 메모리를 통칭할 것이다.
도 1은 본 발명의 퓨젼 메모리 장치의 일예인 데이터 처리 시스템을 보여준다.
도 1을 참조하면, 데이터 처리 시스템(100)은 데이터 스토리지 블록(10), 코드 스토리지 블록(20), 워크 메모리 블록(30), 캐시 메모리 블록(40) 및 메모리 콘 트롤러(50) 및 중앙 처리 장치(이하, CPU)를 포함할 수 있다.
이와 같은 데이터 처리 시스템(100)은 CPU(60)가 요구하는 데이터가 워크 메모리인 블록(30)에 존재하지 않는 경우, CPU(60)는 메모리 컨트롤러(40)로 명령 및 어드레스를 전달한다. 메모리 컨트롤러(40)는 입력된 명령 및 어드레스를 정해진 인터페이스 방식에 따라 데이터 스토리지 블록(10)에 기입한다. 데이터 스토리지 블록(10)은 명령 및 어드레스가 입력될 때 리드(read)/라이트(write)동작을 자동적으로 수행한다. 또한, 데이터 스토리지 블록(10)의 메모리 코어(도시되지 않음)로부터 읽혀진 페이지 데이터는 데이터 스토리지 블록(10) 내부에 존재하는 페이지 버퍼(도시되지 않음)에 임시 저장된다. 상기 페이지 버퍼에 저장된 페이지 데이터는 일정 단위로 워크 메모리 블록(30)으로 전송된다. 요구되는 양의 데이터가 워크 메모리 블록(30)으로 전송되면, CPU(60)는 워크 메모리 블록(30)에 전송된 데이터를 받게된다.
여기서, 데이터 스토리지 블록(10)은 복수의 메모리 셀 어레이 및 페이지 버퍼를 포함하며, 높은 데이터 처리 속도 및 긴 동작 수명을 갖는 메모리 소자로 구성될 것이 요구된다.
워크 메모리 블록(30)은 상기 데이터 스토리지 블록(10)의 어드레스 맵핑 동작을 제어하며, 임의의 접근이 용이하면서 낮은 소비 전력을 갖는 메모리 소자로 구성될 것이 요구된다.
캐시 메모리 블록(40)의 경우 더욱 고속을 요구하여, 일반적으로 빠른 동작 속도를 갖는 SRAM 소자로 이용된다.
현재 데이터 스토리지 블록(10)은 대용량을 구현하는 낸드 플래쉬 메모리 소자로 주로 구성되었고, 워크 메모리 블록(30)은 임의의 접근 특성이 우수한 DRAM 소자로 주로 구성되었다.
하지만, 상기와 같이 블록별로 서로 다른 종류의 소자를 집적시키게 되면, 구동 회로 측면 및 제조 측면에서 문제가 발생될 수 있기 때문에, 본 실시예에서는 하나의 소자를 이용하여 서로 다른 기능을 수행하도록 구성한다.
즉, 본 실시예에서는 상변화 특성이 상이한 상변화 메모리 소자들(이하 상변화 메모리군)을 블록별로 배치시켜, 비휘발 특성 즉 데이터 리텐션(retention) 특성은 유지하면서, 데이터 처리 속도 및 전력 소모 측면을 보완할 것이다.
또한, 본 실시예에서 상변화 특성이라 함은 상변화시 저항 특성을 의미하는 것으로, 상변화 특성이 상이하다는 것은 곧 셋 및 리셋시 저항 분포가 상이하다는 것을 의미할 것이다.
예를 들어, 본 실시예에서는 도 2에 도시된 바와 같이, 데이터 처리 시스템(100)의 데이터 스토리지 블록(10)으로 제 1 상변화 특성을 가지면서 플래쉬 메모리 소자 성향을 갖는 제 1 상변화 메모리군(10a)을 배치시키고, 워크 메모리 블록(30)으로는 상기 제 1 상변화 특성과 상이한 제 2 상변화 특성을 가지면서 디램 소자 성향을 갖는 제 2 상변화 메모리군(30a)을 배치시킨다.
상기 제 1 상변화 메모리군(10a) 및 제 2 상변화 메모리군(30a) 각각은 도 3에 도시된 바와 같이, 가변 저항(Rv) 및 스위칭 소자(SW)로 구성된 상변화 메모리 셀(150)들의 어레이들로 구성될 수 있다. 가변 저항(Rv)은 전류에 따라 저항이 가 변되는 상변화 물질층(도시되지 않음)으로 구성될 수 있고, 스위칭 소자(SW)는 예를 들어 다이오드로 구성될 수 있다. 이러한 제 1 및 제 2 상변화 메모리군(30a)을 구성하는 메모리 셀(150)들은 모두 동일 크기 및 동일 형상으로 구성될 수 있다.
본 실시예에서는 제 1 상변화 메모리군(10a)과 제 2 상변화 메모리군(30a)이 서로 상이한 상변화 특성, 즉 상변화 저항 분포를 갖도록 제 1 상변화 메모리군(10a) 및 제 2 상변화 메모리군(30a)의 데이터 센싱 비를 변경한다.
즉, 제 1 상변화 메모리군(10a)은 상대적으로 큰 센싱 비(sensing ratio)를 가질 수 있도록, 상대적으로 큰 제 1 리셋 전압(VRESET1) 및 제 1 셋 전압(VSET1)이 인가되어 "1(RESET1)" 및 "0(SET1)"의 데이터가 가변 저항(Rv)에 각각 저장(write)된다. 또한, 제 1 상변화 메모리군(10a)은 상기 제 1 셋/리셋 전압(VRESET1/VSET1) 보다 낮은 제 1 리드 전압(VREAD1)을 통해, 가변 저항(Rv)에 저장된 데이터가 리드된다. 여기서, 상기 가변 저항(Rv)이 충분히 상변화될 수 있도록 제 1 리셋 및 셋 전압(VRESET1/VSET1)은 10 내지 500ns 동안 펄싱(pulsing)될 수 있고, 바람직하게는 100 내지 300ns 동안 펄싱될 수 있다.
한편, 제 2 상변화 메모리군(30a)은 제 1 상변화 메모리군(10a)에 비해 낮은 센싱 비를 갖도록 제 1 리셋 전압(VRESET1)보다 작은 제 2 리셋 전압(VRESET2) 및 제 1 셋 전압((VSET1)보다 작은 제 2 셋 전압(VSET2)이 인가되어 "1(RESET2)" 및 "0(SET2)"의 데이터가 가변 저항(Rv)에 저장된다. 상기 제 2 상변화 메모리군(30a)은 제 2 셋/리셋 전압(VRESET2/VSET2) 보다 낮은 제 2 리드 전압(VREAD2)을 통해 가변 저항(Rv)에 저장된 데이터가 독출된다. 이때, 제 2 리드 전압(VREAD2) 및 상기 제 1 리드 전압(VREAD1)은 가변 저항의 상변화에 영향을 미치지 않는 수준의 전압으로서, 상호 동일할 수 있다.
이와 같은 상기 제 1 상변화 메모리군(10a)은 제 2 상변화 메모리군(30a)에 비해, 상대적으로 높은 센싱 비를 갖도록 상대적으로 큰 리셋/셋 전압(VRESET1/VSET1)이 인가되기 때문에, 제 1 상변화 메모리군(10a)의 가변 저항(Rv)을 구성하는 상변화 물질층이 전체적으로(fully) 결정질화 및 비정질화 된다. 그러므로, 도 5에 도시된 바와 같이, 제 1 리셋(RESET1)과 제 1 셋(SET1)간의 센싱 비(S/R1)가 상대적으로 커지게 된다. 이에 따라, 제 1 상변화 메모리군(20a)은 비휘발성 본연의 특징을 가짐과 동시에, 충분한 용량이 확보되고, 임의의 접근이 가능하기 때문에, 종래의 플래쉬 메모리 소자와 같이 블록성으로 프로그램 및 이레이즈가 필요없다. 그러므로, 데이터 처리 속도 및 수명을 보다 향상시킬 수 있게 된다.
한편, 제 2 상변화 메모리군(30a)은 제 1 상변화 메모리군(10a)에 비해, 상대적으로 낮은 제 2 리셋/셋 전압(VRESET2/VSET2)을 통해 데이터가 라이트되기 때문에, 제 2 상변화 메모리군(30a)을 구성하는 가변 저항(Rv)의 상변화 물질층은 제 1 상변화 메모리군(10a)과 달리 부분적으로(partially) 결정질화 및 비정질화된다. 이에 따라, 도 5에 도시된 바와 같이, 제 2 셋 및 리셋(SET2, RESET2)의 저항 분포는 제 1 셋 및 리셋(SET1, RESET1) 사이에 분포되어, 제 2 센싱비(S/R2, 제 2 셋 및 리셋 간의 비)은 제 1 센싱비(S/R1, 제1 셋 및 리셋 간의 간격)보다 작게 설정된다. 바람직하게 제 1 센싱비(S/R1)에 대한 제 2 센싱비(S/R2)의 비는 약 수십 내지 수백에 이를 수 있다.
비록 제 2 센싱비(S/R2)가 제 1 센싱비(S/R1)보다 작더라도, 상기 제 2 상변화 메모리군(30a)은 제 2 셋 및 리셋(SET2, RESET2)간의 저항 간 분포가 명확하므로, 데이터 저장에 문제가 없이 메모리 동작을 수행하게 된다.
이러한 제 2 상변화 메모리군(30a)은 상대적으로 작은 제 2 리셋/셋 전압(VRESET2/VSET2)의 인가에 의해 전력 소모량이 제 1 상변화 메모리군(10a) 대비 상당량 감소되고, 부분적인 상변화만을 요구하기 때문에 빠른 동작 속도를 확보할 수 있다. 더욱이, 제 2 상변화 메모리군(30a) 역시 비휘발성 본연의 기능을 갖기 때문에, 리프레쉬가 필요치 않으므로, 별도의 회로 구성 및 충분한 데이터 리텐션 타임을 확보할 수 있다.
이때, 상기 제 1 리셋 전압(VRESET1)은 상변화 메모리의 집적도 및 크기에 따라 가변될 수 있지만, 예를 들어, 1V 내지 3V일 수 있고, 제 2 리셋 전압(VRESET2)은 제 1 리셋 전압(VRESET1)보다는 낮은 전압이어야 하며, 예를 들어, 0.1 V 내지 1V일 수 있다. 또한, 제 1 셋 전압(VSET1)은 제 1 리셋 전압(VRESET1)보다 약간 낮은 수준이고, 제 2 셋 전압(VSET2)은 제 2 리셋 전압(VRESET2)보다 약간 낮은 수준일 수 있다. 또한, 상기에서는 제 1 및 제 2 셋 상태(SET1,SET2)가 서로 상이한 것을 예로 들었으나, 궁극적으로 제 1 및 제 2 셋 상태(SET1,SET2)의 저항 분포는 거의 유사할 수 있다.
이와 같은 본 실시예에 따르면, 상변화 메모리군의 상변화 저항 분포 변경에 따른 센싱 비를 조절하여, 각각의 상변화 메모리군이 플래쉬 메모리 소자 및 디램 소자의 기능을 수행할 수 있으므로, 하나의 메모리 소자로서 다양한 기능을 수행할 수 있게 된다.
또한, 이와 같이 상변화 메모리를 이용하여 디램 및 플래쉬 메모리 소자를 대체하게 되면, 플래쉬 메모리 소자의 문제점인 데이터 처리 속도 측면을 보상할 수 있고, 디램 소자의 문제점인 전력 소모 및 데이터 리텐션 측면 모두를 해결할 수 있기 때문에, 퓨젼 메모리 소자의 기능을 더욱 향상시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 제 1 및 제 2 상변화 메모리군을 포함하는 퓨전 메모리 장치의 평면도이고, 도 7은 도 6의 제 1 및 제 2 상변화 메모리군의 단면도이다.
도 6 및 도 7을 참조하면, 퓨젼 메모리 장치(200)는 제 1 상변화 메모리군(210) 및 제 2 상변화 메모리군(220)으로 구성될 수 있다. 여기서, 상기 퓨젼 메모리 장치(200)는 예를 들어, 도 1에 도시된 데이터 처리 시스템(100)의 데이터 스토리지 블록(10) 및 워크 메모리 블록(30)만을 발췌하여 도시한 것일 수 있다.
상기 제 1 상변화 메모리군(210) 및 제 2 상변화 메모리군(220) 각각은 복수 의 메모리 셀(215,225)들로 구성될 수 있다.
본 실시예에서는 상기 제 1 및 제 2 상변화 메모리군(210,220)이 서로 다른 상변화 특성을 가질 수 있도록 제 2 상변화 메모리군(220)을 구성하는 제 2 메모리 셀(225)들이 제 1 상변화 메모리군(210)의 제 1 메모리 셀(215)들보다 작은 크기를 갖도록 구성된다. 여기서, 각 메모리 셀(215,225)의 사이즈는 스위칭 소자(260a,260b)의 면적, 가열 전극(275a,275b)의 면적, 상변화 물질층(280a,280b)의 면적을 모두 포함하는 팩터(factor)일 수 있다. 그러므로, 제 2 상변화 메모리군(220)의 제 2 메모리 셀(225)을 구성하는 스위칭 소자(260b), 가열 전극(275b) 및 상변화 물질층(280b)은 상기 제 1 메모리 셀(215)을 구성하는 그것들(260a,275a,280a)보다 상대적으로 작을 수 있고, 특히 제 2 상변화 메모리군(220)의 상변화 물질층(280b)은 제 1 상변화 메모리군(210)의 상변화 물질층(280a)보다 작은 것이 바람직하다. 여기서, 도 7의 미설명 도면 부호 250은 반도체 기판, 255는 접합 워드 라인 영역, 265 및 270은 층간 절연막, 285a는 제 1 메모리 셀(215)의 상부 전극 및 285b는 제 2 메모리 셀(225)의 상부 전극을 나타낸다.
이렇게 제 1 상변화 메모리군(210)보다 작은 크기의 메모리 셀(225)을 갖는 제 2 상변화 메모리군(220)은 데이터 라이팅(writing)을 위한 셋/리셋 전압 인가시, 상변화가 될 면적이 실질적으로 감소하기 때문에 동일 전압하에서 더 빠르게 데이터 저장을 이룰 수 있다.
여기서, 제 1 상변화 메모리군(210)은 근본적으로 비휘발성 특성을 가지고 있으므로, 플래쉬 메모리 소자로 대체될 수 있고, 제 2 상변화 메모리군(220)은 제 1 상변화 메모리군(210)에 비해 상대적으로 작은 크기의 메모리 셀을 가지고 있으므로, 제 1 상변화 메모리군(210) 대비 데이터 처리 속도를 개선할 수 있어, 디램 소자로 대체가 가능하다.
또한, 제 1 및 제 2 상변화 메모리군(210,220)은 그것을 구성하는 상변화 물질층의 형상을 변경함에 의해, 상변화 특성을 가변시킬 수 있다.
즉, 도 8을 참조하면, 제 1 상변화 메모리군(210)의 상변화 물질층(280c)은 플래너(planar) 타입, 즉, 일반적인 형태인 가열 전극(275) 상에, 가열 전극(275)보다 큰 선폭을 가지면서, 상부 전극(285)과 동일한 크기의 패턴으로 형성된다.
한편, 제 2 상변화 메모리군(220)의 상변화 물질층(280d)은 매립 형태 혹은 콘택 형태를 가지면서, 상기 가열 전극(275)의 직경 수준의 선폭을 갖도록 형성되고, 상부 전극(285)은 상기 제 1 상변화 메모리군(210)의 상부 전극(285)과 동일한 패턴 형태로 형성될 수 있다.
이와 같은 매립 형태의 상변화 물질층(280d)을 갖는 제 2 상변화 메모리군(220)은 제 1 상변화 메모리군(210)의 상변화 물질층(280c)보다 좁은 선폭을 갖기 때문에, 그 부피 역시 상대적으로 작다. 그러므로, 제 1 및 제 2 상변화 메모리군(210,220)에 동일한 셋 또는 리셋 전압이 인가되는 경우, 제 2 상변화 메모리군(220)의 상변화가 보다 쉽게 일어나게 된다.
이에 따라, 제 2 상변화 메모리군(220)은 제 1 상변화 메모리군(210)보다 데이터 처리 속도면이 우수하게 되어, 디램 소자로 대체될 수 있다. 한편, 제 1 상변 화 메모리군(210)은 그 자체로서 비휘발성 특성을 갖기 때문에, 플래쉬 메모리 소자로 대체될 수 있다.
또한, 도 9에 도시된 바와 같이, 제 1 및 제 2 상변화 메모리군(210,220)이 동일 데이터 처리 속도를 갖는다고 전제한 상태에서, 상기 제 1 상변화 메모리군(210)에 일반적인 구동 전압(a)이 펄싱된다면, 제 2 상변화 메모리군(220)은 메모리 셀(225) 크기 및/또는 상변화 물질층(280d)의 부피가 상대적으로 작기 때문에, 상기 일반적인 구동 전압(a)보다 상대적으로 낮은 구동 전압(b)을 인가받아도 원하는 데이터 처리 속도를 달성할 것이다.
이러한 측면에서 볼 때, 제 1 상변화 메모리군(210)의 에너지 소모량(E1)보다 제 2 상변화 메모리군(220)의 에너지 소모량(E2)이 낮게 되어, 제 2 상변화 메모리군(220)은 저전력 소모를 요구하는 디램 소자로 대체 가능하다.
도 10은 본 발명의 실시예에 따른 제 1 및 제 2 상변화 메모리군의 동작 속도 특성 및 집적도 특성을 보여주는 결과 그래프이다.
도 10에 따르면, 본 발명의 실시예와 같이 제작된 비휘발성 특성을 갖는 제 1 상변화 메모리군(210)은 동작 속도면에서는 플래쉬 메모리 소자에 비해 월등히 우수하였고, 집적도 측면에서는 플래쉬 메모리 소자와 거의 동일한 수준을 보였다.
또한, 데이터 처리 특성이 보완된 상기 제 2 상변화 메모리군(220)은 리프레쉬 및 비휘발 특성을 확보하면서도, 디램에 필적하는 수준의 동작 속도를 나타내었고, 집적도 측면에서는 디램과 거의 동일한 수준을 보였다.
상기 결과 그래프로부터, 디램 및 플래쉬 메모리 소자로 주로 구성되었던 시 스템을 상변화 메모리로 대체하여도 동작 속도 및 집적도 측면에서 문제가 되지 않음을 알 수 있다.
도 11은 본 발명의 실시예에 따른 제 1 및 제 2 상변화 메모리군의 동작 수명 및 비휘발 특성을 보여주는 결과 그래프이다.
도 11에 따르면, 본 실시예와 같이 제작된 비휘발성 특성을 갖는 제 1 상변화 메모리군(210)은 동작 수명 면에서 플래쉬 메모리 소자 보다 월등히 우수하였고, 비휘발성 측면에서도 플래쉬 메모리 소자에 필적할 수준이었다.
또한, 데이터 처리 특성이 보완된 제 2 상변화 메모리군(220)은 디램에 비해 비휘발 특성이 매우 우수하므로 높은 데이터 리텐션 특성을 확보할 수 있고, 동작 수명면에서도 디램과 유사한 수준을 보였다.
이에 따라, 디램 및 플래쉬 메모리 소자로 주로 구성되었던 시스템을 상변화 메모리로 대체하여도 동작 수명 및 데이터 리텐션 특성 면에서 문제가 되지 않음을 알 수 있다.
도 12는 본 발명의 실시예에 따른 제 1 및 제 2 상변화 메모리군을 반도체 칩상에 배치시킨 도면이다.
도 12를 참조하면, 퓨젼 메모리 칩(300)은 일반적인 메모리 소자와 마찬가지로 복수의 뱅크(B0∼B3) 및 상기 뱅크(B0∼B3) 사이에 배치되는 주변 영역(310)을 포함하고 있다. 주변 회로 영역(310)은 디코더 및 센스앰프와 같은 뱅크들(B0∼B3)을 제어하기 위한 제어 회로부(도시되지 않음) 및 외부 신호를 전달할 수 있는 패드들(도시되지 않음)을 포함할 수 있다.
뱅크(B0∼B3)는 알려진 바와 같이 복수의 메모리 셀의 집합체로서, 본 실시예에서는 각 뱅크별로 서로 다른 상변화 특성을 갖는 상변화 메모리가 배치될 수 있다.
본 실시예에서는 인접 배치되는 제 1 및 제 2 뱅크(B0,B1)에 제 1 상변화 메모리군(210)이 배치되고, 제 3 및 제 4 뱅크(B2,B3)에 제 2 상변화 메모리군(220)이 배치되었다. 하지만, 여기에 한정되지 않고, 제 1 및 제 3 뱅크(B0,B2)에 제 1 상변화 메모리군(210)이 배치되고, 제 2 및 제 4 뱅크(B1,B3)에 제 2 상변화 메모리군(220)이 배치될 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 퓨젼 메모리 장치에서 서로 다른 기능을 수행하는 각 시스템부들을 비휘발성 특성 및 임의의 접근 특성을 가지면서, 상변화 특성(저항 분포)의 제어에 의해 데이터 처리 속도를 제어할 수 있는 상변화 메모리 장치로 구성한다.
이에 따라, 하나의 메모리 소자로서 다양한 기능을 수행할 수 있게 되므로, 구동 회로를 별도로 설치할 필요가 없고, 하나의 반도체 기판에 집적시, 별도의 제조 공정이 요구되지 않아, 퓨전 메모리 장치의 성능을 보다 개선할 수 있다.
또한, 상변화 메모리 장치는 디램 및 플래쉬 메모리 소자와 비교하여 볼 때, 동작 속도, 집적도, 동작 수명 및 데이터 리텐션 타임 부분에서 전혀 손색이 없고, 오히려, 디램 및 플래쉬 메모리 소자의 단점인 리프레쉬 특성 및 장시간의 프로그램 문제를 해결할 수 있기 때문에, 퓨전 메모리 장치의 성능을 보다 향상시킬 수 있다.
본 발명은 상기한 실시예에 한정되는 것만은 아니다.
본 실시예에서는 저항 분포 변경을 위한 프로그램 조건 변경, 셀 크기 변경 및 상변화 물질층의 형상을 변경을 각각 이용하여, 서로 다른 기능을 제 1 및 제 2 상변화 메모리군을 제작하였지만, 상기 조건중 적어도 하나 이상의 방식을 조합하여 제 1 및 제 2 상변화 메모리군을 제작할 수도 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1은 본 발명의 퓨전 메모리의 일예인 데이터 처리 시스템을 보여주는 블록도,
도 2는 본 발명의 일 실시예에 따른 데이터 처리 시스템을 보여주는 블록도,
도 3은 본 발명의 실시예에 따른 제 1 또는 제 2 상변화 메모리군의 개략적인 회로도,
도 4는 본 발명의 실시예에 따른 제 1 및 제 2 상변화 메모리군의 전압 프로그램 조건을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 제 1 및 제 2 상변화 메모리군의 저항 분포를 보여주는 그래프,
도 6은 본 발명의 다른 실시예에 따른 제 1 및 제 2 상변화 메모리군을 포함하는 퓨젼 메모리 장치의 평면도,
도 7은 도 6의 제 1 및 제 2 상변화 메모리군의 단면도,
도 8은 본 발명의 다른 실시예에 따른 제 1 및 제 2 상변화 메모리군의 단면도,
도 9는 본 발명의 실시예에 따른 제 1 및 제 2 상변화 메모리군의 상변화시 소모 에너지를 보여주는 그래프,
도 10은 본 발명의 실시예들에 따른 제 1 및 제 2 상변화 메모리군의 동작 속도 및 집적도를 보여주는 비교 그래프,
도 11은 본 발명의 실시예들에 따른 제 1 및 제 2 상변화 메모리군의 동작 수명 및 비휘발 특성을 보여주는 비교 그래프, 및
도 12는 본 발명의 실시예에 따른 제 1 및 제 2 상변화 메모리군을 반도체 칩상에 배치시킨 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
210 : 제 1 상변화 메모리군 220 : 제 2 상변화 메모리군
280a, 280c : 제 1 상변화 메모리군의 상변화 물질층
280b, 280d : 제 2 상변화 메모리군의 상변화 물질층

Claims (21)

  1. 제 1 상변화 메모리군; 및
    상기 제 1 상변화 메모리군과 동일 칩상에 형성되고, 상변화시, 상기 제 1 상변화 메모리군과 상이한 저항 분포 특성을 갖는 제 2 상변화 메모리 군을 포함하며,
    상기 제 2 상변화 메모리군을 구성하는 상변화 메모리 셀의 상변화 물질층의 면적은 상기 제 1 상변화 메모리군을 구성하는 상변화 메모리 셀의 상변화 물질층의 면적보다 작은 퓨전 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 상변화 메모리군은 플래쉬 메모리 소자 대체 소자이고,
    상기 제 2 상변화 메모리군은 디램 소자 대체 소자인 퓨전 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제 1 상변화 메모리군은 제 1 센싱비를 갖고,
    상기 제 2 상변화 메모리군은 상기 제 1 센싱비 보다 작은 제 2 센싱비를 갖는 퓨전 메모리 장치.
  4. 제 2 항에 있어서,
    상기 제 1 상변화 메모리군은 제 1 셋 전압 및 제 1 리셋 전압에 의해 "0" 및 "1" 데이터가 라이팅되도록 구성되고, 상기 제 1 셋 및 제 1 리셋 전압은 100 내지 300ns 동안 펄싱되는 퓨전 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제 2 상변화 메모리군은 제 2 셋 및 제 2 리셋 전압에 의해 "0" 및 "1"데이터가 라이팅되도록 구성되고, 상기 제 2 셋 및 제 2 리셋 전압은 상기 제 1 셋 및 리셋 전압보다 짧은 시간 동안 펄싱이 이루어지며, 상기 제 2 리셋 전압은 상기 제 1 리셋 전압보다 낮은 레벨로 제공되는 퓨전 메모리 장치.
  6. 제 2 항에 있어서,
    상기 제 1 상변화 메모리군은 그것을 구성하는 복수의 상변화 메모리 셀의 상변화 물질층이 전체적으로(Fully) 상변화되도록 프로그램되는 퓨전 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제 2 상변화 메모리군은 그것을 구성하는 복수의 상변화 메모리 셀의 상변화 물질층이 부분적으로 상변화되도록 프로그램되는 퓨전 메모리 장치.
  8. 제 2 항에 있어서,
    상기 제 2 상변화 메모리군을 구성하는 복수의 상변화 메모리 셀은 상기 제 1 상변화 메모리군을 구성하는 복수의 상변화 메모리 셀보다 작은 크기를 갖는 퓨전 메모리 장치.
  9. 제 8 항에 있어서,
    상기 각각의 상변화 메모리 셀은 스위칭 소자, 가열 전극 및 상변화 물질층을 포함하는 퓨전 메모리 장치.
  10. 제 2 항에 있어서,
    상기 제 1 및 제 2 상변화 메모리군은 각각 상변화 메모리 셀마다 순차적으로 적층된 가열 전극, 상변화 물질층 및 상부 전극을 포함하고,
    상기 제 1 상변화 메모리군의 상기 상변화 물질층 및 상기 상부 전극은 동일한 패턴 크기를 가지면서, 상기 가열 전극보다 큰 면적을 차지하도록 형성되는 퓨전 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제 2 상변화 메모리군의 상기 상변화 물질층은 상기 가열 전극과 동일한 직경을 갖는 콘택 형태로 형성되는 퓨젼 메모리 장치.
  12. 제 11 항에 있어서,
    상기 제 2 상변화 메모리군의 상부 전극은 상기 상변화 물질층의 크기보다 큰 면적을 가지고 패턴 형태로 형성되는 퓨전 메모리 장치.
  13. 제 1 항에 있어서,
    복수의 뱅크들로 구성되고,
    상기 복수의 뱅크중 일부 뱅크들은 상기 제 1 상변화 메모리군으로 구성되고, 나머지 뱅크들은 상기 제 2 상변화 메모리군으로 구성되는 퓨전 메모리 장치.
  14. 제 1 셋 및 리셋 저항을 갖는 복수의 제 1 상변화 메모리 셀들로 구성되는 제 1 상변화 메모리군; 및
    상기 제 1 상변화 메모리군과 동일 기판에 집적되고, 제 2 셋 및 리셋 저항을 갖는 복수의 제 2 상변화 메모리 셀들로 구성되는 제 2 상변화 메모리군을 포함하며,
    상기 제 2 리셋 저항은 상기 제 1 리셋 저항보다 낮은 값을 갖고,
    상기 제 1 상변화 메모리군은 제 1 셋 및 리셋 전압에 의해 상변화가 이루어지고, 상기 제 2 상변화 메모리군은 제 2 셋 및 리셋 전압에 의해 상변화가 이루어지며, 상기 제 2 리셋 전압은 상기 제 1 리셋 전압보다 낮은 레벨인 퓨전 메모리 장치.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 제 2 리셋 전압은 상기 제 1 셋 및 리셋 전압 사이의 레벨인 퓨전 메모리 장치.
  17. 제 14 항에 있어서,
    상기 제 2 상변화 메모리군을 상변화시키기 위한 펄싱 타임은 상기 제 1 상변화 메모리군을 상변화시키기 위한 펄싱 타임보다 짧은 퓨전 메모리 장치.
  18. 제 14 항에 있어서,
    상기 제 2 상변화 메모리 셀은 상기 제 1 상변화 메모리 셀보다 작은 크기를 갖는 퓨전 메모리 장치.
  19. 제 18 항에 있어서,
    상기 제 2 상변화 메모리 셀을 구성하는 상변화 물질층의 면적은 상기 제 1 상변화 메모리 셀을 구성하는 상변화 물질층의 면적보다 작은 퓨전 메모리 장치.
  20. 제 14 항에 있어서,
    상기 제 1 및 제 2 상변화 메모리 셀은 각각 가열 전극, 상기 가열 전극과 콘택되는 상변화 물질층, 및 상기 상변 물질층 상부에 형성되는 상부 전극을 포함하며,
    상기 제 1 상변화 메모리 셀은 상기 상변화 물질층과 상기 상부 전극이 동일한 패턴의 형태로 형성되고,
    상기 제 2 상변화 메모리 셀은 상기 상변화 물질층이 가열 전극과 같은 콘택 형태로 형성되면서, 상기 상부 전극이 상변화 물질층 보다는 큰 패턴의 형태로 형성되는 퓨전 메모리 장치.
  21. 중앙 처리 장치;
    상기 중앙 처리 장치에 의해 제어되며, 메모리 셀 어레이 및 페이지 버퍼를 포함하는 데이터 스토리지 블록; 및
    상기 중앙 처리 장치에 의해 제어되며 어스레스 맵핑 동작을 수행하는 워크 메모리 블록을 포함하며,
    상기 데이터 스토리지 블록은 제 1 셋 및 리셋 저항을 갖는 제 1 상변화 메모리군으로 구성되고,
    상기 워크 메모리 블록은 상기 제 2 셋 및 리셋 저항을 갖는 제 2 상변화 메모리군으로 구성되며,
    상기 제 2 리셋 저항은 상기 제 1 리셋 저항보다 낮은 레벨을 가지며,
    상기 제 1 및 제 2 상변화 메모리 군은 각각 가열 전극, 상기 가열 전극과 콘택되는 상변화 물질층, 및 상기 상변 물질층 상부에 형성되는 상부 전극을 포함하며,
    상기 제 1 상변화 메모리 군은 상기 상변화 물질층과 상기 상부 전극이 동일한 패턴의 형태로 형성되고,
    상기 제 2 상변화 메모리 군은 상기 상변화 물질층이 가열 전극과 같은 콘택 형태로 형성되면서, 상기 상부 전극이 상변화 물질층 보다는 큰 패턴의 형태로 형성되는 데이터 처리 장치.
KR1020090071244A 2009-06-19 2009-08-03 서로 상이한 기능을 갖는 상변화 메모리 장치로 구성되는 퓨젼 메모리 장치 및 이를 이용한 데이터 처리 시스템 KR101062758B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/647,604 US8174876B2 (en) 2009-06-19 2009-12-28 Fusion memory device embodied with phase change memory devices having different resistance distributions and data processing system using the same
CN201010112223.9A CN101930797B (zh) 2009-06-19 2010-02-08 融合式存储器器件及系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090054891 2009-06-19
KR20090054891 2009-06-19

Publications (2)

Publication Number Publication Date
KR20100136881A KR20100136881A (ko) 2010-12-29
KR101062758B1 true KR101062758B1 (ko) 2011-09-06

Family

ID=43510799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090071244A KR101062758B1 (ko) 2009-06-19 2009-08-03 서로 상이한 기능을 갖는 상변화 메모리 장치로 구성되는 퓨젼 메모리 장치 및 이를 이용한 데이터 처리 시스템

Country Status (1)

Country Link
KR (1) KR101062758B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124517A (ko) 2014-04-28 2015-11-06 에스케이하이닉스 주식회사 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
JP2008078663A (ja) * 2006-09-20 2008-04-03 Samsung Electronics Co Ltd 互いに異なる相変化物質を備えたメモリセルを有する相変化メモリ素子、それに関連した方法及びシステム

Also Published As

Publication number Publication date
KR20100136881A (ko) 2010-12-29

Similar Documents

Publication Publication Date Title
US8174876B2 (en) Fusion memory device embodied with phase change memory devices having different resistance distributions and data processing system using the same
US9972396B1 (en) System and method for programming a memory device with multiple writes without an intervening erase
US8345472B2 (en) Three-terminal ovonic threshold switch as a current driver in a phase change memory
US8320196B2 (en) Semiconductor memory with improved block switching
US8345464B2 (en) Resistive memory devices having a stacked structure and methods of operation thereof
US10726896B1 (en) Resistive nonvolatile memory structure employing a statistical sensing scheme and method
JP2008130166A (ja) メモリ読み出し回路及び方式
US9646691B2 (en) Monolithic three dimensional memory arrays with staggered vertical bit lines and dual-gate bit line select transistors
JP2008112554A (ja) メモリシステムおよびその動作方法
US11217310B2 (en) Memory devices with distributed block select for a vertical string driver tile architecture
CN110739012B (zh) 存储阵列块及半导体存储器
JPWO2010147029A1 (ja) 半導体デバイス
US9552874B2 (en) Combined memory block and data processing system having the same
KR20100107609A (ko) 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
JP5763004B2 (ja) 不揮発性半導体記憶装置
KR20170062614A (ko) 상대 주소를 사용하는 메모리 장치의 접근 방법
KR20210087868A (ko) 3차원 저항성 메모리 장치
US20220293177A1 (en) Resistive memory device and method of programming the same
US8638616B2 (en) Nonvolatile storage device having a plurality of plate electrodes
KR101062758B1 (ko) 서로 상이한 기능을 갖는 상변화 메모리 장치로 구성되는 퓨젼 메모리 장치 및 이를 이용한 데이터 처리 시스템
US11749356B2 (en) Non-volatile memory device, a memory system that includes the non-volatile memory device, and an operating method of the non-volatile memory device
US11417706B2 (en) Semiconductor storage device
CN110428857B (zh) 一种基于滞回特性器件的存储器
US20090097307A1 (en) Phase-change random access memory device, system having the same, and associated methods
US9472277B2 (en) Non-volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 8