CN104979179A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN104979179A
CN104979179A CN201510160872.9A CN201510160872A CN104979179A CN 104979179 A CN104979179 A CN 104979179A CN 201510160872 A CN201510160872 A CN 201510160872A CN 104979179 A CN104979179 A CN 104979179A
Authority
CN
China
Prior art keywords
electrode film
type silicon
semiconductor device
silicon substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510160872.9A
Other languages
English (en)
Other versions
CN104979179B (zh
Inventor
加地考男
多留谷政良
吉浦康博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104979179A publication Critical patent/CN104979179A/zh
Application granted granted Critical
Publication of CN104979179B publication Critical patent/CN104979179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种半导体装置以及半导体装置的制造方法，其能够一边得到良好的电气特性，一边抑制在硅衬底处形成的保护膜等的功能受损，抑制Si－Ti面的剥离。N型硅衬底(2)在一个面具有由P型硅构成并与N型硅衬底(2)形成PN结的正极层(1)，在另一个面具有由N型硅层构成的负极层(3)。半导体装置(10)还具备：第一电极膜(4)，其在负极层(3)上形成，由钛构成，形成SiTi接合；第二电极膜(7)，其在第一电极膜(4)上形成，由Al－Si构成，形成Ti－AlSi接合；第三电极膜(5)，其在第二电极膜上形成，由Ni构成，形成AlSi－Ni接合；以及第四电极膜(6)，其在第三电极膜(5)上形成，由Au构成。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法。
背景技术
当前，例如如下述的专利文献1、2公开所示，已知有在硅衬底处设置多层电极膜而形成的半导体装置。例如，参照专利文献1的图6，记载有在硅衬底的表面处层叠Ti等阻挡金属、AlSi合金等Al合金电极、Ni电极、以及Au电极而形成的构造。
专利文献1：日本特开2013－194291号公报
专利文献2：日本特开2010－129585号公报
发明内容
如果在N型硅(Si)处设置由钛(Ti)构成的电极而形成Si－Ti接合，则得到良好的欧姆接触性。为了得到牢固的Si－Ti接合，在理想情况下，优选使用700℃左右的高温工艺而得到硅化钛等反应层。但是，如果进行这种高温工艺，则存在如下问题，即，在半导体衬底处已经形成的元件构造部、电极膜、以及保护膜的功能会受损。与此相对，也考虑使用不进行这种高温工艺而不形成硅化钛等反应层的Si－Ti接合。但是，在该情况下，如果在钛电极处进一步重叠其他电极膜而形成多层电极膜之后，对该多层电极膜施加热处理工序(大于或等于200度)，则存在如下问题，即，由于多层电极膜的应力而发生Si－Ti界面剥离。
本发明就是为了解决上述课题而提出的，其目的在于提供一种能够一边得到良好的电气特性，一边抑制在硅衬底处形成的保护膜等的功能受损，也能够抑制Si－Ti面的剥离的半导体装置以及半导体装置的制造方法。
本发明所涉及的半导体装置的制造方法具备：准备硅衬底的工序，所述硅衬底在一个面具备N型硅层，在另一个面侧具备PN结、电极膜、以及保护膜中的至少一者；在所述N型硅层上形成由钛构成的第一电极膜的工序；在所述第一电极膜上形成由Al－Si构成的第二电极膜的工序；在所述第二电极膜上形成由Ni构成的第三电极膜的工序；以及对形成所述第三电极膜之后的所述硅衬底进行加热的工序，在所述N型硅层与所述第一电极膜之间不形成硅化钛。
本发明所涉及的半导体装置具备：硅衬底，其在一个面具备N型硅层，在另一个面侧具备PN结、电极膜、以及保护膜中的至少一者；第一电极膜，其由钛构成，在所述N型硅层上形成，在与所述N型硅层之间不具有硅化钛；第二电极膜，其由Al－Si构成，在所述第一电极膜上形成；以及第三电极膜，其在所述第二电极膜上形成，由Ni构成。
发明的效果
根据本发明，一边得到由Si－Ti接合形成的欧姆接触，一边通过不形成要求高温工艺的硅化钛而避免硅衬底上的保护膜等的功能降低，并且为了抑制Si－Ti界面剥离而插入有由Al－Si构成的第二电极膜。由此，能够一边得到良好的电气特性，一边抑制在硅衬底处形成的保护膜等的功能受损，抑制Si－Ti面的剥离。
附图说明
图1是表示本发明的实施方式1所涉及的半导体装置的图。
图2是用于说明本发明的实施方式1所涉及的半导体装置的作用效果的图。
图3是用于说明本发明的实施方式1所涉及的半导体装置的作用效果的图。
图4是表示实施方式1所涉及的半导体装置的制造方法的流程图。
图5是表示本发明的实施方式2所涉及的半导体装置的图。
图6是表示实施方式2所涉及的半导体装置的制造方法的流程图。
图7是表示本发明的实施方式3所涉及的半导体装置的图。
图8是表示实施方式3所涉及的半导体装置的制造方法的流程图。
图9是表示本发明的实施方式4所涉及的半导体装置的图。
图10是表示实施方式4所涉及的半导体装置的制造方法的流程图。
标号的说明
1 正极层，2 N型硅衬底，3 负极层，4、5、6、7、9 电极膜，10、20、30、40 半导体装置，11 发射极层，12 P型硅衬底，13 集电极层
具体实施方式
实施方式1
图1是表示本发明的实施方式1所涉及的半导体装置10的图。半导体装置10具备N型硅衬底2。N型硅衬底2在一个面具有由P型硅构成并与N型硅衬底2形成PN结的正极层1，在另一个面具有由N型硅层构成的负极层3。半导体装置10还具备：第一电极膜4，其在负极层3上形成，由钛构成，形成SiTi接合；第二电极膜7，其在第一电极膜4上形成，由Al－Si构成，形成Ti－AlSi接合；第三电极膜5，其在第二电极膜上形成，由Ni构成，形成AlSi－Ni接合；以及第四电极膜6，其在第三电极膜5上形成，由Au构成。由这些电极膜形成“多层电极膜”。半导体装置10是在N型硅衬底2的表面和背面分别具有电极的二极管。虽然未图示，但也可以在正极层1上进一步设置电极膜以及保护膜。
图2以及图3是用于说明本发明的实施方式1所涉及的半导体装置10的作用效果的图。图2以及图3所示的箭头示意性地图示出在由Al－Si构成的第二电极膜7与由Ni构成的第三电极膜5之间相互作用的力。在实施方式1中，在Si－Ti接合(即负极层3与第一电极膜4之间的接合)与Ni(即第三电极膜5)之间，形成有由Al－Si构成的第二电极膜7。由此，即使在不形成硅化钛等反应层的情况下实施电极形成后的热处理(例如大于或等于200度)，也能够如图2以及图3所示缓和对Si－Ti施加的应力，在热处理后也能够抑制Si－Ti面剥离。如以上说明所述，根据本实施方式，能够一边维持具有良好电气特性的Si－Ti接合，一边对在电极形成后的热工序时由多层电极膜中产生的应力造成的Si－Ti界面剥离进行抑制，而不会使在正极层1侧的表面形成的结构(即PN结、电极膜、以及保护膜)的功能受损。
图4是表示本发明的实施方式1所涉及的半导体装置10的制造方法的流程图。首先，准备N型硅衬底2，实施在该N型硅衬底2处分别形成正极层1以及负极层3的工序(步骤S100)。也可以在正极层1处设置其他电极膜以及保护膜。然后，实施在负极层3上形成由钛构成的第一电极膜4的工序(步骤S102)。然后，实施在第一电极膜4上形成由Al－Si构成的第二电极膜7的工序(步骤S104)。然后，实施在第二电极膜7上形成由Ni构成的第三电极膜5的工序(步骤S106)。然后，实施在第三电极膜5上形成由Au构成的第四电极膜6的工序(步骤S108)。随后，实施多层电极形成后的热处理(例如大于或等于200度)(步骤S110)。利用这些工序，得到使用图1所说明的半导体装置10。
虽然存在为了得到牢固的Si－Ti之间的结合而形成硅化钛等反应层的方法，但其形成需要700℃左右的高温工艺。如果在N型硅衬底2处形成了正极层1和设置在正极层1侧的未图示的电极膜以及保护膜之后实施这种高温工艺，则存在它们应具有的功能会受损的问题。因此，在本实施方式中，不实施这种高温工艺。
假设如果在不存在硅化钛的状态下在多层电极形成后实施热处理，则在形成于由Ti构成的第一电极膜4处的、由Ni构成的第三电极膜5中，由于由晶粒生长等引起的不可逆的变化而产生应力，在热处理之后也残存有该应力。根据本实施方式，设置有第二电极膜7，因而能够缓和对Si－Ti施加的应力，即使不形成上述的硅化钛等反应层，也能够抑制热处理后的Si－Ti面剥离。
实施方式2
图5是表示本发明的实施方式2所涉及的半导体装置20的图。半导体装置20还具备：第五电极膜9，其设置在第三电极膜5与第二电极膜7之间，由钛构成。除此以外的结构与实施方式1的半导体装置10相同。Al－Si与焊料难以形成合金层，如果焊料扩散至Al－Si，则会产生欧姆接触不良以及由密接强度降低造成的剥离。作为其对策，使用有下述多层电极，在该多层电极中作为与焊料之间的合金层形成膜而具有Ni电极膜、作为防止焊料向欧姆电极扩散的阻挡金属层而具有Ti电极膜。在实施方式1的半导体装置10中，在由Al－Si构成的第二电极膜7与由Ni构成的第三电极膜5之间，为了防止焊料向Al－Si扩散，设置有由Ti构成的第五电极膜9。由此，能够一边维持具有良好电气特性的Si－Ti接合，一边在Si－Ti接合与Ni之间形成Al－Si。在对因电极形成后的热工序而从多层电极膜产生的应力所造成的Si－Ti界面剥离进行抑制的基础上，还能够通过防止焊料向Al－Si扩散而抑制焊料接合性变差。
图6是表示本发明的实施方式2所涉及的半导体装置20的制造方法的流程图。在形成第三电极膜5的步骤S106的工序之前，还具备在第二电极膜7上形成由钛构成的第五电极膜9的工序(步骤S120)。除此以外，与图4的流程图所示的制造方法相同。
实施方式3
图7是表示本发明的实施方式3所涉及的半导体装置30的图。半导体装置30是NPN晶体管。半导体装置30具备P型硅衬底12，该P型硅衬底12在一个面具有由N型硅构成的发射极层11，在另一个面具有由N型硅构成的集电极层13。P型硅衬底12作为基极层，由此构成包含发射极层11以及集电极层13在内的NPN晶体管。图8是表示半导体装置30的制造方法的流程图。代替图4的步骤S100，在P型硅衬底12的一个面设置由N型硅构成的发射极层11，在另一个面设置由N型硅构成的集电极层13。由此，与实施方式1同样地，能够一边得到良好的电气特性，一边抑制在P型硅衬底12处形成的保护膜等的功能受损，抑制Si－Ti面的剥离。
实施方式4
图9是表示本发明的实施方式4所涉及的半导体装置40的图。半导体装置40在半导体装置30中追加有由Ti构成的第五电极膜9。除此以外的结构与半导体装置30相同。图10是表示半导体装置40的制造方法的流程图。在图8的流程图中追加有实施方式2所涉及的步骤S120。由此，在对因电极形成后的热工序而从多层电极膜产生的应力所造成的Si－Ti界面剥离进行抑制的基础上，还能够通过防止焊料向Al－Si扩散而抑制焊料接合性变差。

Claims (8)

1.一种半导体装置的制造方法，其具备：
准备硅衬底的工序，所述硅衬底在一个面具备N型硅层，在另一个面侧具备PN结、电极膜、以及保护膜中的至少一者；
通过在所述N型硅层上形成由钛构成的第一电极膜而形成Si－Ti接合的工序；
在所述第一电极膜上形成由Al－Si构成的第二电极膜的工序；
在所述第二电极膜上形成由Ni构成的第三电极膜的工序；以及
对形成所述第三电极膜之后的所述硅衬底进行加热的工序，
在所述N型硅层与所述第一电极膜之间不形成硅化钛。
2.根据权利要求1所述的半导体装置的制造方法，其中，
还具备在形成所述第三电极膜之前，在所述第二电极膜上形成钛电极膜的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述硅衬底是在一个面具有由P型硅构成的正极层，在另一个面具有由所述N型硅层构成的负极层的N型硅衬底。
4.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述硅衬底是P型硅衬底，其在一个面具有所述N型硅层，在另一个面具有其他N型硅层。
5.一种半导体装置，其具备：
硅衬底，其在一个面具备N型硅层，在另一个面侧具备PN结、电极膜、以及保护膜中的至少一者；
第一电极膜，其由钛构成，形成在所述N型硅层上，从而形成Si－Ti接合，在与所述N型硅层之间不具有硅化钛；
第二电极膜，其由Al－Si构成，在所述第一电极膜上形成；以及
第三电极膜，其在所述第二电极膜上形成，由Ni构成。
6.根据权利要求5所述的半导体装置，其中，
还具备钛电极膜，该钛电极膜设置在所述第三电极膜与所述第二电极膜之间。
7.根据权利要求5或6所述的半导体装置，其中，
所述硅衬底是在一个面具有由P型硅构成的正极层，在另一个面具有由所述N型硅层构成的负极层的N型硅衬底。
8.根据权利要求5或6所述的半导体装置，其中，
所述硅衬底是P型硅衬底，其在一个面具有所述N型硅层，在另一个面具有其他N型硅层。
CN201510160872.9A 2014-04-10 2015-04-07 半导体装置以及半导体装置的制造方法 Active CN104979179B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014081239A JP2015204301A (ja) 2014-04-10 2014-04-10 半導体装置および半導体装置の製造方法
JP2014-081239 2014-04-10

Publications (2)

Publication Number Publication Date
CN104979179A true CN104979179A (zh) 2015-10-14
CN104979179B CN104979179B (zh) 2018-03-16

Family

ID=54193404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510160872.9A Active CN104979179B (zh) 2014-04-10 2015-04-07 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9755037B2 (zh)
JP (1) JP2015204301A (zh)
CN (1) CN104979179B (zh)
DE (1) DE102015202123A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017289A (zh) * 2015-12-04 2017-08-04 夏普株式会社 半导体器件及其制造方法
CN108475647A (zh) * 2016-01-19 2018-08-31 三菱电机株式会社 电力用半导体装置以及制造电力用半导体装置的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146493A1 (en) * 2002-02-05 2003-08-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20080006856A1 (en) * 2006-06-22 2008-01-10 Fuji Electric Device Technology Co., Ltd Semiconductor device with back surface electrode including a stress relaxation film
CN102005474A (zh) * 2009-08-27 2011-04-06 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165673A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Semiconductor device
JPS6439775A (en) * 1987-08-06 1989-02-10 Fuji Electric Co Ltd Formation of electrode film of semiconductor device
JPH03183126A (ja) * 1989-12-13 1991-08-09 Kawasaki Steel Corp 半導体装置の製造方法
EP0523701B1 (en) 1991-07-17 1998-01-07 Denso Corporation Method of forming electrodes of semiconductor device
JP3127494B2 (ja) * 1991-07-17 2001-01-22 株式会社デンソー 半導体装置の電極形成方法
JPH0864799A (ja) * 1994-08-18 1996-03-08 Toshiba Corp 半導体チップおよびそれを用いた半導体装置の製造方法
DE19734434C1 (de) * 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JPH11274102A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 半導体装置の製造方法及びその製造装置
US8575474B2 (en) * 2006-03-20 2013-11-05 Heracus Precious Metals North America Conshohocken LLC Solar cell contacts containing aluminum and at least one of boron, titanium, nickel, tin, silver, gallium, zinc, indium and copper
JP4221012B2 (ja) 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
JP2010129585A (ja) 2008-11-25 2010-06-10 Toyota Motor Corp 半導体装置の製造方法
JPWO2010109572A1 (ja) * 2009-03-23 2012-09-20 トヨタ自動車株式会社 半導体装置
JP4970530B2 (ja) * 2009-12-28 2012-07-11 株式会社ノリタケカンパニーリミテド 太陽電池用ペースト組成物およびその製造方法ならびに太陽電池
JP5585379B2 (ja) * 2010-10-21 2014-09-10 富士電機株式会社 半導体装置の製造方法およびその製造装置
JP5669780B2 (ja) * 2012-03-21 2015-02-18 三菱電機株式会社 半導体装置の製造方法
JP5925103B2 (ja) 2012-10-15 2016-05-25 株式会社デンソーアイティーラボラトリ 経路探索装置、ナビゲーション装置、経路探索方法、経路探索プログラム、及びナビゲーションプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146493A1 (en) * 2002-02-05 2003-08-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20080006856A1 (en) * 2006-06-22 2008-01-10 Fuji Electric Device Technology Co., Ltd Semiconductor device with back surface electrode including a stress relaxation film
CN102005474A (zh) * 2009-08-27 2011-04-06 三菱电机株式会社 半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017289A (zh) * 2015-12-04 2017-08-04 夏普株式会社 半导体器件及其制造方法
CN108475647A (zh) * 2016-01-19 2018-08-31 三菱电机株式会社 电力用半导体装置以及制造电力用半导体装置的方法

Also Published As

Publication number Publication date
JP2015204301A (ja) 2015-11-16
US9755037B2 (en) 2017-09-05
CN104979179B (zh) 2018-03-16
DE102015202123A1 (de) 2015-10-15
US20150294871A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
JP2009076694A (ja) 窒化物半導体装置およびその製造方法
CN104064591A (zh) 半导体装置
US20060178016A1 (en) Silicon carbide-based device contact and contact fabrication method
JP2013080946A (ja) 低順方向電圧降下過渡電圧サプレッサーおよび製造方法
JP4827471B2 (ja) バイパス機能付き太陽電池およびその製造方法
JP2006024829A (ja) 半導体装置及びその製造方法
CN102339798B (zh) 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
WO2011099338A1 (ja) 半導体装置および半導体装置の製造方法
CN104979179A (zh) 半导体装置以及半导体装置的制造方法
US9496366B2 (en) Method for manufacturing silicon carbide (SiC) semiconductor device by introducing nitrogen concentration of 5X1019 cm-3 or more at a boundary surface between thermal oxide film and the SiC substrate and then removing the thermal oxide film
JP2022003714A (ja) ダイオード
JP2013084844A (ja) 炭化珪素半導体装置及びその製造方法
JP2016046383A (ja) 半導体装置
JP2012248736A (ja) 半導体装置
JP2010062518A (ja) ショットキーバリアダイオードとその製造方法
JP2005135972A (ja) 半導体装置の製造方法
JP6594296B2 (ja) 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード
JP2015204301A5 (zh)
CN105576014A (zh) 肖特基二极管及其制造方法
EP3055884B1 (en) Systems and methods for bidirectional device fabrication
JP2005079233A (ja) ショットキーダイオードとその製造方法
US20140232004A1 (en) Semiconductor device
CN109817697A (zh) 半导体装置及其制造方法
JP2005333147A (ja) 半導体装置およびその製造方法
TWI351775B (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant