CN104978921A - 薄膜晶体管移位暂存电路 - Google Patents
薄膜晶体管移位暂存电路 Download PDFInfo
- Publication number
- CN104978921A CN104978921A CN201510442206.4A CN201510442206A CN104978921A CN 104978921 A CN104978921 A CN 104978921A CN 201510442206 A CN201510442206 A CN 201510442206A CN 104978921 A CN104978921 A CN 104978921A
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- voltage level
- order
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 7
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
一种薄膜晶体管移位暂存电路，包含多个移位暂存器。第i个移位暂存器包含驱动模块、第一下拉模块、控制模块及第二下拉模块。驱动模块用以依据控制信号，将栅极信号的电压位准调整至时脉信号的电压位准。第一下拉模块用以依据控制信号与下拉指令，将控制信号与栅极信号的电压位准调整至参考电压。控制模块用以依据时脉信号、控制信号与第(i+2)个移位暂存器的时脉信号，调整第(i+4)个移位暂存器的控制信号的电压位准。第二下拉模块用以依据第(i+4)个移位暂存器的栅极信号，将栅极信号的电压位准与控制信号的电压位准调整至参考电压。
Description
技术领域
本发明涉及一种移位暂存电路，特别是一种用于单一晶体管类型工艺的移位暂存电路。
背景技术
阵列上栅极驱动电路(GOA，gate driver on array)技术是现今面板厂基于降低制造成本及窄边框效果的考虑，而逐渐发展出来的面板驱动技术。GOA技术是利用半导体工艺将移位暂存电路直接制作在面板的玻璃基板上，并利用多个串接的移位暂存器依序地输出多个栅极信号，以驱动面板的图元阵列。
又随着光学材料的进步，显示面板开始推广3D(3dimensions)的显示技术。为了更满足市场的需求，具有3D模式显示功能的显示器，应该要具备2D(2dimensions)/3D自由切换的功能，让显示器可以同时支援2D或3D的画面显示，才可以增加显示器的多元性。
发明内容
本发明所要解决的技术问题是提供一种薄膜晶体管移位暂存电路，通过改善移位暂存器的上拉电路，使得显示器在2D模式或3D模式上，都能具有良好的驱动能力和稳定性。
为了实现上述目的，本发明提供了一种适于双模显示器的薄膜晶体管移位暂存电路，包含多个移位暂存器，其中第i个移位暂存器电性连接至第(i+2)个移位暂存器与第(i+4)个移位暂存器，i为正整数。第i个移位暂存器包含驱动模块、第一下拉模块、控制模块及第二下拉模块。驱动模块用以依据控制信号，将栅极信号的电压位准调整至时脉信号的电压位准。第一下拉模块电性连接至驱动模块，用以依据控制信号与下拉指令，将控制信号的电压位准与栅极信号的电压位准调整至参考电压。控制模块电性连接至驱动模块，用以依据时脉信号、控制信号与第(i+2)个移位暂存器的时脉信号，调整第(i+4)个移位暂存器的控制信号的电压位准。第二下拉模块用以依据第(i+4)个移位暂存器的栅极信号，将栅极信号的电压位准与控制信号的电压位准调整至参考电压。
上述的移位暂存电路，其中，该控制模块包含：
一第一开关，用以依据该时脉信号的电压位准输出该时脉信号；
一第二开关，用以依据该第(i+2)个移位暂存器的时脉信号的电压位准输出该第(i+2)个移位暂存器的时脉信号；
一第三开关，电性耦接至该第一开关与该第二开关，用以依据该控制信号的电压位准，输出该第一开关输出的信号或该第二开关输出的信号；以及
一单向元件，耦接至该第三开关，以该第三开关输出的信号的电压位准定义该第(i+4)个移位暂存器的控制信号。
上述的移位暂存电路，其中，该单向元件为二极管连接的晶体管开关。
上述的移位暂存电路，其中，该第一开关与该第二开关均为二极管连接的晶体管开关。
上述的移位暂存电路，其中，该第一开关的第一端用以接收该时脉信号，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该栅极信号。
上述的移位暂存电路，其中，该第一开关的第一端电性连接至一高电压，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该时脉信号或该栅极信号。
上述的移位暂存电路，其中，该控制模块还包含一第四开关，该第四开关的第一端用以接收该时脉信号，该第四开关的第二端用以输出一启动信号，该第四开关的控制端用以接收该控制信号，并且该第一开关的第一端用以接收该时脉信号，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该启动信号。
上述的移位暂存电路，其中，该第二开关的第一端用以接收该第(i+2)个移位暂存器的时脉信号，该第二开关的第二端电性连接至该第三开关，该第二开关的控制端用以接收该第(i+2)个移位暂存器的启动信号。
本发明的技术效果在于：
本发明的移位暂存电路，通过控制模块可以依据本身的时脉信号及后两级移位暂存器的时脉信号，而令后四级移位暂存器的控制信号能预先充电，并维持在特定的电压位准。藉此，当后四级移位暂存器的控制信号提升时，可以从特定电压位准开始提升，因而提升移位暂存器的驱动能力。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为依据本发明一实施例所绘示的移位暂存电路的示意图；
图2为依据本发明一实施例所绘示的移位暂存器的电路示意图；
图3为依据图1的移位暂存器在2D模式下多个电压的时序图；
图4为依据图1的移位暂存器在3D模式下多个电压的时序图；
图5为依据本发明另一实施例所绘示的移位暂存器的电路示意图；
图6为依据本发明再一实施例所绘示的移位暂存器的电路示意图；
图7为依据本发明又一实施例所绘示的移位暂存器的电路示意图。
其中，附图标记
11、11a、11b、11c 驱动模块
13、13a、13b、13c 第一下拉模块
131、131a、131b、131c 第一下拉单元
132、132a、132b、132c 第二下拉单元
15、15a、15b、15c 控制模块
17、17a、17b、17c 第二下拉模块
M、N 节点
C1 电容
G(9)、G’(9) 栅极信号
G(i)、G(i+2)、G(i+4) 栅极信号
G_b(i)、G_b(i+2)、G_b(i+4) 栅极信号
G_c(i)、G_c(i+2)、G_c(i+4) 栅极信号
HC(5)～HC(13)、HC’(5)～HC’(12) 时脉信号
HC(i)、HC(i+2) 时脉信号
HC_a(i)、HC_a(i+2) 时脉信号
HC_b(i)、HC_b(i+2) 时脉信号
HC_c(i)、HC_c(i+2) 时脉信号
P(i)、P_a(i)、P_b(i)、P_c(i) 第一下拉控制信号
K(i)、K_a(i)、K_b(i)、K_c(i) 第二下拉控制信号
LC1、LC1_a、LC1_b、LC1_c 下拉指令
LC2、LC2_a、LC2_b、LC2_c 下拉指令
SR(1)～SR(n) 移位暂存器
SR_a(i)～SR_a(n) 移位暂存器
SR_b(i)～SR_b(n) 移位暂存器
SR_c(i)～SR_c(n) 移位暂存器
T1、T1’ 第一时间点
T2、T2’ 第二时间点
T3、T3’ 第三时间点
T4、T4’ 第四时间点
T5 第五时间点
T11、T11a、T11b、T11c 单向元件
T12、T12a、T12b、T12c 第三开关
T13、T13a、T13b、T13c 第一开关
T14、T14a、T14b、T14c 第二开关
T15c 第四开关
T31～T33 晶体管
T31a～T33a、T31b～T33b、T31c～T33c 晶体管
T41～T43 晶体管
T41a～T43a、T41b～T43b、T41c～T43c 晶体管
T51～T54 晶体管
T51a～T54a、T51b～T54b、T51c～T51c 晶体管
T61～T64 晶体管
T61a～T64a、T61b～T64b、T61c～T61c 晶体管
T21、T21a、T21b、T21c 驱动开关
ST_c(i)、ST_c(i+2) 起始信号
Q(9)、Q’(9)、Q(i)、Q(i+4) 控制信号
Q_a(i)、Q_a(i+4) 控制信号
Q_b(i)、Q_b(i+4) 控制信号
Q_c(i)、Q_c(i+4) 控制信号
V1～V3、V1’～V3’ 电压位准
VSS、VSS_a、VSS_b、VSS_c 参考电压
Vth 临界电压
VGH 高电压
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求书及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例为进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请一并参照图1及图2，图1为依据本发明一实施例所绘示的移位暂存电路的示意图，图2为依据本发明一实施例所绘示的移位暂存器的电路示意图。如图所示，一种薄膜晶体管移位暂存电路10包含多个移位暂存器SR(1)～SR(n)，其中移位暂存器SR(i)与移位暂存器SR(i+2)以及移位暂存器SR(i+4)电性连接，i为正整数。如图2所示，移位暂存器SR(i)包含驱动模块11、第一下拉模块13、控制模块15及第二下拉模块17。驱动模块11用以依据控制信号Q(i)，将栅极信号G(i)的电压位准调整至时脉信号HC(i)的电压位准。更详细地说，驱动模块11具有驱动开关T21，驱动开关T21的第一端用以接收时脉信号HC(i)，驱动开关T21的第二端用以输出栅极信号G(i)。驱动开关T21的第一端与第二端之间的电流路径为选择性地依据驱动开关T21的控制端所接收的控制信号Q(i)的电压位准而被建立。具体来说，当驱动开关T21的电流路径被导通的时候，驱动开关T21依据时脉信号HC(i)的电压位准调整栅极信号G(i)的电压位准。而当驱动开关T21的电流路径不导通时，驱动开关T21不会影响栅极信号G(i)的电压位准。
第一下拉模块13电性连接至驱动模块11，用以依据控制信号Q(i)与下拉指令LC1、LC2，将控制信号Q(i)的电压位准与栅极信号G(i)的电压位准调整至参考电压VSS。第一下拉模块13具有第一下拉单元131及第二下拉单元132。第一下拉单元131具有晶体管T32、T42、T51、T52、T53、T54。第二下拉单元132具有晶体管T33、T43、T61、T62、T63、T64。
于第一下拉单元131中，晶体管T51的控制端与第一端电性连接，而形成二极管形式(diode-connected)。晶体管T53的第一端电性连接晶体管T51的第一端，晶体管T53的控制端电性连接该晶体管T51的第二端，用以接收下拉指令LC1。晶体管T52、T54的控制端为用以接收控制信号Q(i)。晶体管T52、T54的第二端为用以接收参考电压VSS。晶体管T52的第一端电性连接晶体管T51的第二端，晶体管T54的第一端电性连接晶体管T53的第二端，以依据下拉指令LC1及控制信号Q(i)而输出第一下拉控制信号P(i)。
更详细地来说，于第一下拉单元131中，当下拉指令LC1的电压位准提升时，晶体管T51导通，节点M的电压位准开始提升。当节点M的电压位准提升而使晶体管T53逐渐导通时，节点N的电压位准开始提升，而使得晶体管T42逐渐导通，而逐渐下拉控制信号Q(i)的电压位准。当控制信号Q(i)的电压位准调整至参考电压VSS，且下拉指令LC1位元于高电压位准时，晶体管第一下拉模块13为稳压状态。
晶体管T42、T32的控制端接收第一下拉控制信号P(i)。晶体管T42、T32的第二端用以接收参考电压VSS。晶体管T42、T32的分别电性连接于驱动开关T21的控制端及第二端。晶体管T42、T32用以依据第一下拉控制信号P(i)的电压位准，调整控制信号Q(i)的电压位准与栅极信号G(i)的电压位准调整至参考电压VSS。
于第二下拉单元132中，晶体管T61的控制端电性连接于第一端，而形成二极管形式。晶体管T63的第一端电性连接晶体管T61的第一端，晶体管T63的控制端电性连接该晶体管T61的第二端，用以接收下拉指令LC2。晶体管T62、T64的控制端为用以接收控制信号Q(i)。晶体管T62、T64的第二端为用以接收参考电压VSS。晶体管T62的第一端电性连接晶体管T61的第二端，晶体管T64的第一端电性连接晶体管T63的第二端，以依据下拉指令LC2及控制信号Q(i)而输出第二下拉控制信号K(i)。
晶体管T43、T33的控制端接收第二下拉控制信号K(i)。晶体管T43、T33的第二端用以接收参考电压VSS。晶体管T43、T33的分别电性连接于驱动开关T21的控制端及第二端。晶体管T43、T33用以依据第二下拉控制信号K(i)的电压位准，调整控制信号Q(i)的电压位准与栅极信号G(i)的电压位准调整至参考电压VSS。第二下拉单元132的运作方式可参考前述第一下拉单元131的运作方式。
于本实施例中，以第一下拉单元131及第二下拉单元132为例。于其他实施例中，亦可以取消第一下拉单元131或第二下拉单元132，而只以一个下拉单元实施。更详细来说，于一个实施例中，若第一下拉模块13中只有第二下拉单元132，则第一下拉模块13具有晶体管T33、T43、T61、T62、T63、T64。第二下拉单元132中的下拉指令LC2可以时脉信号HC(i)或高电压VGH取代，第二下拉单元132则依据控制信号Q(i)与时脉信号HC(i)或高电压VGH，将控制信号Q(i)的电压位准与栅极信号G(i)的电压位准调整至参考电压VSS。
控制模块15电性连接至驱动模块11，用以依据时脉信号HC(i)、移位暂存器SR(i+2)的时脉信号HC(i+2)及控制信号Q(i)，调整控制信号Q(i+4)的电压位准。具体来说，控制模块15具有第一开关T13、第二开关T14、第三开关T12及单向元件T11。
第一开关T13具有第一端、第二端及控制端。第一开关T13的第一端用以接收时脉信号HC(i)，第一开关T13的控制端电性连接第一端，被连接成二极管形式(diode-connected)。第一开关T13依据时脉信号HC(i)的电压位准，从第二端输出时脉信号HC(i)。
第二开关T14具有第一端、第二端及控制端。第二开关T14的第一端用以接收时脉信号HC(i+2)，第二开关T14的控制端电性连接第一端，被连接成二极管形式。第二开关T14依据时脉信号HC(i+2)的电压位准，从第二端输出时脉信号HC(i+2)。
第三开关T12具有第一端、第二端及控制端。第三开关T12的第一端电性连接至第一开关T13及第二开关T14的第二端，第三开关T12的控制端用以接收控制信号Q(i)，第三开关T12依据控制信号Q(i)的电压位准，从第二端输出时脉信号HC(i)或时脉信号HC(i+2)。换言之，第三开关T12依据控制信号Q(i)的电压位准，从第二端输出第一开关T13或第二开关T14输出的信号。
于本实施例中，单向元件T11可以是二极管连接的晶体管开关T11。晶体管开关T11的第一端电性连接于第三开关T12的第二端。晶体管开关T11的控制端电性连接第一端。晶体管开关T11的第二端用以输出控制信号Q(i+4)，换言之，晶体管开关T11输出第三开关T12输出的信号，并以第三开关T12输出的信号的电压位准定义为移位暂存器SR(i+4)的控制信号Q(i+4)。于其他实施例中，单向元件T11亦可以是二极管或其他合适的电子元件。
第二下拉模块17用以依据移位暂存器SR(i+4)的栅极信号G(i+4)，将栅极信号G(i)的电压位准及控制信号Q(i)的电压位准调整至参考电压VSS。晶体管T31及晶体管T41。
具体来说，第二下拉模块17具有晶体管T31及晶体管T41。晶体管T31及晶体管T41分别具有第一端、第二端及控制端。晶体管T41的第一端电性连接于驱动开关T21的控制端。晶体管开关T41的第二端接收参考电压VSS。晶体管开关T41的控制端接收移位暂存器SR(i+4)的栅极信号G(i+4)，用以依据栅极信号G(i+4)的电压位准，调整控制信号Q(i)的电压位准调整为参考电压VSS。
晶体管开关T31的第一端电性连接于驱动开关T21的第二端。晶体管开关T31的第二端用以接收参考电压VSS。晶体管开关T31的控制端接收移位暂存器SR(i+4)的栅极信号G(i+4)，用以依据栅极信号G(i+4)的电压位准，调整控制信号Q(i)的电压位准调整为参考电压VSS。
为了更清楚说明本实施例移位暂存电路的运作方式，请一并参照图1至图3，图3为依据图1的移位暂存器在2D模式下多个电压的时序图。如图所示，于本实施例中将以移位暂存器SR(5)及移位暂存器SR(9)为例说明。于第一时间点T1时，时脉信号HC(5)提升，移位暂存器SR(5)的第一开关T13输出时脉信号HC(5)，并经过第三开关T12及单向元件T11，调整移位暂存器SR(9)的控制信号Q(9)的电压位准至电压位准V1。电压位准V1大约等于时脉信号HC(5)的电压位准减去移位暂存器SR(5)的第一开关T13的临界电压(thresholdvoltage)Vth、第三开关T12的临界电压Vth及单向元件T11的临界电压Vth。
于第二个时间点T2时，时脉信号HC(5)下降，时脉信号HC(7)提升，移位暂存器SR(5)的第二开关T14输出时脉信号HC(7)，并经过移位暂存器SR(5)的第三开关T12及单向元件T11，调整移位暂存器SR(9)的控制信号Q(9)的电压位准。此时控制信号Q(9)的电压位准大约等于时脉信号HC(7)的电压位准减去移位暂存器SR(5)的第一开关T13的临界电压(threshold voltage)Vth、第三开关T12的临界电压Vth及单向元件T11的临界电压Vth，也就是大约等于电压位准V1。
于第三时间点T3时，时脉信号HC(7)下降，时脉信号HC(9)提升，移位暂存器SR(9)的驱动模块11将栅极信号G(9)调整至时脉信号HC(9)的电压位准，而控制信号Q(9)受到移位暂存器SR(9)的驱动模块11的控制端及第二端之间的电容C1的耦合，而提升电压位准至电压位准V2。由于驱动模块11的控制端二次提升电压位准，使得栅极信号G(9)可以更快的提升电压位准到电压位准V3。电压位准V3大约等于时脉信号HC(9)的电压位准。
接着，于第四时间点T4时，时脉信号HC(9)下降，时脉信号HC(11)提升，驱动模块11的第二端输出时脉信号HC(9)，调整栅极信号G(9)的电压位准下降，使得控制信号Q(9)的电压位准也随着电容C1的放电而逐渐下降。于第五时间点T5时，时脉信号HC(11)下降，时脉信号HC(13)提升，晶体管T31及晶体管T41导通，而将控制信号Q(9)与栅极信号G(9)的电压位准调整至参考电压VSS。
于本实施例中，移位暂存器SR(i)中的晶体管类型以N型晶体管为例，且移位暂存器SR(i)中的晶体管类型均相同。于其他实施例中，移位暂存器SR(i)中的晶体管类型亦可为P型晶体管，且移位暂存器SR(i)中的晶体管类型均相同。
请一并参照图1、图2及图4，图4为依据图1的移位暂存器在3D模式下多个电压的时序图。如图所示，与图3所示的时序不同的是，图4所示的时脉信号是显示器在3D模式下的时序。时脉信号HC’(2)同步于时脉信号HC’(1)，时脉信号HC’(4)同步于时脉信号HC’(3)，之后以此类推。
于本实施例中同样将以移位暂存器SR(5)及移位暂存器SR(9)为例说明。于第一时间点T1’时，时脉信号HC’(5)提升，移位暂存器SR(5)的第一开关T13输出时脉信号HC’(5)，调整移位暂存器SR(9)的控制信号Q’(9)的电压位准至电压位准V1。于第二个时间点T2’时，时脉信号HC’(5)下降，时脉信号HC’(9)提升，移位暂存器SR(9)的驱动模块11将栅极信号G’(9)调整至时脉信号HC’(9)的电压位准，而控制信号Q’(9)受到移位暂存器SR(9)的驱动模块11的控制端及第二端之间的电容C1的耦合，而提升电压位准至电压位准V2。
接着，于第三时间点T3’时，时脉信号HC’(9)下降，时脉信号HC’(13)提升，驱动模块11的第二端输出时脉信号HC’(9)，调整栅极信号G’(9)的电压位准下降。于第四时间点T4’时，由于移位暂存器SR(13)同理移位暂存器SR(9)产生控制信号Q’(13)及栅极信号G’(13)，因此晶体管T31及晶体管T41随着逐渐提升的栅极信号G’(13)，而将控制信号Q’(9)与栅极信号G’(9)的电压位准调整至参考电压VSS。
请参照图5，图5为依据本发明另一实施例所绘示的移位暂存器的电路示意图。如图5所示，移位暂存器SR_a(i)包含驱动模块11a、第一下拉模块13a、控制模块15a、第二下拉模块17a，其中驱动模块11a、第一下拉模块13a、控制模块15a、第二下拉模块17a与图2实施例中的驱动模块11、第一下拉模块13、控制模块15、第二下拉模块17大致上相同。与图2实施例不同的是，控制模块15a中，第一开关T13a的第一端用以接收时脉信号HC_a(i)，第一开关T13a的第二端电性连接至第三开关T12a的第一端，第一开关T13a的控制端用以接收栅极信号G_a(i)，以依据栅极信号G_a(i)的电压位准，输出时脉信号HC_a(i)至第三开关T12a。并且，第二开关T14a的第一端用以接收时脉信号HC_a(i+2)，第二开关T14a的第二端电性连接至第三开关T12a的第一端，第二开关T14a的控制端用以接收移位暂存器SR_a(i+2)的栅极信号G_a(i+2)，以依据栅极信号G_a(i+2)的电压位准，输出时脉信号HC_a(i+2)至第三开关T12a。
请参照图6，图6为依据本发明再一实施例所绘示的移位暂存器的电路示意图。如图6所示，移位暂存器SR_b(i)包含驱动模块11b、第一下拉模块13b、控制模块15b、第二下拉模块17b，其中驱动模块11b、第一下拉模块13b、控制模块15b、第二下拉模块17b与图2实施例中的驱动模块11、第一下拉模块13、控制模块15、第二下拉模块17大致上相同。与图2实施例不同的是，控制模块15b中，第一开关T13b的第一端及第二开关T14b的第一端为电性连接至高电压VGH。第一开关T13b的第二端电性连接至第三开关T12b的第一端，第一开关T13b的控制端用以接收栅极信号G_b(i)，以依据栅极信号G_b(i)的电压位准，输出高电压VGH至第三开关T12b。第二开关T14b的第二端电性连接至第三开关T12b的第一端，第二开关T14b的控制端用以接收移位暂存器SR_b(i+2)的栅极信号G_b(i+2)，以依据栅极信号G_b(i+2)的电压位准，输出高电压VGH至第三开关T12b。
于本实施例中，第一开关T13b的控制端及第二开关T14b的控制端亦可分别接收时脉信号HC_b(i)和时脉信号HC_b(i+2)，以分别依据时脉信号HC_b(i)和时脉信号HC_b(i+2)的电压位准输出高电压VGH至第三开关T12b。
请参照图7，图7为依据本发明又一实施例所绘示的移位暂存器的电路示意图，如图7所示，如图6所示，移位暂存器SR_c(i)包含驱动模块11c、第一下拉模块13c、控制模块15c、第二下拉模块17c，其中驱动模块11c、第一下拉模块13c、控制模块15c、第二下拉模块17c与图2实施例中的驱动模块11、第一下拉模块13、控制模块15、第二下拉模块17大致上相同。与图2实施例不同的是，控制模块15c还具有第四开关T15c，第四开关T15c的第一端用以接收时脉信号HC_c(i)，第四开关T15c的第二端用以输出启动信号ST_c(i)。第四开关T15c的控制端用以接收控制信号Q_c(i)。
第一开关T13c的第一端用以接收时脉信号HC_c(i)，第一开关T13c的第二端电性连接至第三开关T12c的第一端，第一开关T13c的控制端用以接收第四开关T15c输出的启动信号ST_c(i)。第二开关T14c的第一端用以接收时脉信号HC_c(i+2)，第二开关T14c的第二端电性连接至第三开关T12c的第一端，第二开关T14c的控制端用以接收移位暂存器SR_c(i+2)的第四开关T15c输出的启动信号ST_c(i+2)。起始信号ST_c(i)可以是移位暂存器SR_c(i)的栅极信号G_c(i)或移位暂存器SR_c(i)的时脉信号HC_c(i)，亦可以是关连于移位暂存器SR_c(i)的栅极信号G_c(i)或移位暂存器SR_c(i)的时脉信号HC_c(i)的其他信号。起始信号ST_c(i+2)同理起始信号ST_c(i)。
综合以上所述，本发明提供一种移位暂存电路，通过控制模块可以依据本身的时脉信号、栅极信号或起始信号，以及后两级移位暂存器的时脉信号、栅极信号或起始信号，而令后四级移位暂存器的控制信号能预先提升电压位准，并维持在特定的电压位准，而不会受到外部信号的干扰，发生漏电流的情形。之后，当后四级移位暂存器的控制信号提升时，控制信号的电压位准可以从特定电压位准开始提升，从而提升移位暂存器的驱动能力。藉此，移位暂存器可以适用于2D模式及3D模式的时序上，而令显示器自由地切换于2D模式及3D模式之间时，都能具有良好的驱动能力和稳定性。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (8)
1.一种薄膜晶体管移位暂存电路，其特征在于，包含多个移位暂存器，其中第i个移位暂存器电性连接至第(i+2)个移位暂存器与第(i+4)个移位暂存器，i为正整数，该第i个移位暂存器包含：
一驱动模块，用以依据一控制信号，将一栅极信号的电压位准调整至一时脉信号的电压位准；
一第一下拉模块，电性连接至该驱动模块，用以依据该控制信号与至少一下拉指令，将该控制信号的电压位准与该栅极信号的电压位准调整至一参考电压；
一控制模块，电性连接至该驱动模块，用以依据该时脉信号、该控制信号与该第(i+2)个移位暂存器的时脉信号，调整该第(i+4)个移位暂存器的控制信号的电压位准；以及
一第二下拉模块，用以依据该第(i+4)个移位暂存器的栅极信号，将该栅极信号的电压位准与该控制信号的电压位准调整至该参考电压。
2.如权利要求1所述的移位暂存电路，其特征在于，该控制模块包含：
一第一开关，用以依据该时脉信号的电压位准输出该时脉信号；
一第二开关，用以依据该第(i+2)个移位暂存器的时脉信号的电压位准输出该第(i+2)个移位暂存器的时脉信号；
一第三开关，电性耦接至该第一开关与该第二开关，用以依据该控制信号的电压位准，输出该第一开关输出的信号或该第二开关输出的信号；以及
一单向元件，耦接至该第三开关，以该第三开关输出的信号的电压位准定义该第(i+4)个移位暂存器的控制信号。
3.如权利要求2所述的移位暂存电路，其特征在于，该单向元件为二极管连接的晶体管开关。
4.如权利要求2所述的移位暂存电路，其特征在于，该第一开关与该第二开关均为二极管连接的晶体管开关。
5.如权利要求2所述的移位暂存电路，其特征在于，该第一开关的第一端用以接收该时脉信号，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该栅极信号。
6.如权利要求2所述的移位暂存电路，其特征在于，该第一开关的第一端电性连接至一高电压，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该时脉信号或该栅极信号。
7.如权利要求2所述的移位暂存电路，其特征在于，该控制模块还包含一第四开关，该第四开关的第一端用以接收该时脉信号，该第四开关的第二端用以输出一启动信号，该第四开关的控制端用以接收该控制信号，并且该第一开关的第一端用以接收该时脉信号，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该启动信号。
8.如权利要求7所述的移位暂存电路，其特征在于，该第二开关的第一端用以接收该第(i+2)个移位暂存器的时脉信号，该第二开关的第二端电性连接至该第三开关，该第二开关的控制端用以接收该第(i+2)个移位暂存器的启动信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104118280 | 2015-06-05 | ||
| TW104118280A TWI563514B (en) | 2015-06-05 | 2015-06-05 | Shift register circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104978921A true CN104978921A (zh) | 2015-10-14 |
| CN104978921B CN104978921B (zh) | 2017-11-07 |
Family
ID=54275387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510442206.4A Active CN104978921B (zh) | 2015-06-05 | 2015-07-24 | 薄膜晶体管移位暂存电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104978921B (zh) |
| TW (1) | TWI563514B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107680552A (zh) * | 2017-09-30 | 2018-02-09 | 友达光电股份有限公司 | 移位暂存器电路及其操作方法 |
| CN107909957A (zh) * | 2017-08-29 | 2018-04-13 | 友达光电股份有限公司 | 栅极驱动电路 |
| CN110459163A (zh) * | 2019-02-12 | 2019-11-15 | 友达光电股份有限公司 | 移位暂存装置与显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120219105A1 (en) * | 2009-12-11 | 2012-08-30 | Chih-Ying Lin | Shift register circuit |
| CN103400601A (zh) * | 2013-05-28 | 2013-11-20 | 友达光电股份有限公司 | 移位寄存器电路 |
| CN103400562A (zh) * | 2013-07-05 | 2013-11-20 | 友达光电股份有限公司 | 栅极驱动电路 |
| CN103500550A (zh) * | 2013-05-10 | 2014-01-08 | 友达光电股份有限公司 | 电压拉升电路、移位寄存器和栅极驱动模块 |
| CN103559912A (zh) * | 2013-08-16 | 2014-02-05 | 友达光电股份有限公司 | 移位寄存器电路 |
| TW201419290A (zh) * | 2012-11-02 | 2014-05-16 | Au Optronics Corp | 移位暫存器 |
| CN104123903A (zh) * | 2014-05-07 | 2014-10-29 | 友达光电股份有限公司 | 移位暂存装置及其电压调整装置 |
| CN104376874A (zh) * | 2014-09-10 | 2015-02-25 | 友达光电股份有限公司 | 移位寄存器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517542A (en) * | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
| US7508479B2 (en) * | 2001-11-15 | 2009-03-24 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR100797522B1 (ko) * | 2002-09-05 | 2008-01-24 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
| KR100917009B1 (ko) * | 2003-02-10 | 2009-09-10 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
| JP4899327B2 (ja) * | 2005-03-15 | 2012-03-21 | カシオ計算機株式会社 | シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置 |
| TWI366814B (en) * | 2006-07-12 | 2012-06-21 | Wintek Corp | Shift register |
| TWI393095B (zh) * | 2008-10-14 | 2013-04-11 | Ind Tech Res Inst | 掃描線驅動器、平移暫存器和其補償電路 |
| KR101407307B1 (ko) * | 2008-12-20 | 2014-06-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
-
2015
- 2015-06-05 TW TW104118280A patent/TWI563514B/zh active
- 2015-07-24 CN CN201510442206.4A patent/CN104978921B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120219105A1 (en) * | 2009-12-11 | 2012-08-30 | Chih-Ying Lin | Shift register circuit |
| US20120328070A1 (en) * | 2009-12-11 | 2012-12-27 | Au Optronics Corp. | Shift register circuit |
| US20130114783A1 (en) * | 2009-12-11 | 2013-05-09 | Au Optronics Corp. | Shift register circuit |
| TW201419290A (zh) * | 2012-11-02 | 2014-05-16 | Au Optronics Corp | 移位暫存器 |
| CN103500550A (zh) * | 2013-05-10 | 2014-01-08 | 友达光电股份有限公司 | 电压拉升电路、移位寄存器和栅极驱动模块 |
| CN103400601A (zh) * | 2013-05-28 | 2013-11-20 | 友达光电股份有限公司 | 移位寄存器电路 |
| CN103400562A (zh) * | 2013-07-05 | 2013-11-20 | 友达光电股份有限公司 | 栅极驱动电路 |
| CN103559912A (zh) * | 2013-08-16 | 2014-02-05 | 友达光电股份有限公司 | 移位寄存器电路 |
| CN104123903A (zh) * | 2014-05-07 | 2014-10-29 | 友达光电股份有限公司 | 移位暂存装置及其电压调整装置 |
| CN104376874A (zh) * | 2014-09-10 | 2015-02-25 | 友达光电股份有限公司 | 移位寄存器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107909957A (zh) * | 2017-08-29 | 2018-04-13 | 友达光电股份有限公司 | 栅极驱动电路 |
| CN107909957B (zh) * | 2017-08-29 | 2021-03-23 | 友达光电股份有限公司 | 栅极驱动电路 |
| CN107680552A (zh) * | 2017-09-30 | 2018-02-09 | 友达光电股份有限公司 | 移位暂存器电路及其操作方法 |
| CN110459163A (zh) * | 2019-02-12 | 2019-11-15 | 友达光电股份有限公司 | 移位暂存装置与显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI563514B (en) | 2016-12-21 |
| TW201643887A (zh) | 2016-12-16 |
| CN104978921B (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101937963B1 (ko) | 주사 구동 회로 | |
| CN103500550B (zh) | 电压拉升电路、移位寄存器和栅极驱动模块 | |
| US9530520B2 (en) | Shift register unit, GOA circuit, array substrate and display device | |
| EP2838079B1 (en) | Shift register unit and driving method for the same, shift register, and display device | |
| US9472155B2 (en) | Gate driver circuit basing on IGZO process | |
| US9489907B2 (en) | Gate driver circuit basing on IGZO process | |
| US9201445B2 (en) | Gate driving circuit for thin film transistor liquid crystal display and thin film transistor liquid crystal display | |
| CN102629463B (zh) | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 | |
| US9530521B2 (en) | Shift register unit, gate driving circuit, and display device | |
| KR102015396B1 (ko) | 쉬프트 레지스터와 이의 구동방법 | |
| CN106782395B (zh) | Goa电路的驱动方法和驱动装置 | |
| US8509378B2 (en) | Shift register | |
| US9704437B2 (en) | Gate driving circuit, array substrate, and display device | |
| KR20170102283A (ko) | 액정 디스플레이 장치에 적용되는 게이트 구동 회로 | |
| KR102039726B1 (ko) | 쉬프트 레지스터와 이를 이용한 표시장치 | |
| KR102023641B1 (ko) | 쉬프트 레지스터와 이의 구동방법 | |
| US10964243B2 (en) | Shift register circuit and its driving method, gate driving circuit and its driving method, and display device | |
| WO2015062262A1 (zh) | 显示驱动电路及其驱动方法、显示装置 | |
| TWI509592B (zh) | 閘極驅動電路 | |
| CN108831398A (zh) | Goa电路及显示装置 | |
| TW201514959A (zh) | 閘極驅動電路 | |
| CN104978921A (zh) | 薄膜晶体管移位暂存电路 | |
| TW201628011A (zh) | 移位暫存器電路 | |
| TWI690931B (zh) | 閘極驅動電路以及移位暫存器的控制方法 | |
| CN107507555A (zh) | 栅极驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |