CN104966736A - 一种射频ldmos器件及其制造方法 - Google Patents
一种射频ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN104966736A CN104966736A CN201510290535.1A CN201510290535A CN104966736A CN 104966736 A CN104966736 A CN 104966736A CN 201510290535 A CN201510290535 A CN 201510290535A CN 104966736 A CN104966736 A CN 104966736A
- Authority
- CN
- China
- Prior art keywords
- type
- light doping
- doping section
- heavily doped
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。本发明的主要方法为在器件漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。本发明尤其适用于LDMOS器件及其制造。
Description
技术领域
本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。
背景技术
射频LDMOS(Laterally Double-Diffused Metal Oxide Semiconductors，横向双扩散晶体管)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，它在保持普通MOSFET优点的基础上，通过横向双扩散技术形成沟道区，并在漏极和沟道之间引入漂移区，射频(RF)LDMOS器件由于其具有高增益、高跨导、频率响应好、高线性、控制简单、开关速度快、热稳定性好、易与CMOS电路集成等优点，被广泛应用于移动基站和功率集成电路中。
衡量RF LDMOS器件高频性能的两个主要参数是截止频率和最大振荡频率，RF LDMOS器件的电容是影响器件频率特性以及器件在功率放大器中表现的重要参数，栅漏电容、栅源电容和漏源电容都会对RF LDMOS器件频率特性以及器件在功率放大器应用时的性能表现产生非常显著的影响，其中栅漏电容的影响最为突出；因此获得更小的栅漏电容是RF LDMOS设计者们不断追求的目标。
传统的RF LDMOS器件如图1所示，通过P+sinker 103将源极同衬底101连接起来，实现了背面源结构，可以减小源极引线电感、电阻等寄生参数，场板111的屏蔽作用可以有效地减小栅漏电容，从而提高器件的频率特性。但是传统的结构主要是改善器件寄生电容对器件频率特性的影响并且其效果也已经趋于饱和，而对器件频率特性影响较大的本征栅漏电容并不能减小。
发明内容
本发明的目的，就是针对上述问题，提出一种射频LDMOS器件及其制造方法。
本发明的技术方案：一种射频LDMOS器件，如图2所示，包括P型衬底101和位于P型衬底101上表面的P型外延层102；所述P型外延层两侧具有P+sinker103和N型轻掺杂区107，所述P+sinker103和N型轻掺杂区107之间具有P型阱区106；所述P型阱区106上层具有第一N型重掺杂区108，所述第一N型重掺杂区108与P+sinker103的侧面连接；所述N型轻掺杂区107上层远离P型阱区106的一侧具有第二N型重掺杂区109；所述P型阱区106上表面具有栅氧化层104，所述栅氧化层104上表面具有多晶硅栅105，栅氧化层104和多晶硅栅105构成栅极结构；所述栅极结构上表面及与N型轻掺杂区107相连的侧面具有第一氧化层110，所述第一氧化层110沿N型轻掺杂区107的上表面向靠近第二N型重掺杂区109的方向延伸；所述第一氧化层110上表面具有金属层111；其特征在于，所述N型轻掺杂区107中具有第二氧化层201。
本发明还包括一种射频LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：在P型衬底101上表面生长P型外延层102；
第二步：采用离子注入技术，在P型外延层102一侧形成P+sinker103；
第三步：在P型外延层102上表面生长栅氧；
第四步：在栅氧上表面淀积多晶硅；
第五步：采用光刻技术，刻蚀出由栅氧化层104和多晶硅栅105构成的栅极结构；
第六步：采用离子注入技术，在P型外延层102中注入P型离子，经过高温推结后形成P型阱区106，所述P型阱区106位于P+sinker103侧面；
第七步：采用离子注入技术，在P型外延层102中注入轻掺杂N型离子，形成N型轻掺杂区107，所述N型轻掺杂区107位于P型外延层102另一侧；
第八步：采用离子注入技术，在P型阱区106上层靠近P+sinker103侧面处注入重掺杂N型离子，形成第一N型重掺杂区108；在N型轻掺杂区107上层远离P型阱区106的一侧注入重掺杂N型离子，形成第二N型重掺杂区109；
第九步：采用SIMOX(separation by implantation of oxygen,separation with oxygen,注氧隔离)技术，在N型轻掺杂区107中进行注入氧化，形成第二氧化层201，之后进行高温退火；
第十步：淀积二氧化硅，刻蚀形成第一氧化层110；
第十一步：淀积金属层，刻蚀形成场板111。
本发明的有益效果为，在漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。
附图说明
图1是传统的RF LDMOS器件结构示意图；
图2是实施例1的RF LDMOS器件结构示意图；
图3是实施例1制造工艺流程中进行N型轻掺杂离子注入后结构示意图；
图4是实施例1制造工艺流程中进行N型重掺杂离子注入后结构示意图；
图5是实施例1制造工艺流程中进行注入氧化后结构示意图；
图6是实施例2结构示意图；
图7是实施例3结构示意图；
图8是实施例1栅漏电容分布示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的描述
实施例1
如图2所示，本例包括P型衬底101和位于P型衬底101上表面的P型外延层102；所述P型外延层两侧具有P+sinker103和N型轻掺杂区107，所述P+sinker103和N型轻掺杂区107之间具有P型阱区106；所述P型阱区106上层具有第一N型重掺杂区108，所述第一N型重掺杂区108与P+sinker103的侧面连接；所述N型轻掺杂区107上层远离P型阱区106的一侧具有第二N型重掺杂区109；所述P型阱区106上表面具有栅氧化层104，所述栅氧化层104上表面具有多晶硅栅105，栅氧化层104和多晶硅栅105构成栅极结构；所述栅极结构上表面及与N型轻掺杂区107相连的侧面具有第一氧化层110，所述第一氧化层110沿N型轻掺杂区107的上表面向靠近第二N型重掺杂区109的方向延伸；所述第一氧化层110上表面具有金属层111；其特征在于，所述N型轻掺杂区107中具有第二氧化层201。
实施例1的制造方法包括以下步骤：
第一步：在P型衬底101上表面生长P型外延层102；
第二步：采用离子注入技术，在P型外延层102一侧形成P+sinker103；
第三步：在P型外延层102上表面生长栅氧；
第四步：在栅氧上表面淀积多晶硅；
第五步：采用光刻技术，刻蚀出由栅氧化层104和多晶硅栅105构成的栅极结构；
第六步：采用离子注入技术，在P型外延层102中注入P型离子，经过高温推结后形成P型阱区106，所述P型阱区106位于P+sinker103侧面；
第七步：采用离子注入技术，在P型外延层102中注入轻掺杂N型离子，形成N型轻掺杂区107，所述N型轻掺杂区107位于P型外延层102另一侧；
第八步：采用离子注入技术，在P型阱区106上层靠近P+sinker103侧面处注入重掺杂N型离子，形成第一N型重掺杂区108；在N型轻掺杂区107上层远离P型阱区106的一侧注入重掺杂N型离子，形成第二N型重掺杂区109；
第九步：采用SIMOX技术，在N型轻掺杂区107中进行注入氧化，形成第二氧化层201，之后进行高温退火；
第十步：淀积二氧化硅，刻蚀形成第一氧化层110；
第十一步：淀积金属层，刻蚀形成场板111。
工作原理：
如图8所示，为本例器件栅漏电容分布示意图，栅漏电容由CGD1和CGD2串联构成，其中CGD1由栅极与漏端N型轻掺杂区的重叠面积以及栅氧化层厚度决定，CGD2由漏端N型轻掺杂区的结深、掺杂浓度以及材料的介电常数决定。本例通过在漏端N型轻掺杂区中引入氧化层区，减小该区材料的等效介电常数，从而达到减小栅漏电容CGD2，提高器件频率特性的目的。
实施例2
如图6所示，在实施例一的基础上，将氧化层区201变为位于同一水平面上的氧化层区601和氧化层区602两个区域，从而实现更加灵活地控制氧化层区对器件性能的影响。根据具体情况也可以将其变为多个同一水平面上的氧化层区域。
实施例3
如图7所示，在实施例一的基础上，本例为具有双层场板的器件结构。本例的原理与实施例1的原理相同。本发明也可适用于具有多层场板的器件结构。
Claims (2)
1.一种射频LDMOS器件，包括P型衬底(101)和位于P型衬底(101)上表面的P型外延层(102)；所述P型外延层两侧具有P+sinker(103)和N型轻掺杂区(107)，所述P+sinker(103)和N型轻掺杂区(107)之间具有P型阱区(106)；所述P型阱区(106)上层具有第一N型重掺杂区(108)，所述第一N型重掺杂区(108)与P+sinker(103)的侧面连接；所述N型轻掺杂区(107)上层远离P型阱区(106)的一侧具有第二N型重掺杂区(109)；所述P型阱区(106)上表面具有栅氧化层(104)，所述栅氧化层(104)上表面具有多晶硅栅(105)，栅氧化层(104)和多晶硅栅(105)构成栅极结构；所述栅极结构上表面及与N型轻掺杂区(107)相连的侧面具有第一氧化层(110)，所述第一氧化层(110)沿N型轻掺杂区(107)的上表面向靠近第二N型重掺杂区(109)的方向延伸；所述第一氧化层(110)上表面具有金属层(111)；其特征在于，所述N型轻掺杂区(107)中具有第二氧化层(201)。
2.一种射频LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：在P型衬底(101)上表面生长P型外延层(102)；
第二步：采用离子注入技术，在P型外延层(102)一侧形成P+sinker(103)；
第三步：在P型外延层(102)上表面生长栅氧；
第四步：在栅氧上表面淀积多晶硅；
第五步：采用光刻技术，刻蚀出由栅氧化层(104)和多晶硅栅(105)构成的栅极结构；
第六步：采用离子注入技术，在P型外延层(102)中注入P型离子，经过高温推结后形成P型阱区(106)，所述P型阱区(106)位于P+sinker(103)侧面；
第七步：采用离子注入技术，在P型外延层(102)中注入轻掺杂N型离子，形成N型轻掺杂区(107)，所述N型轻掺杂区(108)位于P型外延层(102)另一侧；
第八步：采用离子注入技术，在P型阱区(106)上层靠近P+sinker(103)侧面处注入重掺杂N型离子，形成第一N型重掺杂区(108)；在N型轻掺杂区(107)上层远离P型阱区(106)的一侧注入重掺杂N型离子，形成第二N型重掺杂区(109)；
第九步：采用SIMOX技术，在N型轻掺杂区(107)中进行注入氧化，形成第二氧化层(201)，之后进行高温退火；
第十步：淀积二氧化硅，刻蚀形成第一氧化层(110)；第十一步：淀积金属层，刻蚀形成场板(111)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510290535.1A CN104966736A (zh) | 2015-06-01 | 2015-06-01 | 一种射频ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510290535.1A CN104966736A (zh) | 2015-06-01 | 2015-06-01 | 一种射频ldmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104966736A true CN104966736A (zh) | 2015-10-07 |
Family
ID=54220750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510290535.1A Pending CN104966736A (zh) | 2015-06-01 | 2015-06-01 | 一种射频ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104966736A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030094623A1 (en) * | 1998-11-18 | 2003-05-22 | Holger Kapels | Semiconductor component and method of producing it |
| US20090283826A1 (en) * | 2008-05-15 | 2009-11-19 | Great Wall Semiconductor Corporation | Semiconductor Device and Method of Forming High Voltage SOI Lateral Double Diffused MOSFET with Shallow Trench Insulator |
| CN103050531A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
| CN103050537A (zh) * | 2012-12-11 | 2013-04-17 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| US20140001517A1 (en) * | 2011-03-08 | 2014-01-02 | K.Eklund Innovation | Semiconductor element |
-
2015
- 2015-06-01 CN CN201510290535.1A patent/CN104966736A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030094623A1 (en) * | 1998-11-18 | 2003-05-22 | Holger Kapels | Semiconductor component and method of producing it |
| US20090283826A1 (en) * | 2008-05-15 | 2009-11-19 | Great Wall Semiconductor Corporation | Semiconductor Device and Method of Forming High Voltage SOI Lateral Double Diffused MOSFET with Shallow Trench Insulator |
| US20140001517A1 (en) * | 2011-03-08 | 2014-01-02 | K.Eklund Innovation | Semiconductor element |
| CN103050531A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
| CN103050537A (zh) * | 2012-12-11 | 2013-04-17 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101399288B (zh) | 一种ldmos芯片的轻掺杂漂移区结构形成方法 | |
| CN104992978B (zh) | 一种射频ldmos晶体管及其制造方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN102044563A (zh) | Ldmos器件及其制造方法 | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN109166916B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN101719515B (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN109192771B (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
| CN111969043A (zh) | 高压三维耗尽超结ldmos器件及其制造方法 | |
| CN113314613A (zh) | 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| CN103050536A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN113270475B (zh) | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN105304693A (zh) | 一种ldmos器件的制造方法 | |
| CN104599974A (zh) | 半导体结构及其形成方法 | |
| CN109346509B (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN103762238A (zh) | 一种带场板的射频功率ldmos器件及其制备方法 | |
| CN103681859A (zh) | 一种碳化硅半导体器件及其制作方法 | |
| CN101447432A (zh) | 双扩散场效应晶体管制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151007 |