CN104966694A - 一种双大马士革集成工艺方法 - Google Patents

一种双大马士革集成工艺方法 Download PDF

Info

Publication number
CN104966694A
CN104966694A CN201510366840.4A CN201510366840A CN104966694A CN 104966694 A CN104966694 A CN 104966694A CN 201510366840 A CN201510366840 A CN 201510366840A CN 104966694 A CN104966694 A CN 104966694A
Authority
CN
China
Prior art keywords
plasma treatment
low dielectric
dual damascene
carry out
dielectric materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510366840.4A
Other languages
English (en)
Other versions
CN104966694B (zh
Inventor
胡正军
李铭
陈寿面
赵宇航
周炜捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201510366840.4A priority Critical patent/CN104966694B/zh
Publication of CN104966694A publication Critical patent/CN104966694A/zh
Application granted granted Critical
Publication of CN104966694B publication Critical patent/CN104966694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种双大马士革集成工艺方法，通过干法刻蚀在超低介电材料层形成双大马士革结构后，进行第一次等离子体处理使双大马士革结构侧壁处的超低介电材料改性成为二氧化硅，从而在后续的湿法工艺中可以防止药液渗入超低介电材料的微孔，避免其对双大马士革结构的影响；在湿法工艺后，对其再进行第二次等离子体处理，使双大马士革结构侧壁处的二氧化硅再改性成为超低介电材料，可避免湿法工艺对超低介电材料造成的介质损伤，并能够充分利用现有真空腔体，容易实现工艺整合。

Description

一种双大马士革集成工艺方法
技术领域
本发明涉及半导体集成电路制造工艺领域，更具体地，涉及一种可避免超低介电材料在湿法清洗工艺中产生介质损伤的双大马士革集成工艺方法。
背景技术
在目前主流的集成电路工艺中，由于特征尺寸的减小，使得互连电路中的同层电容增大，从而严重影响电路工作速度。而层间电容的减小，可以通过降低介电常数(k)来实现。低介电材料已经取代了传统的二氧化硅作为互连的绝缘材料。
低介电材料的实现是通过引入例如Si-F或Si-C键，从而将二氧化硅材料中部分Si-取代。Si-F或Si-C与Si-O键相比极性更低，从而可以降低介电常数。在0.18～0.13μm中FSG(氟掺杂二氧化硅，k:3.5～3.7)已经得到应用；在90～65nm工艺中，SiOCH(碳掺杂二氧化硅，k：2.7～3.0)也已经得到应用；而在45nm及以下的工艺中，为了进一步降低材料的介电常数，微孔(pore)又被引入到介电材料中，从而使得其介电常数进一步降低到2.55左右。
然而，超低介电材料的引入，会对现有的工艺集成带来巨大的挑战。在铜双大马士革工艺集成中，通常的一种工艺方法是先在衬底上淀积介电材料，然后进行光刻和刻蚀，在介电材料上形成沟槽(trench)和通孔(Via)的物理形貌，接着再进行金属的填充和去除(包含阻挡层/籽晶层的淀积、铜的填充、铜的化学机械研磨等)。在上述对超低介电材料的刻蚀中，由于刻蚀过程中的物理轰击、含氟类气体与介质的化学反应，会破坏超低介电材料的微观结构，从而使得通孔、沟槽侧壁的超低介电材料表面的微孔暴露，与空气接触。在超低介电材料刻蚀完毕后，需要进行湿法清洗，从而去除干法刻蚀过程中的聚合物残留及光刻胶等。在铜互连的双大马士革干法刻蚀完毕后的湿法清洗中，通常采用有机溶剂或无机药液等作为清洗剂。在这些药液中，均含有去离子水，而水分子具有很高的极性，在与刻蚀之后的由超低介电材料形成的双大马士革结构接触后，会通过其微孔渗入到超低介电材料中产生介质损伤，从而不仅增大了介电常数，而且还会影响到互连的可靠性。
为了应对超低介电材料的损伤问题，已有多种解决方法相继提出。如在US8,877,659的美国专利中，通过将超低介电材料暴露在含硅烷气体中，并通过紫外线处理进行修复，但此工艺较为复杂；或者在例如申请号为201310525014.0的中国发明专利申请中，将湿法处理的药液调整为含-CH3不饱和烃的溶液，以避免药液中的水分对超低介电材料的损伤等，但此方法对湿法药液要求高，并且还需要考虑湿法工艺中对有机聚合物的去除等。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种双大马士革集成工艺方法，可避免超低介电材料在湿法清洗工艺中产生介质损伤。
为实现上述目的，本发明的技术方案如下：
一种双大马士革集成工艺方法，包括以下步骤：
步骤S01：提供一半导体衬底，在所述衬底上淀积超低介电材料层，并在所述超低介电材料层形成双大马士革结构；
步骤S02：对所述双大马士革结构进行第一次等离子体处理，以在所述双大马士革结构侧壁处将所述超低介电材料转化为二氧化硅；
步骤S03：进行湿法清洗工艺；
步骤S04：对所述双大马士革结构进行第二次等离子体处理，以在所述双大马士革结构侧壁处将所述二氧化硅再次转化为低介电材料；
步骤S05：进行阻挡层/籽晶层淀积，以及进行铜电镀的填充和化学机械抛光工艺。
优选地，步骤S02中，所述第一次等离子体处理中的反应气体包括氢气和氮气。
优选地，所述第一次等离子体处理中的所述氢气的流量为100～200sccm，氮气的流量为10～50sccm。
优选地，所述第一次等离子体处理中的压力为40～60mT，高频功率为600～800W，低频功率为200～300W，处理时间为100～200秒。
优选地，步骤S03中，所述湿法清洗工艺采用有机药液或无机药液进行。
优选地，步骤S04中，所述第二次等离子体处理中的反应气体包括一氧化碳，二氧化碳和氮气。
优选地，所述第二次等离子体处理中的所述一氧化碳的流量为50～400sccm，二氧化碳的流量为200～800sccm，氮气的流量为100～600sccm。
优选地，所述第二次等离子体处理中的压力为10～100mT，功率为150～500W，处理时间为50～200秒。
优选地，步骤S05中，所述阻挡层材料为钽或氮化钽，所述籽晶层材料为铜、铜锰合金或铜铝合金。
优选地，通过对所述超低介电材料层进行光刻、刻蚀，形成所述双大马士革结构，并利用刻蚀腔体对所述双大马士革结构进行第一、二次等离子体处理。
从上述技术方案可以看出，本发明通过在干法刻蚀形成双大马士革结构后进行第一次等离子体处理，使得双大马士革结构侧壁处的超低介电材料改性成为二氧化硅，从而在后续的湿法工艺中可以防止药液渗入超低介电材料的微孔，避免其对双大马士革结构的影响；在湿法工艺后，对其再进行第二次等离子体处理，从而使得双大马士革结构侧壁处的二氧化硅再改性成为低介电材料；并且，可利用刻蚀腔体对双大马士革结构进行第一、二次等离子体处理，第二次等离子体处理还可通过对阻挡层/籽晶层淀积的预处理腔体增加气路或采用化学气相淀积的腔体进行，工艺简单，易于在集成中实现。
附图说明
图1是本发明一种双大马士革集成工艺方法的流程图；
图2～图5是本发明一较佳实施例中根据图1的方法形成的工艺结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种双大马士革集成工艺方法的流程图；同时，请参阅图2～图5，图2～图5是本发明一较佳实施例中根据图1的方法形成的工艺结构示意图。如图1所示，本发明的一种双大马士革集成工艺方法，包括以下步骤：
如框01所示，步骤S01：提供一半导体衬底，在所述衬底上淀积超低介电材料层，并在所述超低介电材料层形成双大马士革结构。
请参阅图2。首先，在一半导体衬底(图略)上淀积一层超低介电材料层1；然后，通过对所述超低介电材料层1进行光刻、干法刻蚀，在所述超低介电材料层1形成双大马士革结构2。此步骤可采用现有的公知技术来实施，本例不再作展开说明。所述衬底可以是具有任何前道工艺的半导体衬底，例如可以是具有源极、漏极、栅极、STI等结构的半导体衬底。所述超低介电材料可以选用含微孔的碳掺杂二氧化硅。
如框02所示，步骤S02：对所述双大马士革结构进行第一次等离子体处理，以在所述双大马士革结构侧壁处将所述超低介电材料转化为二氧化硅。
请参阅图3。接下来，在上述干法刻蚀完毕后，可利用同一刻蚀腔体，对所述双大马士革结构2进行第一次等离子体处理(Plasma treatment)，目的是将双大马士革结构侧壁处的超低介电材料转性成为二氧化硅3。在双大马士革结构侧壁处生成的二氧化硅3，在后续的湿法工艺中可以防止药液渗入到超低介电材料层1的微孔中，避免其对双大马士革结构2造成介质损伤的影响。
在本发明一可选实施方式中，步骤S02中，所述第一次等离子体处理中的反应气体可包括氢气和氮气。处理时的工艺条件可以包括：氢气的流量为100～200sccm，氮气的流量为10～50sccm，压力为40～60mT，高频功率为600～800W，低频功率为200～300W，处理时间为100～200秒。作为一优选实施例，氢气的流量可以为100sccm、150sccm或200sccm，氮气的流量可以为10sccm、25sccm或50sccm，压力可以为40mT、50mT或60mT，腔体高频功率可以为600W、700W或800W，低频功率可以为200W、250W或300W，处理时间可以选用100秒、150秒或200秒。
如框03所示，步骤S03：进行湿法清洗工艺。
接下来，在对所述双大马士革结构进行第一次等离子体处理后，即可继续进行湿法清洗工艺，以便去除干法刻蚀过程中产生的聚合物的残留及光刻胶等。在进行湿法清洗工艺时，可采用有机药液或无机药液进行清洗。
在上述这些湿法清洗工艺药液中，通常均含有去离子水，而水分子具有很高的极性，在现有技术的双大马士革结构中，水分子将会与刻蚀之后的由超低介电材料形成的双大马士革结构接触，并通过其微孔渗入到超低介电材料中，产生介质损伤，从而不仅增大了介电常数，而且还会影响到互连的可靠性。
本发明对现有的双大马士革工艺方法进行了优化集成，通过对干法刻蚀后的所述双大马士革结构进行第一次等离子体处理，使双大马士革结构侧壁处的超低介电材料转性成为二氧化硅(请参考图3加以理解)。在后续的湿法工艺中，可以利用二氧化硅的致密结构，防止药液渗入到超低介电材料的微孔中，从而避免了其对双大马士革结构所造成的介质损伤影响。
如框04所示，步骤S04：对所述双大马士革结构进行第二次等离子体处理，以在所述双大马士革结构侧壁处将所述二氧化硅再次转化为低介电材料。
请参阅图4。接下来，在进行了常规的湿法清洗工艺后，再通过对所述双大马士革结构2进行第二次等离子体处理(Plasma treatment)，以在所述双大马士革结构侧壁处将第一次等离子体处理后由超低介电材料转化成的二氧化硅再次转化为低介电材料4。进行第二次等离子体处理的目的是使所述双大马士革结构侧壁处再次恢复成低介电常数(k)状态，以保持小的层间电容，进而保证器件的性能。
在进行第二次等离子体处理时，可利用上述同一干法刻蚀腔体进行。在本发明一可选实施方式中，步骤S04中，所述第二次等离子体处理中的反应气体可包括一氧化碳，二氧化碳和氮气。处理时的工艺条件可以包括：一氧化碳的流量为50～400sccm，二氧化碳的流量为200～800sccm，氮气的流量为100～600sccm，压力为10～100mT，功率为150～500W，处理时间为50～200秒。作为一优选实施例，一氧化碳的流量可以为100sccm、200sccm或350sccm，二氧化碳的流量可以为400sccm、500sccm或600sccm，氮气的流量可以为100sccm、250sccm或450sccm，压力可以为10mT、20mT或50mT，腔体功率可以为200W、300W或400W，处理时间可以选用80秒、100秒或160秒。
在进行第二次等离子体处理时，还可利用进行阻挡层/籽晶层淀积的预处理腔体，通过在该预处理腔体增加气路来实施；也可利用化学气相淀积的腔体进行。
如框05所示，步骤S05：进行阻挡层/籽晶层淀积，以及进行铜电镀的填充和化学机械抛光工艺。
请参阅图5。接下来，在所述双大马士革结构2中进行阻挡层/籽晶层(图略)的淀积，淀积完毕后，在所述双大马士革结构中进行金属的填充，例如进行铜电镀的填充5。最后，对铜电镀层5进行化学机械抛光工艺，完成整个双大马士革结构的制备过程。在一可选的实施例中，所述阻挡层材料可以选用钽或氮化钽等，所述籽晶层材料可以选用铜、铜锰合金或铜铝合金等。
综上所述，本发明通过在干法刻蚀形成双大马士革结构后进行第一次等离子体处理，使得双大马士革结构侧壁处的超低介电材料改性成为二氧化硅，从而在后续的湿法工艺中可以防止药液渗入超低介电材料的微孔，避免其对双大马士革结构的影响；在湿法工艺后，对其再进行第二次等离子体处理，从而使得双大马士革结构侧壁处的二氧化硅再改性成为低介电材料；并且，可利用刻蚀腔体对双大马士革结构进行第一、二次等离子体处理，第二次等离子体处理还可通过对阻挡层/籽晶层淀积的预处理腔体增加气路或采用化学气相淀积的腔体进行，工艺简单，易于在集成中实现。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种双大马士革集成工艺方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体衬底，在所述衬底上淀积超低介电材料层，并在所述超低介电材料层形成双大马士革结构；
步骤S02：对所述双大马士革结构进行第一次等离子体处理，以在所述双大马士革结构侧壁处将所述超低介电材料转化为二氧化硅；
步骤S03：进行湿法清洗工艺；
步骤S04：对所述双大马士革结构进行第二次等离子体处理，以在所述双大马士革结构侧壁处将所述二氧化硅再次转化为低介电材料；
步骤S05：进行阻挡层/籽晶层淀积，以及进行铜电镀的填充和化学机械抛光工艺。
2.根据权利要求1所述的双大马士革集成工艺方法，其特征在于，步骤S02中，所述第一次等离子体处理中的反应气体包括氢气和氮气。
3.根据权利要求2所述的双大马士革集成工艺方法，其特征在于，所述第一次等离子体处理中的所述氢气的流量为100～200sccm，氮气的流量为10～50sccm。
4.根据权利要求2或3所述的双大马士革集成工艺方法，其特征在于，所述第一次等离子体处理中的压力为40～60mT，高频功率为600～800W，低频功率为200～300W，处理时间为100～200秒。
5.根据权利要求1所述的双大马士革集成工艺方法，其特征在于，步骤S03中，所述湿法清洗工艺采用有机药液或无机药液进行。
6.根据权利要求1所述的双大马士革集成工艺方法，其特征在于，步骤S04中，所述第二次等离子体处理中的反应气体包括一氧化碳，二氧化碳和氮气。
7.根据权利要求6所述的双大马士革集成工艺方法，其特征在于，所述第二次等离子体处理中的所述一氧化碳的流量为50～400sccm，二氧化碳的流量为200～800sccm，氮气的流量为100～600sccm。
8.根据权利要求6或7所述的双大马士革集成工艺方法，其特征在于，所述第二次等离子体处理中的压力为10～100mT，功率为150～500W，处理时间为50～200秒。
9.根据权利要求1所述的双大马士革集成工艺方法，其特征在于，步骤S05中，所述阻挡层材料为钽或氮化钽，所述籽晶层材料为铜、铜锰合金或铜铝合金。
10.根据权利要求1所述的双大马士革集成工艺方法，其特征在于，通过对所述超低介电材料层进行光刻、刻蚀，形成所述双大马士革结构，并利用刻蚀腔体对所述双大马士革结构进行第一、二次等离子体处理。
CN201510366840.4A 2015-06-29 2015-06-29 一种双大马士革集成工艺方法 Active CN104966694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510366840.4A CN104966694B (zh) 2015-06-29 2015-06-29 一种双大马士革集成工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510366840.4A CN104966694B (zh) 2015-06-29 2015-06-29 一种双大马士革集成工艺方法

Publications (2)

Publication Number Publication Date
CN104966694A true CN104966694A (zh) 2015-10-07
CN104966694B CN104966694B (zh) 2018-01-26

Family

ID=54220712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510366840.4A Active CN104966694B (zh) 2015-06-29 2015-06-29 一种双大马士革集成工艺方法

Country Status (1)

Country Link
CN (1) CN104966694B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111346620A (zh) * 2018-12-21 2020-06-30 大庆净达环保科技有限公司 具有吸附性能的改性材料、其制备方法及用途

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287301A1 (en) * 2006-03-31 2007-12-13 Huiwen Xu Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
CN101355047A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 在低介电常数介质层中形成通孔的方法
US20120329269A1 (en) * 2007-09-19 2012-12-27 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US20130237060A1 (en) * 2012-03-07 2013-09-12 Tokyo Electron Limited FORMATION OF SiOCl-CONTAINING LAYER ON EXPOSED LOW-K SURFACES TO REDUCE LOW-K DAMAGE
CN104051322A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287301A1 (en) * 2006-03-31 2007-12-13 Huiwen Xu Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
CN101355047A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 在低介电常数介质层中形成通孔的方法
US20120329269A1 (en) * 2007-09-19 2012-12-27 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US20130237060A1 (en) * 2012-03-07 2013-09-12 Tokyo Electron Limited FORMATION OF SiOCl-CONTAINING LAYER ON EXPOSED LOW-K SURFACES TO REDUCE LOW-K DAMAGE
CN104051322A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111346620A (zh) * 2018-12-21 2020-06-30 大庆净达环保科技有限公司 具有吸附性能的改性材料、其制备方法及用途

Also Published As

Publication number Publication date
CN104966694B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
CN100517605C (zh) 镶嵌结构的制造方法
US9978677B2 (en) Contact via structure and fabricating method thereof
JP4492947B2 (ja) 半導体装置の製造方法
TWI610364B (zh) 圖案化低ｋ介電膜的方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
TW201841256A (zh) 氫活化原子層蝕刻
US8815745B2 (en) Reducing damage to low-K materials during photoresist stripping
US9105700B2 (en) Method for forming self-aligned contacts/vias with high corner selectivity
CN103377913B (zh) 开口的形成方法
JP2008198659A (ja) プラズマエッチング方法
TW201322334A (zh) 空氣隙互聯結構之形成方法
TW200411828A (en) Method of forming metal line in semiconductor device
TWI244136B (en) Low oxygen content photoresist stripping process for low dielectric constant materials
TW558824B (en) Method of cleaning an inter-level dielectric interconnect
JP2004247675A (ja) 半導体装置の製造方法
JP2006310634A (ja) 半導体装置の製造方法
JP4578507B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JPWO2012124726A1 (ja) エッチングガスおよびエッチング方法
TWI619169B (zh) 具有對低ｋ膜之減少的損傷之有機遮罩的剝離方法
CN104966694A (zh) 一种双大马士革集成工艺方法
KR20070094482A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US10847375B2 (en) Selective atomic layer etching
CN105336674B (zh) 互连结构及其形成方法
TWI354333B (en) Cleaning method following opening etch
JP4550786B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant